JPH07169917A - キャパシタの製造方法 - Google Patents
キャパシタの製造方法Info
- Publication number
- JPH07169917A JPH07169917A JP5316264A JP31626493A JPH07169917A JP H07169917 A JPH07169917 A JP H07169917A JP 5316264 A JP5316264 A JP 5316264A JP 31626493 A JP31626493 A JP 31626493A JP H07169917 A JPH07169917 A JP H07169917A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- oxygen
- capacitor
- tantalum oxide
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】高誘電率の酸化タンタル膜を用い、大容量で高
耐圧のキャパシタを形成する。 【構成】シリコン基板１上に形成された第一の絶縁膜上
に延在する第一の電極上に酸化タンタル層５を形成した
後、第一の熱処理を酸素もしくは二窒化酸素雰囲気、あ
るいはアルゴンや窒素等で希釈した酸素もしくは二窒化
酸素濃度０.１％以上の雰囲気中６００℃以上７５０℃
以下の温度で行い、続いて第一の熱処理より高温かつア
ルゴンもしくは窒素等不活性雰囲気中もしくはアルゴ
ン，窒素等で０.１％ 以下に希釈された酸素あるいは二
窒化酸素雰囲気で第二の熱処理を行って酸化タンタル層
５を結晶化した後、酸化タンタル層５上に第二の電極６
を形成しキャパシタとする。
耐圧のキャパシタを形成する。 【構成】シリコン基板１上に形成された第一の絶縁膜上
に延在する第一の電極上に酸化タンタル層５を形成した
後、第一の熱処理を酸素もしくは二窒化酸素雰囲気、あ
るいはアルゴンや窒素等で希釈した酸素もしくは二窒化
酸素濃度０.１％以上の雰囲気中６００℃以上７５０℃
以下の温度で行い、続いて第一の熱処理より高温かつア
ルゴンもしくは窒素等不活性雰囲気中もしくはアルゴ
ン，窒素等で０.１％ 以下に希釈された酸素あるいは二
窒化酸素雰囲気で第二の熱処理を行って酸化タンタル層
５を結晶化した後、酸化タンタル層５上に第二の電極６
を形成しキャパシタとする。
Description
【０００１】
【産業上の利用分野】本発明はキャパシタの製造方法に
関する。
関する。
【０００２】
【従来の技術】ＬＳＩの高集積化にはメモリセル面積の
縮小が必須であるが、例えば、ダイナミックＲＡＭのキ
ャパシタに関しては、読み出し信号のＳ／Ｎ，ソフトエ
ラーなどの問題から単位面積あたりの蓄積電荷量をセル
面積に比例して縮小することはできない。そこで、キャ
パシタ絶縁膜の薄膜化，高誘電率化およびキャパシタ構
造の立体化による大容量化が検討されているが、従来キ
ャパシタ絶縁膜として用いられてきた熱酸化膜(誘電率
ε＝３.９）あるいは窒化膜（ε＝７）の薄膜化は信頼
性，制御性の面から既に限界に達しており、更に、高集
積化を行うにはより高い誘電率を持つ材料を用いる必要
がある。
縮小が必須であるが、例えば、ダイナミックＲＡＭのキ
ャパシタに関しては、読み出し信号のＳ／Ｎ，ソフトエ
ラーなどの問題から単位面積あたりの蓄積電荷量をセル
面積に比例して縮小することはできない。そこで、キャ
パシタ絶縁膜の薄膜化，高誘電率化およびキャパシタ構
造の立体化による大容量化が検討されているが、従来キ
ャパシタ絶縁膜として用いられてきた熱酸化膜(誘電率
ε＝３.９）あるいは窒化膜（ε＝７）の薄膜化は信頼
性，制御性の面から既に限界に達しており、更に、高集
積化を行うにはより高い誘電率を持つ材料を用いる必要
がある。
【０００３】このような材料として最も注目されている
のが誘電率，絶縁耐圧ともに高く、コンデンサとして実
績のある酸化タンタル(Ｔａ2Ｏ5，ε＝２２)であり、キ
ャパシタの構造は、特開昭61−36963号公報にＷ／Ｔａ2
Ｏ5／Ｓｉ(Metal-Insulator-Semiconductor＝ＭＩ
Ｓ），特開昭62−84544 号公報にＷ／Ｔａ2Ｏ5／Ｓｉ3
Ｎ4／Ｓｉ(Metal-Insulator-Nitride-Semiconductor＝
ＭＩＮＳ），特開昭60−152049号公報にＷ／Ｔａ2Ｏ5／
Ｗ(Metal-Insulator-Metal＝ＭＩＭ）が記載されてい
る。
のが誘電率，絶縁耐圧ともに高く、コンデンサとして実
績のある酸化タンタル(Ｔａ2Ｏ5，ε＝２２)であり、キ
ャパシタの構造は、特開昭61−36963号公報にＷ／Ｔａ2
Ｏ5／Ｓｉ(Metal-Insulator-Semiconductor＝ＭＩ
Ｓ），特開昭62−84544 号公報にＷ／Ｔａ2Ｏ5／Ｓｉ3
Ｎ4／Ｓｉ(Metal-Insulator-Nitride-Semiconductor＝
ＭＩＮＳ），特開昭60−152049号公報にＷ／Ｔａ2Ｏ5／
Ｗ(Metal-Insulator-Metal＝ＭＩＭ）が記載されてい
る。
【０００４】しかし、いずれの場合も酸化タンタル膜を
形成後そのまま上部電極を形成してキャパシタとすると
リーク電流が大きく、デバイスには適用できない。この
リーク電流の原因は酸化タンタル膜を有機金属原料を用
いた化学気相成長法により形成した場合は原料から、ま
たスパッタリング法により形成した場合は排気系からそ
れぞれ膜中に炭素が混入すること、酸化タンタル膜中に
酸素欠陥が存在すること等が考えられている。これに対
して形成した酸化タンタル膜を酸素雰囲気中で、あるい
は水銀ランプ照射したオゾン中でアニールした後乾燥酸
素雰囲気中でアニールすることによって耐圧を向上させ
る方法が既に知られており、特に７００℃以上の高温に
おける乾燥酸素雰囲気中のアニールにより酸化タンタル
キャパシタの耐圧は著しく向上することが特開昭61−36
963号公報に記載されている。
形成後そのまま上部電極を形成してキャパシタとすると
リーク電流が大きく、デバイスには適用できない。この
リーク電流の原因は酸化タンタル膜を有機金属原料を用
いた化学気相成長法により形成した場合は原料から、ま
たスパッタリング法により形成した場合は排気系からそ
れぞれ膜中に炭素が混入すること、酸化タンタル膜中に
酸素欠陥が存在すること等が考えられている。これに対
して形成した酸化タンタル膜を酸素雰囲気中で、あるい
は水銀ランプ照射したオゾン中でアニールした後乾燥酸
素雰囲気中でアニールすることによって耐圧を向上させ
る方法が既に知られており、特に７００℃以上の高温に
おける乾燥酸素雰囲気中のアニールにより酸化タンタル
キャパシタの耐圧は著しく向上することが特開昭61−36
963号公報に記載されている。
【０００５】
【発明が解決しようとする課題】上記のような活性酸素
雰囲気あるいは高温酸素雰囲気中のアニールにより酸化
タンタルキャパシタの耐圧は大きく向上するが、ＭＩＳ
型キャパシタの場合にはＴａ2Ｏ5／Ｓｉ界面に生成する
二酸化シリコン層の成長を促し、ＭＩＮＳ形，ＭＩＭ形
キャパシタにおいては、それぞれ、酸窒化膜，下部電極
が酸化されて蓄積電荷量の低下を引き起こす。
雰囲気あるいは高温酸素雰囲気中のアニールにより酸化
タンタルキャパシタの耐圧は大きく向上するが、ＭＩＳ
型キャパシタの場合にはＴａ2Ｏ5／Ｓｉ界面に生成する
二酸化シリコン層の成長を促し、ＭＩＮＳ形，ＭＩＭ形
キャパシタにおいては、それぞれ、酸窒化膜，下部電極
が酸化されて蓄積電荷量の低下を引き起こす。
【０００６】図１はＭＩＳキャパシタに関し酸素アニー
ル温度に対してリーク電流が、10-8Ａ／cm2 に達する印
加電圧で定義した耐圧とキャパシタの容量を示したもの
である。アニール温度が高くなるにつれて耐圧は向上す
るが、容量は低下していく。従って容量の大きいキャパ
シタを得るためには界面酸化膜，界面窒化膜あるいは下
部電極を酸化することなく、酸化タンタル膜中に混入す
る炭素を取り除き、酸素欠陥を補うアニール方法が必要
である。
ル温度に対してリーク電流が、10-8Ａ／cm2 に達する印
加電圧で定義した耐圧とキャパシタの容量を示したもの
である。アニール温度が高くなるにつれて耐圧は向上す
るが、容量は低下していく。従って容量の大きいキャパ
シタを得るためには界面酸化膜，界面窒化膜あるいは下
部電極を酸化することなく、酸化タンタル膜中に混入す
る炭素を取り除き、酸素欠陥を補うアニール方法が必要
である。
【０００７】
【課題を解決するための手段】上記の問題点は形成した
酸化タンタル膜を初め酸素あるいは二窒化酸素を0.1％
以上含む雰囲気中で、６００℃以上７５０℃以下の温度
でアニールして膜中に混入した炭素を取り除き、次いで
非酸化性雰囲気中７００℃以上１０００℃以下の範囲に
て第一の熱処理より高温でアニールして膜を結晶化する
ことにより達成できる。
酸化タンタル膜を初め酸素あるいは二窒化酸素を0.1％
以上含む雰囲気中で、６００℃以上７５０℃以下の温度
でアニールして膜中に混入した炭素を取り除き、次いで
非酸化性雰囲気中７００℃以上１０００℃以下の範囲に
て第一の熱処理より高温でアニールして膜を結晶化する
ことにより達成できる。
【０００８】
【作用】発明者らの検討によれば、酸化タンタル膜中に
混入した炭素は酸素雰囲気中では２００℃から６００℃
の間で脱離する。
混入した炭素は酸素雰囲気中では２００℃から６００℃
の間で脱離する。
【０００９】図２は酸素アニール温度に対してＸ線回折
ピークの積分値の和を取ったもので、結晶化の程度を示
している。この図から分かるように酸化タンタル層は７
００℃付近で結晶化し始め、酸素アニール温度が高くな
るほど結晶化は進む。また、アルゴン雰囲気中８５０℃
でアニールを行った場合にも８００℃の酸素アニールと
同程度の結晶化が確認できた。しかし，アルゴンアニー
ルのみ行った酸化タンタルキャパシタの耐圧は低く、結
晶化が耐圧向上の直接の原因ではないことが明らかとな
った。
ピークの積分値の和を取ったもので、結晶化の程度を示
している。この図から分かるように酸化タンタル層は７
００℃付近で結晶化し始め、酸素アニール温度が高くな
るほど結晶化は進む。また、アルゴン雰囲気中８５０℃
でアニールを行った場合にも８００℃の酸素アニールと
同程度の結晶化が確認できた。しかし，アルゴンアニー
ルのみ行った酸化タンタルキャパシタの耐圧は低く、結
晶化が耐圧向上の直接の原因ではないことが明らかとな
った。
【００１０】図３に弾性反跳粒子検出法により測定した
各種アニールを行った酸化タンタル層に含まれる不純物
炭素の量を示した。酸素アニール温度が高いほど膜中に
混入した炭素量は減少しており、膜中に混入した炭素が
酸化タンタルキャパシタのリーク電流の大きな原因の一
つであることが確認できた。また、酸素アニール後に高
温のアルゴンアニールを行うと膜中の炭素量が減少し、
結晶化により膜中の不純物炭素の脱離が助長されて耐圧
が向上することを確認した。
各種アニールを行った酸化タンタル層に含まれる不純物
炭素の量を示した。酸素アニール温度が高いほど膜中に
混入した炭素量は減少しており、膜中に混入した炭素が
酸化タンタルキャパシタのリーク電流の大きな原因の一
つであることが確認できた。また、酸素アニール後に高
温のアルゴンアニールを行うと膜中の炭素量が減少し、
結晶化により膜中の不純物炭素の脱離が助長されて耐圧
が向上することを確認した。
【００１１】従って、まず酸素もしくは二窒化酸素を
０.１％ 以上含む雰囲気中で、膜中の炭素を取り除くこ
とができ、かつ界面酸化膜，窒化膜あるいは下部電極を
酸化することのない温度、すなわち６００℃以上７５０
℃以下の温度でアニールを行い、次いで、不活性ガス雰
囲気中あるいは酸素濃度が０.１％ 以下になるように不
活性ガスで希釈した酸素あるいは二窒化酸素雰囲気中
で、第一の熱処理よりも高温、且つ、酸化タンタル膜を
結晶化する温度、すなわち７００℃以上の温度でアニー
ル（以後結晶化アニールと呼ぶ）を行えば、界面の酸化
膜を成長させることなく、また界面に形成した窒化膜あ
るいは下部電極金属層を酸化することなく酸化タンタル
膜中に混入する炭素を取り除き、結晶化して、大容量で
耐圧良好なキャパシタ絶縁膜を得ることができる。
０.１％ 以上含む雰囲気中で、膜中の炭素を取り除くこ
とができ、かつ界面酸化膜，窒化膜あるいは下部電極を
酸化することのない温度、すなわち６００℃以上７５０
℃以下の温度でアニールを行い、次いで、不活性ガス雰
囲気中あるいは酸素濃度が０.１％ 以下になるように不
活性ガスで希釈した酸素あるいは二窒化酸素雰囲気中
で、第一の熱処理よりも高温、且つ、酸化タンタル膜を
結晶化する温度、すなわち７００℃以上の温度でアニー
ル（以後結晶化アニールと呼ぶ）を行えば、界面の酸化
膜を成長させることなく、また界面に形成した窒化膜あ
るいは下部電極金属層を酸化することなく酸化タンタル
膜中に混入する炭素を取り除き、結晶化して、大容量で
耐圧良好なキャパシタ絶縁膜を得ることができる。
【００１２】
【実施例】（実施例１）図４は本発明の概念を用いて形
成したキャパシタの形成プロセスの断面図である。
成したキャパシタの形成プロセスの断面図である。
【００１３】図４（ａ）に示すように、シリコン基板１
上に熱酸化膜２を形成し、その一領域の絶縁膜を除去し
た。次に絶縁膜を除去した部分に多結晶シリコン膜を形
成，加工しキャパシタの下部電極３を形成した。図４
（ｂ）に示すように、この多結晶シリコン膜３を酸化タ
ンタル膜形成直前にフッ酸洗浄後水洗を行うと表面に１
ｎｍ以下の自然酸化膜４が生成した。ついで図４（ｃ）
に示すように自然酸化膜上にペンタエトキシタンタル
(Ｔａ(ＯＣ2Ｏ5)5）を原料とし窒素をキャリアガスとし
て用い、酸素雰囲気中で４２０℃で化学気相成長法によ
り、酸化タンタル膜５を１０ｎｍ堆積させた。形成した
酸化タンタル膜は、初めに抵抗加熱炉を用い乾燥酸素雰
囲気中７００℃で３０分間アニールを行った後、続いて
アルゴン雰囲気中８５０℃で１０分間結晶化アニールを
行った。図４（ｄ）は酸化タンタル５上に窒化チタン電
極６を形成した状態を示している。
上に熱酸化膜２を形成し、その一領域の絶縁膜を除去し
た。次に絶縁膜を除去した部分に多結晶シリコン膜を形
成，加工しキャパシタの下部電極３を形成した。図４
（ｂ）に示すように、この多結晶シリコン膜３を酸化タ
ンタル膜形成直前にフッ酸洗浄後水洗を行うと表面に１
ｎｍ以下の自然酸化膜４が生成した。ついで図４（ｃ）
に示すように自然酸化膜上にペンタエトキシタンタル
(Ｔａ(ＯＣ2Ｏ5)5）を原料とし窒素をキャリアガスとし
て用い、酸素雰囲気中で４２０℃で化学気相成長法によ
り、酸化タンタル膜５を１０ｎｍ堆積させた。形成した
酸化タンタル膜は、初めに抵抗加熱炉を用い乾燥酸素雰
囲気中７００℃で３０分間アニールを行った後、続いて
アルゴン雰囲気中８５０℃で１０分間結晶化アニールを
行った。図４（ｄ）は酸化タンタル５上に窒化チタン電
極６を形成した状態を示している。
【００１４】図５の曲線（ｇ）はこの方法で形成したキ
ャパシタの電流−電圧特性を示している。また、同図の
曲線（ｅ）は熱処理を行わないキャパシタ、（ｆ）は７
００℃の酸素アニールのみを行ったキャパシタの耐圧を
示している。比較として乾燥酸素雰囲気における８００
℃，３０分のアニールのみを行ってタングステン電極を
形成したキャパシタの耐圧を（ｈ）に示した。二酸化シ
リコンの比誘電率を用いて換算した換算膜厚は（ｅ）
３.１ｎｍ（ｆ）３.７ｎｍ（ｇ）３.７ｎｍ（ｈ）４.２
ｎｍ であり、二段階のアニールを行うことにより界面
酸化膜の成長を抑制しながら耐圧が向上した。
ャパシタの電流−電圧特性を示している。また、同図の
曲線（ｅ）は熱処理を行わないキャパシタ、（ｆ）は７
００℃の酸素アニールのみを行ったキャパシタの耐圧を
示している。比較として乾燥酸素雰囲気における８００
℃，３０分のアニールのみを行ってタングステン電極を
形成したキャパシタの耐圧を（ｈ）に示した。二酸化シ
リコンの比誘電率を用いて換算した換算膜厚は（ｅ）
３.１ｎｍ（ｆ）３.７ｎｍ（ｇ）３.７ｎｍ（ｈ）４.２
ｎｍ であり、二段階のアニールを行うことにより界面
酸化膜の成長を抑制しながら耐圧が向上した。
【００１５】なお、第一の熱処理は成膜温度６００℃以
上７５０℃以下で１０分から３時間アニールを行った場
合にも同様の効果を得ることができ、二窒化炭素雰囲
気、あるいは酸素又は二窒化炭素を窒素又はアルゴンで
０.１％ 以上に希釈した雰囲気中でアニールを行っても
同様の効果が得られる。続く第二の熱処理に関しては窒
素又はアルゴン雰囲気中あるいは０.１％ 未満の濃度の
酸素あるいは二窒化酸素を含む窒素又はアルゴン雰囲気
中７００℃以上１０００℃以下で１０分以上３０分以下
のアニールを行った場合にも同様の効果が得られた。
上７５０℃以下で１０分から３時間アニールを行った場
合にも同様の効果を得ることができ、二窒化炭素雰囲
気、あるいは酸素又は二窒化炭素を窒素又はアルゴンで
０.１％ 以上に希釈した雰囲気中でアニールを行っても
同様の効果が得られる。続く第二の熱処理に関しては窒
素又はアルゴン雰囲気中あるいは０.１％ 未満の濃度の
酸素あるいは二窒化酸素を含む窒素又はアルゴン雰囲気
中７００℃以上１０００℃以下で１０分以上３０分以下
のアニールを行った場合にも同様の効果が得られた。
【００１６】（実施例２）図６は多結晶シリコン膜３を
形成した後抵抗加熱炉を用い、アンモニア雰囲気中にお
いて８００℃で５分間処理して表面の酸化シリコン層を
窒化した後酸化タンタル膜５を形成し、窒化チタン電極
６を形成したキャパシタの断面図である。このような構
造のキャパシタに関しても界面の酸窒化膜７が高温の酸
素アニールで酸化することがＳＳＤＭ，１９９２，ｐ５
２１に報告されており、この界面酸窒化シリコン層の酸
化による容量の低下を抑えるのに実施例１に記載の結晶
化アニールは効果的である。
形成した後抵抗加熱炉を用い、アンモニア雰囲気中にお
いて８００℃で５分間処理して表面の酸化シリコン層を
窒化した後酸化タンタル膜５を形成し、窒化チタン電極
６を形成したキャパシタの断面図である。このような構
造のキャパシタに関しても界面の酸窒化膜７が高温の酸
素アニールで酸化することがＳＳＤＭ，１９９２，ｐ５
２１に報告されており、この界面酸窒化シリコン層の酸
化による容量の低下を抑えるのに実施例１に記載の結晶
化アニールは効果的である。
【００１７】このキャパシタの耐圧を図７に示した。曲
線(ｉ）は熱処理なし、(ｊ）は７００℃の酸素アニー
ル、（ｋ）は７００℃の酸素アニール後８５０℃のアル
ゴンアニール、（ｈ）は８００℃の酸素アニールを行っ
たキャパシタの耐圧を示しており、換算膜厚はそれぞれ
（ｉ）３.０ｎｍ（ｊ）３.５ｎｍ（ｋ）３.５ｎｍ
（ｈ）４.２ｎｍであった。窒化処理は６００℃以上１
０００℃以下で５分以上３０分以下行った場合にも同様
の効果が得られる。また、例えばＳＳＤＭ,１９９２,ｐ
５２１に記載されているようにランプ加熱等を用いて昇
降温時間を短くすると酸窒化シリコン層を薄膜化できる
ため容量の大きいキャパシタを得ることができるがこの
場合にも実施例１に記載の結晶化アニールは同様の効果
があった。
線(ｉ）は熱処理なし、(ｊ）は７００℃の酸素アニー
ル、（ｋ）は７００℃の酸素アニール後８５０℃のアル
ゴンアニール、（ｈ）は８００℃の酸素アニールを行っ
たキャパシタの耐圧を示しており、換算膜厚はそれぞれ
（ｉ）３.０ｎｍ（ｊ）３.５ｎｍ（ｋ）３.５ｎｍ
（ｈ）４.２ｎｍであった。窒化処理は６００℃以上１
０００℃以下で５分以上３０分以下行った場合にも同様
の効果が得られる。また、例えばＳＳＤＭ,１９９２,ｐ
５２１に記載されているようにランプ加熱等を用いて昇
降温時間を短くすると酸窒化シリコン層を薄膜化できる
ため容量の大きいキャパシタを得ることができるがこの
場合にも実施例１に記載の結晶化アニールは同様の効果
があった。
【００１８】（実施例３）図８はシリコン基板１上に下
部電極としてタングステン層８を形成した後、酸化タン
タル層５を形成し、窒化チタン電極６を形成したキャパ
シタの模式的断面図である。この構造のキャパシタは高
温の酸素アニールにより下部電極タングステン層８と酸
化タンタル層５の界面に酸化タングステン層９が成長し
容量の低下を引き起こすためこの場合にも実施例１に記
載の結晶化アニールは同様の効果をもたらした。特に、
下部電極がタングステンの場合に第一の熱処理を水と水
素を含む雰囲気中で行うと下部電極と酸化タンタル層の
界面に存在する酸化タングステン９が還元されるため良
好な特性を持つ大容量のキャパシタが得られた。
部電極としてタングステン層８を形成した後、酸化タン
タル層５を形成し、窒化チタン電極６を形成したキャパ
シタの模式的断面図である。この構造のキャパシタは高
温の酸素アニールにより下部電極タングステン層８と酸
化タンタル層５の界面に酸化タングステン層９が成長し
容量の低下を引き起こすためこの場合にも実施例１に記
載の結晶化アニールは同様の効果をもたらした。特に、
下部電極がタングステンの場合に第一の熱処理を水と水
素を含む雰囲気中で行うと下部電極と酸化タンタル層の
界面に存在する酸化タングステン９が還元されるため良
好な特性を持つ大容量のキャパシタが得られた。
【００１９】また、第一の熱処理を行った後、水と水素
を含む雰囲気中で熱処理を行い第二の熱処理を行って
も、第一，第二の熱処理を行った後に水と水素を含む雰
囲気中で熱処理を行っても同様の効果が得られた。また
下部電極をモリブデン，タングステンあるいはモリブデ
ンの窒化物もしくはケイ化物のうち一種からなる単層膜
もしくはタングステンも含めたうちの二種以上を複数層
積層した積層膜としても何ら問題はない。
を含む雰囲気中で熱処理を行い第二の熱処理を行って
も、第一，第二の熱処理を行った後に水と水素を含む雰
囲気中で熱処理を行っても同様の効果が得られた。また
下部電極をモリブデン，タングステンあるいはモリブデ
ンの窒化物もしくはケイ化物のうち一種からなる単層膜
もしくはタングステンも含めたうちの二種以上を複数層
積層した積層膜としても何ら問題はない。
【００２０】（実施例４）実施例１と同様の構造の酸化
タンタルキャパシタにおいて、第一の熱処理と第二の熱
処理を逆の順番で行った場合にも実施例１と同様の効果
が得られた。
タンタルキャパシタにおいて、第一の熱処理と第二の熱
処理を逆の順番で行った場合にも実施例１と同様の効果
が得られた。
【００２１】図９のキャパシタはフッ酸洗浄を行ったシ
リコン基板１上に酸化タンタル層５を形成し、その後、
窒化チタン上部電極６を形成後、加工して形成したもの
である。
リコン基板１上に酸化タンタル層５を形成し、その後、
窒化チタン上部電極６を形成後、加工して形成したもの
である。
【００２２】図１０の各曲線は、図９に示した構造のキ
ャパシタに関して、酸化タンタル層５形成後に（ｏ）６
００℃の酸素アニールに続いて８００℃のアルゴンアニ
ールを行ったもの、（ｎ）８００℃のアルゴンアニール
を行った後６００℃の酸素アニールを行ったもの、比較
として（ｌ）熱処理を行わないもの、（ｍ）８００℃の
アルゴンアニールのみを行ったキャパシタの耐圧を示し
ている。
ャパシタに関して、酸化タンタル層５形成後に（ｏ）６
００℃の酸素アニールに続いて８００℃のアルゴンアニ
ールを行ったもの、（ｎ）８００℃のアルゴンアニール
を行った後６００℃の酸素アニールを行ったもの、比較
として（ｌ）熱処理を行わないもの、（ｍ）８００℃の
アルゴンアニールのみを行ったキャパシタの耐圧を示し
ている。
【００２３】第一の熱処理と第二の熱処理を逆の順番で
行った場合にも実施例１に記載したアニール方法の場合
と同程度の容量の低下を抑える効果および耐圧向上の効
果があった。しかし酸素アニールを行った後、結晶化ア
ニールを行った方が耐圧の向上には効果的であった。ま
た、８００℃のアルゴンアニールのみでは耐圧不十分で
あった。
行った場合にも実施例１に記載したアニール方法の場合
と同程度の容量の低下を抑える効果および耐圧向上の効
果があった。しかし酸素アニールを行った後、結晶化ア
ニールを行った方が耐圧の向上には効果的であった。ま
た、８００℃のアルゴンアニールのみでは耐圧不十分で
あった。
【００２４】（実施例５）酸化タンタル膜形成後第一の
熱処理を行って不純物炭素を除去し、酸素欠陥を修復し
た後、再び酸化タンタル膜を形成して第一の熱処理を行
う行程を一回以上繰返し行い最後に第二の熱処理を行っ
た場合、更に高耐圧のキャパシタを得ることができた。
熱処理を行って不純物炭素を除去し、酸素欠陥を修復し
た後、再び酸化タンタル膜を形成して第一の熱処理を行
う行程を一回以上繰返し行い最後に第二の熱処理を行っ
た場合、更に高耐圧のキャパシタを得ることができた。
【００２５】図１１に１０ｎｍの酸化タンタル層を１〜
４回に分けて形成し、その都度700℃の酸素アニールを
行い、最後に８５０℃のアルゴンアニールを行って形成
したキャパシタの耐圧を示した。膜形成を細かく分けて
行うほど不純物炭素や酸素欠陥の少ない酸化タンタル層
が得られ耐圧が向上した。
４回に分けて形成し、その都度700℃の酸素アニールを
行い、最後に８５０℃のアルゴンアニールを行って形成
したキャパシタの耐圧を示した。膜形成を細かく分けて
行うほど不純物炭素や酸素欠陥の少ない酸化タンタル層
が得られ耐圧が向上した。
【００２６】また酸化タンタル層を形成した後第一の熱
処理に続いて第二の熱処理を行って膜を結晶化した後、
再び酸化タンタル層を形成し第一の熱処理に続いて第二
の熱処理を行う行程を一回以上繰返して形成した酸化タ
ンタルキャパシタの耐圧を図１２に示した。図１１に示
したキャパシタと同様に膜形成を細かく分けて行うほど
耐圧は向上し、図１１の場合よりさらに緻密で高耐圧の
キャパシタを得ることができた。
処理に続いて第二の熱処理を行って膜を結晶化した後、
再び酸化タンタル層を形成し第一の熱処理に続いて第二
の熱処理を行う行程を一回以上繰返して形成した酸化タ
ンタルキャパシタの耐圧を図１２に示した。図１１に示
したキャパシタと同様に膜形成を細かく分けて行うほど
耐圧は向上し、図１１の場合よりさらに緻密で高耐圧の
キャパシタを得ることができた。
【００２７】（実施例６）図１３は結晶化アニールを行
った酸化タンタルキャパシタを実際に適用したＤＲＡＭ
の断面図である。同図（ａ）は王冠型、（ｂ）はフィン
型と呼ばれる構造で、６４Ｍｂｉｔ以降のＤＲＡＭのキ
ャパシタに必要とされる容量を確保するために立体化し
実効面積を大きくする工夫がなされている。このような
複雑な立体構造の場合には被覆性の良いＣＶＤ法が効果
的である。また、酸化タンタル膜をトランジスタのゲー
ト絶縁膜として用いた場合も結晶化アニールは効果があ
る。
った酸化タンタルキャパシタを実際に適用したＤＲＡＭ
の断面図である。同図（ａ）は王冠型、（ｂ）はフィン
型と呼ばれる構造で、６４Ｍｂｉｔ以降のＤＲＡＭのキ
ャパシタに必要とされる容量を確保するために立体化し
実効面積を大きくする工夫がなされている。このような
複雑な立体構造の場合には被覆性の良いＣＶＤ法が効果
的である。また、酸化タンタル膜をトランジスタのゲー
ト絶縁膜として用いた場合も結晶化アニールは効果があ
る。
【００２８】以上の実施例は上部電極として窒化チタン
を用いた例を示したが、タングステン，チタン，タンタ
ル，モリブデンのうち一種以上の元素を含む金属あるい
はこれらの金属の積層膜の場合にも同様の効果が得られ
る。また、酸化タンタルの膜厚は２ｎｍ以上２０ｎｍ以
下の範囲で同様の効果が得られた。さらに、酸化タンタ
ル膜を形成する原料はペンタエトキシタンタルを用いた
例について示したが、ペンタメトキシタンタル，ペンタ
ブトキシタンタル，ペンタクロロタンタル，ペンタフル
オロタンタル，ペンタブロモタンタルなど他の原料を用
いても、スパッタ法により形成しても同様の効果が得ら
れる。
を用いた例を示したが、タングステン，チタン，タンタ
ル，モリブデンのうち一種以上の元素を含む金属あるい
はこれらの金属の積層膜の場合にも同様の効果が得られ
る。また、酸化タンタルの膜厚は２ｎｍ以上２０ｎｍ以
下の範囲で同様の効果が得られた。さらに、酸化タンタ
ル膜を形成する原料はペンタエトキシタンタルを用いた
例について示したが、ペンタメトキシタンタル，ペンタ
ブトキシタンタル，ペンタクロロタンタル，ペンタフル
オロタンタル，ペンタブロモタンタルなど他の原料を用
いても、スパッタ法により形成しても同様の効果が得ら
れる。
【００２９】
【発明の効果】本発明を用いれば、高集積ＬＳＩに必要
とされる大容量，高耐圧，高信頼のキャパシタを製造す
ることができる。
とされる大容量，高耐圧，高信頼のキャパシタを製造す
ることができる。
【図１】酸化タンタルキャパシタの容量と耐圧の酸素ア
ニール温度依存性の説明図。
ニール温度依存性の説明図。
【図２】酸化タンタル層結晶化の酸素アニール温度依存
性の説明図。
性の説明図。
【図３】各種熱処理による不純物炭素量の低減効果の説
明図。
明図。
【図４】酸化タンタルキャパシタの形成の工程を示す断
面図。
面図。
【図５】結晶化アニールを行った酸化タンタルキャパシ
タのリーク電流密度の特性図。
タのリーク電流密度の特性図。
【図６】第一の電極シリコン上の表面酸化膜を窒化した
後酸化タンタル層を形成したキャパシタの断面図。
後酸化タンタル層を形成したキャパシタの断面図。
【図７】第一の電極シリコン上の表面酸化膜を窒化した
後酸化タンタル層を形成したキャパシタのアニール条件
とリーク電流密度特性図。
後酸化タンタル層を形成したキャパシタのアニール条件
とリーク電流密度特性図。
【図８】第一の電極層がタングステンである酸化タンタ
ルキャパシタの断面図。
ルキャパシタの断面図。
【図９】図１０に示した評価を行ったキャパシタの断面
図。
図。
【図１０】逆の順番でアニールを行った酸化タンタルキ
ャパシタのリーク電流密度特性図。
ャパシタのリーク電流密度特性図。
【図１１】キャパシタのリーク電流密度特性図。
【図１２】酸化タンタルキャパシタのリーク電流密度特
性図。
性図。
【図１３】酸化タンタル膜を適用したＤＲＡＭキャパシ
タ部の断面図。
タ部の断面図。
１…シリコン基板、２…素子分離膜、３…高濃度リンド
ープ多結晶シリコン、４…界面酸化シリコン層、５…酸
化タンタル層、６…第二の電極。
ープ多結晶シリコン、４…界面酸化シリコン層、５…酸
化タンタル層、６…第二の電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｐ 7352−4Ｍ 21/324 Ｚ (72)発明者 中田 昌之 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 飯島 晋平 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 横山 夏樹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大路 譲 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 木須 輝明 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 松井 裕一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (7)
- 【請求項１】シリコン基板上に形成された第一の絶縁膜
上に延在する第一の電極上に酸化タンタル層を形成した
後、第一の熱処理を酸素もしくは二窒化酸素雰囲気、あ
るいはアルゴンや窒素等で希釈された、酸素もしくは二
窒化酸素濃度０.１％ 以上の雰囲気中６００℃以上７５
０℃以下の温度で行い、前記第一の熱処理より高温かつ
アルゴンもしくは窒素等不活性雰囲気中もしくはアルゴ
ン，窒素等で０.１ ％以下に希釈された酸素雰囲気で第
二の熱処理を行って前記酸化タンタル層を結晶化した
後、前記酸化タンタル層上に第二の電極を形成すること
を特徴とするキャパシタの製造方法。 - 【請求項２】請求項１において、前記第一，第二の熱処
理のうち少なくとも一方はランプ加熱等を用いて昇降温
時間、もしくは昇降温時間及びアニール時間を短縮する
キャパシタの製造方法。 - 【請求項３】請求項１において、前記第一の電極はシリ
コン層であるキャパシタの製造方法。 - 【請求項４】請求項１において、前記シリコン層の表面
を窒化した後、前記誘電体層を形成するキャパシタの製
造方法。 - 【請求項５】請求項１において、前記第一の電極はタン
グステン，モリブデン、それらの窒化物、もしくはケイ
化物のうち一種からなる単層膜あるいは二種以上を複数
層積層した積層膜よりなるキャパシタの製造方法。 - 【請求項６】請求項６において、前記第一の熱処理は水
と水素を含む雰囲気中で行う、あるいは第一の熱処理後
もしくは第一の熱処理に続いて第二の熱処理を行った後
に水と水素を含む雰囲気中で熱処理を行うキャパシタの
製造方法。 - 【請求項７】請求項１において、前記誘電体層を形成し
た後第一の熱処理を行う一連の行程を複数回繰り返し、
あるいは前記誘電体層を形成した後第一の熱処理を行
い、続いて第二の熱処理を行う一連の行程を複数回繰り
返すキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31626493A JP3404099B2 (ja) | 1993-12-16 | 1993-12-16 | キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31626493A JP3404099B2 (ja) | 1993-12-16 | 1993-12-16 | キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169917A true JPH07169917A (ja) | 1995-07-04 |
| JP3404099B2 JP3404099B2 (ja) | 2003-05-06 |
Family
ID=18075163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31626493A Expired - Fee Related JP3404099B2 (ja) | 1993-12-16 | 1993-12-16 | キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404099B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121713A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| WO2000022664A1 (en) * | 1998-10-14 | 2000-04-20 | Applied Materials, Inc. | Post deposition treatment of dielectric films for interface control |
| KR20000053632A (ko) * | 1999-01-28 | 2000-08-25 | 카네코 히사시 | 산화탄탈막을 포함하는 전극을 구비한 반도체 장치 제조방법 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| US6300239B1 (en) | 1998-11-06 | 2001-10-09 | Nec Corporation | Method of manufacturing semiconductor device |
| KR20020039838A (ko) * | 2000-11-22 | 2002-05-30 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| KR100379526B1 (ko) * | 2000-12-21 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 제조방법 |
| US6818457B2 (en) | 2001-07-05 | 2004-11-16 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2007123948A (ja) * | 2007-02-15 | 2007-05-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| KR100761406B1 (ko) * | 2001-06-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법 |
| WO2011074604A1 (ja) * | 2009-12-18 | 2011-06-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び半導体装置 |
| JP2012185217A (ja) * | 2011-03-03 | 2012-09-27 | National Institute Of Information & Communication Technology | フォトニック結晶 |
-
1993
- 1993-12-16 JP JP31626493A patent/JP3404099B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121713A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| WO2000022664A1 (en) * | 1998-10-14 | 2000-04-20 | Applied Materials, Inc. | Post deposition treatment of dielectric films for interface control |
| US6204203B1 (en) | 1998-10-14 | 2001-03-20 | Applied Materials, Inc. | Post deposition treatment of dielectric films for interface control |
| US6300239B1 (en) | 1998-11-06 | 2001-10-09 | Nec Corporation | Method of manufacturing semiconductor device |
| KR20000053632A (ko) * | 1999-01-28 | 2000-08-25 | 카네코 히사시 | 산화탄탈막을 포함하는 전극을 구비한 반도체 장치 제조방법 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| KR20020039838A (ko) * | 2000-11-22 | 2002-05-30 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| KR100379526B1 (ko) * | 2000-12-21 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 제조방법 |
| KR100761406B1 (ko) * | 2001-06-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법 |
| US6818457B2 (en) | 2001-07-05 | 2004-11-16 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
| JP2007123948A (ja) * | 2007-02-15 | 2007-05-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP4659772B2 (ja) * | 2007-02-15 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| WO2011074604A1 (ja) * | 2009-12-18 | 2011-06-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び半導体装置 |
| JP5462885B2 (ja) * | 2009-12-18 | 2014-04-02 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| JP2012185217A (ja) * | 2011-03-03 | 2012-09-27 | National Institute Of Information & Communication Technology | フォトニック結晶 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3404099B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| US5316982A (en) | Semiconductor device and method for preparing the same | |
| US4603059A (en) | Method of manufacturing MIS capacitors for semiconductor IC devices | |
| KR930010089B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3404099B2 (ja) | キャパシタの製造方法 | |
| US6200847B1 (en) | Method of manufacturing capacitor of semiconductor device | |
| KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
| JPH11233723A (ja) | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 | |
| US5506178A (en) | Process for forming gate silicon oxide film for MOS transistors | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| US4521446A (en) | Method for depositing polysilicon over TiO2 | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JP3317295B2 (ja) | 容量素子の製造方法 | |
| JPH06232344A (ja) | 半導体装置のキャパシタ | |
| KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| Han et al. | Effects of post-deposition annealing on the electrical properties and reliability of ultrathin chemical vapor deposited Ta/sub 2/O/sub 5/films | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030128 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |