JPH07162008A - ポリシリコン薄膜トランジスタ - Google Patents
ポリシリコン薄膜トランジスタInfo
- Publication number
- JPH07162008A JPH07162008A JP33899193A JP33899193A JPH07162008A JP H07162008 A JPH07162008 A JP H07162008A JP 33899193 A JP33899193 A JP 33899193A JP 33899193 A JP33899193 A JP 33899193A JP H07162008 A JPH07162008 A JP H07162008A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film transistor
- thin film
- polysilicon
- polysilicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクト抵抗が低くプロセス適合性のある
ゲ−ト電極を有するポリシリコン薄膜トランジスタを提
供する。 【構成】 ポリシリコンからなる動作領域２、この動作
領域２に接するソ−ス・ドレイン領域３ａ，３ｂの上に
は、ゲ−ト絶縁膜４が積層され、このゲ−ト絶縁膜４を
介して動作領域２の上部に位置するようにゲ−ト電極５
が配されており、ゲ−ト電極５はＴａからなる下部層５
ａとＴａＭｏ合金からなる上部層５ｂとから形成されて
おり、上部層５ｂと接続配線９ｂとの間のコンタクト抵
抗が低くなっている。
ゲ−ト電極を有するポリシリコン薄膜トランジスタを提
供する。 【構成】 ポリシリコンからなる動作領域２、この動作
領域２に接するソ−ス・ドレイン領域３ａ，３ｂの上に
は、ゲ−ト絶縁膜４が積層され、このゲ−ト絶縁膜４を
介して動作領域２の上部に位置するようにゲ−ト電極５
が配されており、ゲ−ト電極５はＴａからなる下部層５
ａとＴａＭｏ合金からなる上部層５ｂとから形成されて
おり、上部層５ｂと接続配線９ｂとの間のコンタクト抵
抗が低くなっている。
Description
【０００１】
【産業上の利用分野】本発明は、チャンネル層にポリシ
リコンを用いてなる薄膜トランジスタに係り、特に、ゲ
−ト電極のコンタクト抵抗の改良を図ったポリシリコン
薄膜トランジスタに関する。
リコンを用いてなる薄膜トランジスタに係り、特に、ゲ
−ト電極のコンタクト抵抗の改良を図ったポリシリコン
薄膜トランジスタに関する。
【０００２】
【従来の技術】この種の薄膜トランジスタは、液晶ディ
スプレイや密着型イメ−ジセンサなどにおいて、いわゆ
るスイッチング素子として用いられるものであるが、特
にポリシリコン（ｐｏｌｙ−Ｓｉ）からなる薄膜トラン
ジスタは、キャリア移動度が高く上述の用途に好適なも
のとして用いられている。図３は、このような薄膜トラ
ンジスタの代表的な構成例を示す縦断面図である。すな
わち、図３に示された薄膜トランジスタは、ガラス等の
絶縁部材からなる基板２０の上に、ソ−ス領域２１ａ、
ドレイン領域２１ｂ及びこれらソ−ス領域２１ａとドレ
イン領域２１ｂの間にポリシリコンからなる動作領域２
２が形成され、これらソ−ス領域２１ａ、ドレイン領域
２１ｂ及び動作領域２２を覆うようにゲ−ト絶縁膜２３
が形成され、このゲ−ト絶縁膜２３上にはゲ−ト電極２
４が設けられると共に、このゲ−ト電極２４及びゲ−ト
絶縁膜２３の上には層間絶縁膜２５及びパッシベ−ショ
ン膜２６が順に積層されてなるものである。この薄膜ト
ランジスタの製造過程においては、ゲ−ト電極２４の形
成後に、動作領域２２の結晶欠陥をタ−ミネイトする目
的で、水素プラズマ雰囲気に晒す水素化処理が行われ
る。
スプレイや密着型イメ−ジセンサなどにおいて、いわゆ
るスイッチング素子として用いられるものであるが、特
にポリシリコン（ｐｏｌｙ−Ｓｉ）からなる薄膜トラン
ジスタは、キャリア移動度が高く上述の用途に好適なも
のとして用いられている。図３は、このような薄膜トラ
ンジスタの代表的な構成例を示す縦断面図である。すな
わち、図３に示された薄膜トランジスタは、ガラス等の
絶縁部材からなる基板２０の上に、ソ−ス領域２１ａ、
ドレイン領域２１ｂ及びこれらソ−ス領域２１ａとドレ
イン領域２１ｂの間にポリシリコンからなる動作領域２
２が形成され、これらソ−ス領域２１ａ、ドレイン領域
２１ｂ及び動作領域２２を覆うようにゲ−ト絶縁膜２３
が形成され、このゲ−ト絶縁膜２３上にはゲ−ト電極２
４が設けられると共に、このゲ−ト電極２４及びゲ−ト
絶縁膜２３の上には層間絶縁膜２５及びパッシベ−ショ
ン膜２６が順に積層されてなるものである。この薄膜ト
ランジスタの製造過程においては、ゲ−ト電極２４の形
成後に、動作領域２２の結晶欠陥をタ−ミネイトする目
的で、水素プラズマ雰囲気に晒す水素化処理が行われ
る。
【０００３】かかる構造の薄膜トランジスタにおいて、
ゲ−ト電極２４はアルミニウム（Ａｌ）からなる配線２
７に接続されているが、ゲ−ト電極２４とこのＡｌから
なる配線２７との間におけるいわゆるコタンタクト抵抗
は、薄膜トランジスタの動作速度に大きく影響するもの
であり、速い動作速度を確保するにはその抵抗値は十分
低いものが望まれる。ところで、このコンタクト抵抗を
低く抑えるためには、ゲ−ト電極を形成する金属部材の
選定が重要であり、比抵抗が十分に低いものであること
が必要となる。しかし、単に比抵抗が低いだけでは十分
でなく、いわゆるプロセス適合性があることも必要とな
る。すなわち、プロセス適合性の具体的内容としては、
ゲ−ト電極を形成する部材は、先に説明した構造におい
て層間絶縁膜やＡｌからなる配線を堆積する際の前処理
において使用される塩酸や過酸化水素などに対する高い
耐性が要求されること及び先の薄膜トランジスタの製造
プロセスにおいて、ソ−ス・ドレイン領域に注入したド
−パントを活性化する際の比較的高温の熱処理に対する
耐熱性が要求されること等である。
ゲ−ト電極２４はアルミニウム（Ａｌ）からなる配線２
７に接続されているが、ゲ−ト電極２４とこのＡｌから
なる配線２７との間におけるいわゆるコタンタクト抵抗
は、薄膜トランジスタの動作速度に大きく影響するもの
であり、速い動作速度を確保するにはその抵抗値は十分
低いものが望まれる。ところで、このコンタクト抵抗を
低く抑えるためには、ゲ−ト電極を形成する金属部材の
選定が重要であり、比抵抗が十分に低いものであること
が必要となる。しかし、単に比抵抗が低いだけでは十分
でなく、いわゆるプロセス適合性があることも必要とな
る。すなわち、プロセス適合性の具体的内容としては、
ゲ−ト電極を形成する部材は、先に説明した構造におい
て層間絶縁膜やＡｌからなる配線を堆積する際の前処理
において使用される塩酸や過酸化水素などに対する高い
耐性が要求されること及び先の薄膜トランジスタの製造
プロセスにおいて、ソ−ス・ドレイン領域に注入したド
−パントを活性化する際の比較的高温の熱処理に対する
耐熱性が要求されること等である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来、
ゲ−ト電極を形成するのに用いられているＭｏやＴｉ
は、良好なコンタクト抵抗が得られる反面、塩酸・過酸
化水素などの前処理に対する耐性が十分ではない。その
一方、ＴａやＣｒは前処理に対する耐性はあるものの、
コンタクト抵抗は比較的高く且つその抵抗値が変動し易
い。さらに、特開平３−６４９７１号公報に示されたよ
うなＴａＭｏ合金は、薄膜トランジスタの製造過程の中
で行われる水素処理によって導入された水素を原因とす
る膜ストレスを生じ、さらには膜はがれを引き起こし易
い。このように、従来のゲ−ト電極においては、コンタ
クト抵抗と上述のようなプロセス適合性の双方を同時に
満足することは困難であり、そのため、いずれかの要求
を多少犠牲にせざる得ないという問題があった。尚、ポ
リシリコン膜をゲ−ト電極に用いるとすると、その堆積
やアニ−ルに必要な処理温度が高いため、安価で絶縁性
の良好なガラス基板上には形成困難であり、その上、金
属電極に比べて抵抗が高いので、大面積のガラス基板上
にデバイスを作成する場合、ゲ−ト電極材料には適して
いない。
ゲ−ト電極を形成するのに用いられているＭｏやＴｉ
は、良好なコンタクト抵抗が得られる反面、塩酸・過酸
化水素などの前処理に対する耐性が十分ではない。その
一方、ＴａやＣｒは前処理に対する耐性はあるものの、
コンタクト抵抗は比較的高く且つその抵抗値が変動し易
い。さらに、特開平３−６４９７１号公報に示されたよ
うなＴａＭｏ合金は、薄膜トランジスタの製造過程の中
で行われる水素処理によって導入された水素を原因とす
る膜ストレスを生じ、さらには膜はがれを引き起こし易
い。このように、従来のゲ−ト電極においては、コンタ
クト抵抗と上述のようなプロセス適合性の双方を同時に
満足することは困難であり、そのため、いずれかの要求
を多少犠牲にせざる得ないという問題があった。尚、ポ
リシリコン膜をゲ−ト電極に用いるとすると、その堆積
やアニ−ルに必要な処理温度が高いため、安価で絶縁性
の良好なガラス基板上には形成困難であり、その上、金
属電極に比べて抵抗が高いので、大面積のガラス基板上
にデバイスを作成する場合、ゲ−ト電極材料には適して
いない。
【０００５】本発明は、上記実情に鑑みてなされたもの
で、低コンタクト抵抗で且つプロセス適合性のあるゲ−
ト電極を有するポリシリコン薄膜トランジスタを提供す
るものである。
で、低コンタクト抵抗で且つプロセス適合性のあるゲ−
ト電極を有するポリシリコン薄膜トランジスタを提供す
るものである。
【０００６】
【課題を解決するための手段】本発明に係るポリシリコ
ン薄膜トランジスタは、ポリシリコンからなる動作領域
と、この動作領域に接して形成されたソ−ス及びドレイ
ン領域と、これら動作領域、ソ−ス及びドレイン領域を
覆うように積層されたゲ−ト絶縁膜と、このゲ−ト絶縁
膜を介して前記動作領域の上部に配置されたゲ−ト電極
と、を有してなるポリシリコン薄膜トランジスタにおい
て、前記ゲ−ト電極は複数の金属層からなり、配線用の
電極が接続される側の前記ゲ−ト電極の表面金属層は、
モリブデンを含む合金からなるものである。
ン薄膜トランジスタは、ポリシリコンからなる動作領域
と、この動作領域に接して形成されたソ−ス及びドレイ
ン領域と、これら動作領域、ソ−ス及びドレイン領域を
覆うように積層されたゲ−ト絶縁膜と、このゲ−ト絶縁
膜を介して前記動作領域の上部に配置されたゲ−ト電極
と、を有してなるポリシリコン薄膜トランジスタにおい
て、前記ゲ−ト電極は複数の金属層からなり、配線用の
電極が接続される側の前記ゲ−ト電極の表面金属層は、
モリブデンを含む合金からなるものである。
【０００７】
【作用】ゲ−ト電極は前処理や層間絶縁膜堆積時など
に、その表面が酸化され、よって一般にはＡｌとの接触
抵抗が高くなり易い。しかし、本発明のゲ−ト電極は、
配線用の電極が接続される側の金属層の生成した酸化物
の抵抗率が比較的小さく、しかもフッ酸などで比較的除
去しやすいモリブデン（Ｍｏ）を含む合金からなるの
で、コンタクト抵抗が小さくしかもいわゆるプロセス適
合性の良好なゲ−ト電極を有するポリシリコン薄膜トラ
ンジスタが得られることとなる。
に、その表面が酸化され、よって一般にはＡｌとの接触
抵抗が高くなり易い。しかし、本発明のゲ−ト電極は、
配線用の電極が接続される側の金属層の生成した酸化物
の抵抗率が比較的小さく、しかもフッ酸などで比較的除
去しやすいモリブデン（Ｍｏ）を含む合金からなるの
で、コンタクト抵抗が小さくしかもいわゆるプロセス適
合性の良好なゲ−ト電極を有するポリシリコン薄膜トラ
ンジスタが得られることとなる。
【０００８】
【実施例】以下、図１及び図２を参照しつつ、本発明に
係るポリシリコン薄膜トランジスタについて説明する。
ここで、図１は本発明に係るポリシリコン薄膜トランジ
スタの一実施例における縦断面図、図２は本発明に係る
ポリシリコン薄膜トランジスタの製造プロセスを説明す
るための説明図である。先ず、図１を参照しつつ本実施
例におけるポリシリコン薄膜トランジスタの構成につい
て説明する。
係るポリシリコン薄膜トランジスタについて説明する。
ここで、図１は本発明に係るポリシリコン薄膜トランジ
スタの一実施例における縦断面図、図２は本発明に係る
ポリシリコン薄膜トランジスタの製造プロセスを説明す
るための説明図である。先ず、図１を参照しつつ本実施
例におけるポリシリコン薄膜トランジスタの構成につい
て説明する。
【０００９】このポリシリコン薄膜トランジスタは、ガ
ラス基板１上の略同一平面内にポリシリコンからなる動
作領域２、この動作領域２に接するソ−ス領域３ａ及び
ドレイン領域３ｂが形成され、これらソ−ス領域３ａ及
びドレイン領域３ｂを覆うようにゲ−ト絶縁膜４が積層
され、さらに、ゲ−ト絶縁膜４上にゲ−ト電極５が設け
られ、そして、これらゲ−ト電極５及びゲ−ト絶縁膜４
を覆うように層間絶縁膜６及びパッシベ−ション膜７が
順に積層されてなるものである。また、層間絶縁膜６の
上面（パッシベ−ション膜７が積層される側の面）から
ソ−ス領域３ａ、ゲ−ト電極５及びドレイン領域３ｂへ
連通するコンタクト孔８ａ，８ｂ，８ｃがそれぞれ穿設
されると共に、これらコンタクト孔８ａ，８ｂ，８ｃに
は接続配線９ａ，９ｂ，９ｃが設けられている。ここ
で、本実施例のゲ−ト電極５は、Ｔａからなる下部層５
ａと、ＴａＭｏからなる上部層５ｂとで形成されてなる
ものである。
ラス基板１上の略同一平面内にポリシリコンからなる動
作領域２、この動作領域２に接するソ−ス領域３ａ及び
ドレイン領域３ｂが形成され、これらソ−ス領域３ａ及
びドレイン領域３ｂを覆うようにゲ−ト絶縁膜４が積層
され、さらに、ゲ−ト絶縁膜４上にゲ−ト電極５が設け
られ、そして、これらゲ−ト電極５及びゲ−ト絶縁膜４
を覆うように層間絶縁膜６及びパッシベ−ション膜７が
順に積層されてなるものである。また、層間絶縁膜６の
上面（パッシベ−ション膜７が積層される側の面）から
ソ−ス領域３ａ、ゲ−ト電極５及びドレイン領域３ｂへ
連通するコンタクト孔８ａ，８ｂ，８ｃがそれぞれ穿設
されると共に、これらコンタクト孔８ａ，８ｂ，８ｃに
は接続配線９ａ，９ｂ，９ｃが設けられている。ここ
で、本実施例のゲ−ト電極５は、Ｔａからなる下部層５
ａと、ＴａＭｏからなる上部層５ｂとで形成されてなる
ものである。
【００１０】次に、図２を参照しつつ本実施例における
ポリシリコン薄膜トランジスタの製造プロセスについて
説明する。先ず、ガラス基板１上にアモルファスＳｉを
ＬＰＣＶＤ法により４５０℃で１０００オングストロ−
ム程度の膜厚に堆積する。そして、ＫｒＦエキシマレ−
ザ−（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を、エ
ネルギ−４５０ｍＪ・ｃｍ-2で先のアモルファスＳｉ膜
に照射することによってアニ−ル処理を行いポリシリコ
ン膜１０を得る（図２（ａ）参照）。続いて、ポリシリ
コン膜１０を島状にパタ−ニングして動作領域２とした
後に、ＥＣＲ−ＣＶＤ法により室温においてＳｉＯ2 を
１０００オングストロ−ム程度着膜しゲ−ト絶縁膜４を
得る（図２（ｂ）参照）。
ポリシリコン薄膜トランジスタの製造プロセスについて
説明する。先ず、ガラス基板１上にアモルファスＳｉを
ＬＰＣＶＤ法により４５０℃で１０００オングストロ−
ム程度の膜厚に堆積する。そして、ＫｒＦエキシマレ−
ザ−（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を、エ
ネルギ−４５０ｍＪ・ｃｍ-2で先のアモルファスＳｉ膜
に照射することによってアニ−ル処理を行いポリシリコ
ン膜１０を得る（図２（ａ）参照）。続いて、ポリシリ
コン膜１０を島状にパタ−ニングして動作領域２とした
後に、ＥＣＲ−ＣＶＤ法により室温においてＳｉＯ2 を
１０００オングストロ−ム程度着膜しゲ−ト絶縁膜４を
得る（図２（ｂ）参照）。
【００１１】次に、スパッタ法によりＴａを４０００オ
ングストロ−ムの膜厚で、続いてＴａ0.65Ｍo0.35 を５
００オングストロ−ムの膜厚で順次堆積、加工して、Ｔ
ａからなる下部層５ａ及びＴａＭｏの合金からなる上部
層５ｂとを有してなるゲ−ト電極５を得る（図２（ｂ）
参照）。次に、ゲ−ト電極５をマスクとしてイオンド−
ピング法によりド−パントを注入し、ソ−ス領域３ａ及
びドレイン領域３ｂを得る（図２（ｃ）参照）。ここ
で、注入するド−パントとしては、ｎチャンネル薄膜ト
ランジスタとする場合には、例えばリン（Ｐ）が、ｐチ
ャンネル薄膜トランジスタとする場合には、ほう素
（Ｂ）が、それぞれ好適である。そして、ド−パントを
５００℃で活性化し、その後、Ｐ−ＣＶＤ法によりＳｉ
Ｏ2 を２５０℃にて７０００オングストロ−ム程堆積し
て層間絶縁膜６を得る（図２（ｃ）参照）。
ングストロ−ムの膜厚で、続いてＴａ0.65Ｍo0.35 を５
００オングストロ−ムの膜厚で順次堆積、加工して、Ｔ
ａからなる下部層５ａ及びＴａＭｏの合金からなる上部
層５ｂとを有してなるゲ−ト電極５を得る（図２（ｂ）
参照）。次に、ゲ−ト電極５をマスクとしてイオンド−
ピング法によりド−パントを注入し、ソ−ス領域３ａ及
びドレイン領域３ｂを得る（図２（ｃ）参照）。ここ
で、注入するド−パントとしては、ｎチャンネル薄膜ト
ランジスタとする場合には、例えばリン（Ｐ）が、ｐチ
ャンネル薄膜トランジスタとする場合には、ほう素
（Ｂ）が、それぞれ好適である。そして、ド−パントを
５００℃で活性化し、その後、Ｐ−ＣＶＤ法によりＳｉ
Ｏ2 を２５０℃にて７０００オングストロ−ム程堆積し
て層間絶縁膜６を得る（図２（ｃ）参照）。
【００１２】そして、ソ−ス領域３ａ、ドイレイン領域
３ｂに連通するコンクト孔８ａ，８ｃを層間絶縁膜６か
らゲ−ト絶縁膜４へかけて穿設すると共に、ゲ−ト電極
５に連通するコンタクト孔８ｂを層間絶縁膜６に穿設
し、続いて半導体層の欠陥を終端するために３５０℃に
て水素プラズマ処理を施す。この後、例えば、Ａｌをス
パッタ法により１５０℃にて堆積、加工して接続配線９
ａ〜９ｃを得る（図１参照）。最後に、ＳｉＮを１μｍ
程度の膜厚で堆積してパシベ−ション膜７を得ることに
よってポリシリコン薄膜トランジスタが完成する（図１
参照）。本実施例のポリシリコン薄膜トランジスタにお
けるゲ−ト電極５のコンタクト抵抗の試験結果の一例を
示せば、コンタクト孔８ｂの開口サイズが５μｍ×５μ
ｍである場合、５Ωという結果を得ることができた。こ
れに対して、従来の例えばＴａのみからなるゲ−ト電極
におけるコンタクト抵抗の代表値としては、２７０Ωと
いう値が得られている。この結果から、本発明によれ
ば、コンタクト抵抗を従来に比して略２ケタ程低減する
ことができるものであるということができる。
３ｂに連通するコンクト孔８ａ，８ｃを層間絶縁膜６か
らゲ−ト絶縁膜４へかけて穿設すると共に、ゲ−ト電極
５に連通するコンタクト孔８ｂを層間絶縁膜６に穿設
し、続いて半導体層の欠陥を終端するために３５０℃に
て水素プラズマ処理を施す。この後、例えば、Ａｌをス
パッタ法により１５０℃にて堆積、加工して接続配線９
ａ〜９ｃを得る（図１参照）。最後に、ＳｉＮを１μｍ
程度の膜厚で堆積してパシベ−ション膜７を得ることに
よってポリシリコン薄膜トランジスタが完成する（図１
参照）。本実施例のポリシリコン薄膜トランジスタにお
けるゲ−ト電極５のコンタクト抵抗の試験結果の一例を
示せば、コンタクト孔８ｂの開口サイズが５μｍ×５μ
ｍである場合、５Ωという結果を得ることができた。こ
れに対して、従来の例えばＴａのみからなるゲ−ト電極
におけるコンタクト抵抗の代表値としては、２７０Ωと
いう値が得られている。この結果から、本発明によれ
ば、コンタクト抵抗を従来に比して略２ケタ程低減する
ことができるものであるということができる。
【００１３】このように、接続配線９ｂと接触するゲ−
ト電極５の部位にＭｏを含むようにゲ−ト電極５をＴａ
Ｍｏの合金からなる上部層５ｂと、Ｔａのみからなる下
部層５ａとから構成することにより従来に比してコンタ
クト抵抗の格段の改善が図れるのは、上部層５ｂに含ま
れるＭｏがプロセス中において酸化した場合、その酸化
物の抵抗率はＴａやＣｒによる酸化物に比して低く、ま
た、フッ酸などによって比較的除去し易いためと考えら
れる。特に、Ｍｏのみから上部層５ｂを構成した場合に
は、そのコンタクト抵抗はさらに低い値、約０．５Ω程
度が得られる。したがって、ＴａＭｏ合金とした場合、
Ｍｏ含有量が少なすぎると、コンタクト抵抗を十分低減
することができなくなるので、Ｍｏの含有量としては、
少なくともＭｏを１原子％以上であることが必要であ
り、１０原子％以上であることが望ましい。尚、Ｍｏ含
有量が約９０原子％以上となると、耐薬品性がなくなる
ので不適当であることが、本願出願人の試験結果により
確認されている。
ト電極５の部位にＭｏを含むようにゲ−ト電極５をＴａ
Ｍｏの合金からなる上部層５ｂと、Ｔａのみからなる下
部層５ａとから構成することにより従来に比してコンタ
クト抵抗の格段の改善が図れるのは、上部層５ｂに含ま
れるＭｏがプロセス中において酸化した場合、その酸化
物の抵抗率はＴａやＣｒによる酸化物に比して低く、ま
た、フッ酸などによって比較的除去し易いためと考えら
れる。特に、Ｍｏのみから上部層５ｂを構成した場合に
は、そのコンタクト抵抗はさらに低い値、約０．５Ω程
度が得られる。したがって、ＴａＭｏ合金とした場合、
Ｍｏ含有量が少なすぎると、コンタクト抵抗を十分低減
することができなくなるので、Ｍｏの含有量としては、
少なくともＭｏを１原子％以上であることが必要であ
り、１０原子％以上であることが望ましい。尚、Ｍｏ含
有量が約９０原子％以上となると、耐薬品性がなくなる
ので不適当であることが、本願出願人の試験結果により
確認されている。
【００１４】また、ゲ−ト電極をＴａＭｏのみから構成
した場合には、水素化処理で導入された水素のために膜
ストレス変化及び膜のはがれが生ずるが、本実施例で示
されたようにゲ−ト電極５を２層から形成した場合に
は、かかる現象が生ずることはない。これは、本実施例
に示されたようにゲ−ト電極５をＴａからなる下部層５
ａとＴａＭｏからなる上部層５ｂとから構成することに
より、ゲ−ト電極５全体としては、水素化処理に対して
比較的高い耐性を有するＴａの含有量の方が、Ｍｏに比
して多くなることに起因するものである。したがって、
上部層５ｂのＴａＭｏ合金の膜厚は、下部層５ａのそれ
に比して相対的に薄い必要があり、本実施例の場合、下
部層５ａの膜厚を約４０００オングストロ−ムとしたの
で、上部層５ｂの膜厚としては４０００オングストロ−
ム以下、望ましくは、１０００オングストロ−ム以下が
よいが、特に、ＴａＭｏ合金の特性を着膜により再現性
よくするためには、１００オングストロ−ム以上は必要
である。
した場合には、水素化処理で導入された水素のために膜
ストレス変化及び膜のはがれが生ずるが、本実施例で示
されたようにゲ−ト電極５を２層から形成した場合に
は、かかる現象が生ずることはない。これは、本実施例
に示されたようにゲ−ト電極５をＴａからなる下部層５
ａとＴａＭｏからなる上部層５ｂとから構成することに
より、ゲ−ト電極５全体としては、水素化処理に対して
比較的高い耐性を有するＴａの含有量の方が、Ｍｏに比
して多くなることに起因するものである。したがって、
上部層５ｂのＴａＭｏ合金の膜厚は、下部層５ａのそれ
に比して相対的に薄い必要があり、本実施例の場合、下
部層５ａの膜厚を約４０００オングストロ−ムとしたの
で、上部層５ｂの膜厚としては４０００オングストロ−
ム以下、望ましくは、１０００オングストロ−ム以下が
よいが、特に、ＴａＭｏ合金の特性を着膜により再現性
よくするためには、１００オングストロ−ム以上は必要
である。
【００１５】尚、本実施例においては、下部層５ａを形
成する部材としてＴａを用いたが、製造プロセス全体の
上から不都合がなければ、Ｔａに代えてＣｒであっても
よく、この場合、上部層５ｂもＴａＭｏに代えてＣｒＭ
ｏとしても、本発明の要旨を変えるものではない。ま
た、本実施例においては、ゲ−ト電極５を２層構造とし
たが、特に、２層構造に限定されるものではなく、例え
ば３層構造としてもよいものである。
成する部材としてＴａを用いたが、製造プロセス全体の
上から不都合がなければ、Ｔａに代えてＣｒであっても
よく、この場合、上部層５ｂもＴａＭｏに代えてＣｒＭ
ｏとしても、本発明の要旨を変えるものではない。ま
た、本実施例においては、ゲ−ト電極５を２層構造とし
たが、特に、２層構造に限定されるものではなく、例え
ば３層構造としてもよいものである。
【００１６】本実施例においては、Ａｌからなる接続配
線９ｂと接合するゲ−ト電極５の面側の層をＴａとＭｏ
を含む合金とから形成することにより、Ｍｏが有する低
コンタクト抵抗とＴａが有するプロセス適合性の双方の
特性を活かすことができるので、ゲ−ト電極に良好なコ
ンタクト抵抗を有し、歩留まりのよいポリシリコン薄膜
トランジスタが得られる。
線９ｂと接合するゲ−ト電極５の面側の層をＴａとＭｏ
を含む合金とから形成することにより、Ｍｏが有する低
コンタクト抵抗とＴａが有するプロセス適合性の双方の
特性を活かすことができるので、ゲ−ト電極に良好なコ
ンタクト抵抗を有し、歩留まりのよいポリシリコン薄膜
トランジスタが得られる。
【００１７】
【発明の効果】以上、述べたように、本発明によれば、
ゲ−ト電極を複数の金属層から形成し、ゲ−ト電極に接
続される配線と接する表面金属層を、酸化物の抵抗率が
比較的低くしかも製造過程において酸化物が比較的除去
されやすいモリブデンを含むように構成することによ
り、コンタクト抵抗が低くしかもプロセス適合性を有す
るゲ−ト電極を有するポリシリコン薄膜トランジスタを
提供することができ、しかも、かかるポリシリコン薄膜
トランジスタのいわゆる歩留まりの向上に寄与すること
ができるという効果を奏するものである。
ゲ−ト電極を複数の金属層から形成し、ゲ−ト電極に接
続される配線と接する表面金属層を、酸化物の抵抗率が
比較的低くしかも製造過程において酸化物が比較的除去
されやすいモリブデンを含むように構成することによ
り、コンタクト抵抗が低くしかもプロセス適合性を有す
るゲ−ト電極を有するポリシリコン薄膜トランジスタを
提供することができ、しかも、かかるポリシリコン薄膜
トランジスタのいわゆる歩留まりの向上に寄与すること
ができるという効果を奏するものである。
【図１】 本発明に係るポリシリコン薄膜トランジスタ
の一実施例における縦断面図である。
の一実施例における縦断面図である。
【図２】 図１に示されたポリシリコン薄膜トランジス
タの製造プロセスを説明するための説明図である。
タの製造プロセスを説明するための説明図である。
【図３】 従来のポリシリコン薄膜トランジスタの一構
成例を示す縦断面図である。
成例を示す縦断面図である。
３ａ…ソ−ス領域、 ３ｂ…ドレイン領域、 ５…ゲ−
ト電極、 ５ａ…下部層、 ５ｂ…上部層
ト電極、 ５ａ…下部層、 ５ｂ…上部層
Claims (1)
- 【請求項１】 ポリシリコンからなる動作領域と、この
動作領域に接して形成されたソ−ス及びドレイン領域
と、これら動作領域、ソ−ス及びドレイン領域を覆うよ
うに積層されたゲ−ト絶縁膜と、このゲ−ト絶縁膜を介
して前記動作領域の上部に配置されたゲ−ト電極と、を
有してなるポリシリコン薄膜トランジスタにおいて、前
記ゲ−ト電極は複数の金属層からなり、配線用の電極が
接続される側の前記ゲ−ト電極の表面金属層は、モリブ
デンを含む合金からなることを特徴とするポリシリコン
薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33899193A JP3208976B2 (ja) | 1993-12-03 | 1993-12-03 | ポリシリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33899193A JP3208976B2 (ja) | 1993-12-03 | 1993-12-03 | ポリシリコン薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162008A true JPH07162008A (ja) | 1995-06-23 |
| JP3208976B2 JP3208976B2 (ja) | 2001-09-17 |
Family
ID=18323239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33899193A Expired - Lifetime JP3208976B2 (ja) | 1993-12-03 | 1993-12-03 | ポリシリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208976B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548828B2 (en) | 1997-09-30 | 2003-04-15 | Sanyo Electric Co., Ltd. | Thin-film transistor and method of manufacturing thin-film transistor with tapered gate of 20 degrees or less |
| US6555419B2 (en) | 1997-10-03 | 2003-04-29 | Sanyo Electric Co., Ltd. | Thin film transistor and manufacturing method of thin film transistor |
| US6613618B1 (en) | 1997-09-30 | 2003-09-02 | Sanyo Electric Co., Ltd. | Thin-film transistor and method of producing the same |
| KR100690001B1 (ko) * | 2000-02-21 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU204040U1 (ru) * | 2020-12-25 | 2021-05-04 | Акционерное общество «РМ РЕЙЛ АБАКАНВАГОНМАШ» (АО «РМ РЕЙЛ АБАКАНВАГОНМАШ») | Запорное устройство |
-
1993
- 1993-12-03 JP JP33899193A patent/JP3208976B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548828B2 (en) | 1997-09-30 | 2003-04-15 | Sanyo Electric Co., Ltd. | Thin-film transistor and method of manufacturing thin-film transistor with tapered gate of 20 degrees or less |
| US6613618B1 (en) | 1997-09-30 | 2003-09-02 | Sanyo Electric Co., Ltd. | Thin-film transistor and method of producing the same |
| US6555419B2 (en) | 1997-10-03 | 2003-04-29 | Sanyo Electric Co., Ltd. | Thin film transistor and manufacturing method of thin film transistor |
| US6867075B2 (en) | 1997-10-03 | 2005-03-15 | Sanyo Electric Co | Manufacturing method of thin film transistor in which a total film thickness of silicon oxide films is defined |
| KR100690001B1 (ko) * | 2000-02-21 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3208976B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI297952B (en) | A method to form metal lines using selective electrochemical deposition | |
| US7524706B2 (en) | Method of fabricating a thin film transistor array panel | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321323A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP4296234B2 (ja) | 薄膜トランジスターの製造方法 | |
| CN108550590B (zh) | 主动元件基板及其制法 | |
| JPH05299653A (ja) | 半導体装置及びその製造方法 | |
| JP3208976B2 (ja) | ポリシリコン薄膜トランジスタ | |
| JP2005123360A (ja) | 半導体装置及びその作製方法 | |
| JPH0587029B2 (ja) | ||
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| US6921698B2 (en) | Thin film transistor and fabricating method thereof | |
| US5751017A (en) | Thin film transistor having double gate insulating layer | |
| JPH03136280A (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| US20060111243A1 (en) | Methods and apparatuses for fabricating thin film transistors | |
| JP3472231B2 (ja) | 半導体装置 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH06294973A (ja) | 液晶表示装置用アレイ基板 | |
| JP4243228B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080713 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090713 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |