JP4243228B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4243228B2 JP4243228B2 JP2004223924A JP2004223924A JP4243228B2 JP 4243228 B2 JP4243228 B2 JP 4243228B2 JP 2004223924 A JP2004223924 A JP 2004223924A JP 2004223924 A JP2004223924 A JP 2004223924A JP 4243228 B2 JP4243228 B2 JP 4243228B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- oxide film
- thin film
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
半導体層上に絶縁層を介して設けられた導電層を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む雰囲気で熱処理を行ない、前記半導体層に第1の酸化膜を形成する工程と、
プラズマCVD法を利用して、前記第1の酸化膜上に第2の酸化膜を形成する工程と、
前記第2の酸化膜上に前記導電層を形成する工程と
を有し、前記熱処理の温度は、前記薄膜トランジスタのソース及びドレイン領域を活性化する際の熱処理の温度に実質的に等しい
ことを特徴とする薄膜トランジスタの製造方法
が、提供される。
半導体層上に絶縁層を介して設けられた導電層を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む雰囲気で熱処理を行ない、前記半導体層に第1の酸化膜を形成する工程と、
プラズマCVD法を利用して、前記第1の酸化膜上に第2の酸化膜を形成する工程と、
前記第2の酸化膜上に前記導電層を形成する工程と
を有し、前記熱処理の温度は、前記薄膜トランジスタのソース及びドレイン領域を活性化する際の熱処理の温度に実質的に等しい
ことを特徴とする薄膜トランジスタの製造方法。
前記熱処理を行なう雰囲気が、水素を含む
ことを特徴とする付記1記載の薄膜トランジスタの製造方法。
前記熱処理を行なう雰囲気が、酸素ガスを含む
ことを特徴とする付記1記載の薄膜トランジスタの製造方法。
前記熱処理を行なう雰囲気が、水蒸気を含む
ことを特徴とする付記1記載の薄膜トランジスタの製造方法。
前記熱処理が、窒素を含む大気圧下で行なわれる
ことを特徴とする付記1記載の薄膜トランジスタの製造方法。
前記導電層を形成する工程の後に、
重水素を含む雰囲気で熱処理を行なう工程
を更に有することを特徴とする付記1記載の薄膜トランジスタの製造方法。
前記第2の熱処理は、前記第1の熱処理よりも長時間行なわれる
ことを特徴とする付記1記載の薄膜トランジスタの製造方法。
前記絶縁性の基板が、ガラス基板である
ことを特徴とする付記1記載の薄膜トランジスタの製造方法。
半導体層上に絶縁層を介して設けられた導電層を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む第1の温度に維持された雰囲気で第1の熱処理を行ない、前記半導体層に第1の酸化膜を形成する工程と、
プラズマCVD法を利用して、前記第1の酸化膜上に第2の酸化膜を形成する工程と、
前記第1の温度より低い第2の温度で第2の熱処理を行なう工程と、
前記第2の酸化膜上に前記導電層を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。
多層のゲート酸化膜構造を有し、下層の酸化膜の重水素又は水素濃度が、上層の酸化膜におけるものより高いことを特徴とする薄膜トランジスタ。
Claims (4)
- 半導体層上に絶縁層を介して設けられたゲート電極を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む雰囲気で熱処理を行ない、前記半導体層に第1の酸化膜を形成する工程と、
プラズマCVD法を利用して、前記第1の酸化膜上に第2の酸化膜を形成する工程と、
前記第2の酸化膜上に前記ゲート電極を形成する工程と
を有し、前記熱処理の温度は、前記薄膜トランジスタのソース及びドレイン領域を活性化する熱処理の温度に等しい
ことを特徴とする薄膜トランジスタの製造方法。 - 前記重水素を含む雰囲気が、水素を含む
ことを特徴とする請求項1記載の薄膜トランジスタの製造方法。 - 前記ゲート電極を形成する工程の後に、
重水素を含む雰囲気で前記ソース及びドレイン領域を活性化する熱処理を行なう工程
を更に有することを特徴とする請求項1記載の薄膜トランジスタの製造方法。 - 半導体層上に絶縁層を介して設けられたゲート電極を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に前記半導体層を成膜する工程と、
重水素を含む第1の温度に維持された雰囲気で第1の熱処理を行ない、前記半導体層に第1の酸化膜を形成する工程と、
プラズマCVD法を利用して、前記第1の酸化膜上に第2の酸化膜を形成する工程と、
前記第2の酸化膜を形成する工程の後に、前記第1の温度より低い第2の温度で第2の熱処理を行なうことにより、前記第2の酸化膜の膜質の改善を行う工程と、
前記第2の熱処理の後に、前記第2の酸化膜上に前記ゲート電極を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004223924A JP4243228B2 (ja) | 2004-07-30 | 2004-07-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004223924A JP4243228B2 (ja) | 2004-07-30 | 2004-07-30 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049346A JP2006049346A (ja) | 2006-02-16 |
JP4243228B2 true JP4243228B2 (ja) | 2009-03-25 |
Family
ID=36027592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004223924A Expired - Fee Related JP4243228B2 (ja) | 2004-07-30 | 2004-07-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4243228B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8440509B2 (en) | 1997-11-27 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor device by etch back process |
-
2004
- 2004-07-30 JP JP2004223924A patent/JP4243228B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8440509B2 (en) | 1997-11-27 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor device by etch back process |
Also Published As
Publication number | Publication date |
---|---|
JP2006049346A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188330B2 (ja) | 半導体素子の製造方法 | |
US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
JP4382375B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5066361B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
CN107342260B (zh) | 一种低温多晶硅tft阵列基板制备方法及阵列基板 | |
JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
JP5344205B2 (ja) | 積層配線、該積層配線を用いた半導体装置及びその製造方法 | |
JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
JP2007335780A (ja) | Tft基板及びその製造方法、これを用いた表示装置、並びに層間絶縁膜の評価方法 | |
JP4243228B2 (ja) | 薄膜トランジスタの製造方法 | |
CN100452436C (zh) | 晶体管制造方法和电光装置以及电子仪器 | |
JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
JP4006990B2 (ja) | 薄膜トランジスタの製造方法,液晶表示装置の製造方法,エレクトロルミネッセンス表示装置の製造方法 | |
JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2006237310A (ja) | Mosトランジスタ及びその製造方法 | |
JPH07162008A (ja) | ポリシリコン薄膜トランジスタ | |
JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3972991B2 (ja) | 薄膜集積回路の作製方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4317332B2 (ja) | アクティブマトリクス型表示装置用基板の製造方法 | |
JP2009021276A (ja) | 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法 | |
KR100434314B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
JP3684909B2 (ja) | 薄膜トランジスタ作成方法 | |
KR100421906B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |