JPH07152656A - メモリシステム - Google Patents

Abstract

(57)【要約】 【目的】 書き込み時間が長くなっても全体の処理は遅
れないようにしたメモリシステムを得る。 【構成】 ＲＡＭ３のデータを圧縮してＥＥＰＲＯＭ４
へ記録するための処理を行うサブＣＰＵ６をメインＣＰ
Ｕとは別に設けたので、ＥＥＰＲＯＭ４へ記録するため
記録時間が長くても、その間メインＣＰＵ１はデータ処
理に専念でき、このため、データのバックアップによっ
てメインＣＰＵ１の処理時間が阻害されることがなくな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＰＵ周辺回路として
のデータバックアップ機能を有するメモリシステムに関
するものである。

【０００２】

【従来の技術】ＣＰＵの周辺回路で大量のデータのバッ
クアップを目的としたメモリシステムを構成する場合、
従来はＲＡＭを用いている。そして、電源オフ時は、そ
のＲＡＭにバックアップ電源を供給することによってデ
ータの消滅を防止している。

【０００３】しかし、ＲＡＭにバックアップ電源を供給
するために電池が必要となるが、電池は寿命があるた
め、定期的に交換をする必要があり、電池の交換時期を
過ぎるとデータが消滅してしまう危険がある。また、電
池交換の必要がないＥＥＰＲＯＭを使用する方法もある
が、現状の半導体技術では大容量のＥＥＰＲＯＭはまだ
実現できないため、例えば、特開平４−２３９２７９号
公報に開示されいるデータ圧縮技術を利用することも考
えられる。

【０００４】

【発明が解決しようとする課題】しかしながら、ＥＥＰ
ＲＯＭは書き込みに時間を要するので、その間はＣＰＵ
がその処理に占有され、他の処理が一切できないので、
全体の処理が遅くなるという課題を有している。本発明
はこのような状況に鑑みてなされたもので、書き込み時
間が長くなっても全体の処理は遅れないようにしたもの
である。

【０００５】

【課題を解決するための手段】このような課題を解決す
るために請求項１の発明は、ＲＡＭにデータを書き込む
メインＣＰＵとは別に設けたサブＣＰＵによってデータ
の圧縮およびＥＥＰＲＯＭへの書き込みを行うようにし
たものである。請求項２の発明は、サブＣＰＵはメイン
ＣＰＵとは別途設けたバスによってＥＥＰＲＯＭにデー
タを書き込むようにしたものである。

【０００６】

【作用】請求項１の発明は、ＲＡＭにデータが記憶され
るとともに、そのデータが圧縮され、電源断時の予備デ
ータとしてサブＣＰＵによってＥＥＰＲＯＭに記憶され
る。請求項２の発明は、ＥＥＰＲＯＭへのデータ書き込
みがメインＣＰＵが使用するバスとは異なるバスによっ
て行われ、メインＣＰＵはＥＥＰＲＯＭへの書き込み時
にバスを解放する必要がなくなる。

【０００７】

【実施例】図１は本発明の一実施例を示すブロック図で
あって、メインＣＰＵ１、ＲＡＭ３、ＥＥＰＲＯＭ４、
ＲＯＭ５、サブＣＰＵ６がそれぞれバス２を介して接続
されている。そのほかメインＣＰＵ１とサブＣＰＵ６は
バス７および通信回線８を介して接続されている。

【０００８】このように構成された装置において、メイ
ンＣＰＵ１がＲＡＭ３のデータを書き換えた時に、通信
回線８を介してサブＣＰＵ６にそのことを伝える。これ
によりサブＣＰＵ６はＲＯＭ５に格納されたデータ圧縮
プログラムに従ってＲＡＭ３の内部データを圧縮してＥ
ＥＰＲＯＭ４に格納する。

【０００９】この場合、ＥＥＰＲＯＭ４に記録するため
のデータはＲＡＭ３の記録内容を読出して使用する。ま
た例えば、サブＣＰＵ６にも小容量のＲＡＭを備えてお
き、そのＲＡＭにＲＡＭ３に記録したデータを同時に書
き込む。そしてＥＥＰＲＯＭ４に書き込むためのデータ
はそのサブＣＰＵ６の内部ＲＡＭのデータを使用しても
良い。このようにしておけば、サブＣＰＵ６はメインＣ
ＰＵ１からの指示がなくても適当なタイミングでＥＥＰ
ＲＯＭ４に圧縮データの記録ができるとともにメインＣ
ＰＵ１の負担も軽減される。

【００１０】このように、データを圧縮しているので、
ＲＡＭ３は大きな容量のものを使用していても、ＥＥＰ
ＲＯＭ４の容量は小さくて済む。一般にＲＡＭ３の容量
が大きくてもその全てが使用されてしまうことは少ない
ことから、ＥＥＰＲＯＭ４はＲＡＭ３の容量に比べてか
なり小さなものが使用できる。しかし、希に大きなデー
タを記録する必要が起こることもある。このような場合
はサブＣＰＵ６がＥＥＰＲＯＭ４の記憶容量が限界に近
づいたことを判断し、ＥＥＰＲＯＭ４の記憶内容を読出
した上で、通常の圧縮量よりも更に圧縮量が多くなる２
次圧縮を行えば良い。

【００１１】電源断時はＲＡＭ３のデータは失われる
が、ＥＥＰＲＯＭ４はそのデータを圧縮データとして保
存しているので、次の電源投入時、サブＣＰＵ６により
ＥＥＰＲＯＭ４の圧縮データを原データに復元してＲＡ
Ｍ３に記憶させる。

【００１２】なお、サブＣＰＵ６はデータ圧縮動作など
でバス２をアクセスする時は、例えばそのことを通信回
線８を介してメインＣＰＵ１に伝え、メインＣＰＵ１か
らバス２を解放したという確認情報を得た後に圧縮等の
動作を開始し、動作終了後はバス２を解放し、その旨を
通信回線８を介してＣＰＵ１に伝えることにより、バス
上で２つのＣＰＵ信号がぶつかることを防止する必要が
ある。

【００１３】また、メインＣＰＵ１とＲＡＭ３の間のア
クセスが頻繁に行われるシステムでは前述のようにサブ
ＣＰＵ６にも小容量のＲＡＭを設けた上で、サブＣＰＵ
６とＥＥＰＲＯＭ４との間にも別途バスを設けておけ
ば、メインＣＰＵ１の動作を阻害することなくデータの
バックアップができる。

【００１４】このように構成すればメインＣＰＵ１はデ
ータ圧縮処理から解放されるので、データ処理に専念で
き、ＥＥＰＲＯＭ４の書き込み時間が長くかかっても、
全体処理が遅れることがない。なお、データ処理量が少
ない、全体処理時間の制約がほとんどないようなシステ
ムでは、サブＣＰＵ６とＲＯＭ５の動作をメインＣＰＵ
１の内部処理に含めてしまうことも可能である。

【００１５】

【発明の効果】以上説明したように請求項１の発明は、
ＲＡＭに記憶させたデータをメインＣＰＵとは別に設け
たサブＣＰＵによって圧縮してＥＥＰＲＯＭに記憶させ
るようにしたので、ＥＥＰＲＯＭの書き込み時間が長く
ても、メインＣＰＵは本来の処理に専念でき、全体動作
を阻害することはないという効果を有する。請求項２に
記載の発明は、サブＣＰＵがＥＥＰＲＯＭにデータを書
き込むためのバスをメインＣＰＵがＲＡＭにデータを書
き込むバスとは別に設けたので、データのバックアップ
処理中にメインＣＰＵが使用するバスがふさがってしま
うことがないという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【符号の説明】

１ メインＣＰＵ ２ バス ３ ＲＡＭ ４ ＥＥＰＲＯＭ ５ ＲＯＭ ６ サブＣＰＵ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データをＲＡＭに記憶させながらデータ
   処理を行うメモリシステムにおいて、ＲＡＭにデータを
   書き込むメインＣＰＵとは別に設けたサブＣＰＵによっ
   てデータの圧縮およびＥＥＰＲＯＭへの書き込みを行う
   ことを特徴とするメモリシステム。
2. 【請求項２】 請求項１において、サブＣＰＵはメイン
   ＣＰＵとは別途設けたバスによってＥＥＰＲＯＭにデー
   タを書き込むようにしたことを特徴とするメモリシステ
   ム。