JPH07142807A - 半導体レーザおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 活性層の両脇が絶縁体である電流阻止層を有
する埋め込み構造の半導体レーザに関し、活性層と電流
阻止層との間の界面再結合電流が低減されて低閾値電流
で動作する半導体レーザおよびその製造方法を提供す
る。 【構成】 レーザは、半導体の基板１上に、基板１まで
突き抜けるストライプ状の溝８を有して溝８の側面が絶
縁体である電流阻止層５と、溝８を埋めている活性層３
およびその上下のクラッド層４，２とを有し、活性層３
の側端が溝８の側面から離間していることを特徴とし、
製造方法は、（１００）面基板１上に、電流阻止層５を
溝８の長手方向が基板１の〈０１１〉または〈０１−
１〉と平行になるように形成する工程と、電流阻止層５
を形成した基板１上に、クラッド層２、活性層３、クラ
ッド層４を、その順に連続成長して、活性層３が溝８内
に位置するように溝８を埋め込む工程と、を有すること
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光通信に用いられる半
導体レーザおよびその製造方法に係り、特に、活性層の
両脇が絶縁体である電流阻止層を有する埋め込み構造の
半導体レーザに関する。

【０００２】現在光ファイバーを用いた通信は、幹線系
から、光ＬＡＮや光インターコネクション、光加入者系
への展開を目指している。このような広い用途に普及さ
せていくためには、低閾値電流といった良好な特性を備
えた半導体レーザを低価格化することが必要であり、そ
のためには簡略な製造工程、特に、少ない結晶成長回数
で埋め込み構造のレーザを製造できるようにすることが
要求されている。

【０００３】

【従来の技術】図４は製造工程が簡略な半導体レーザで
ある従来例の側面図である。図中、１は一導電型半導体
の基板、２は基板１と同一導電型である基板１側のクラ
ッド層、３は活性層、４は基板１と逆導電型である活性
層３上のクラッド層、５は電流阻止層、６および７は金
属電極、を示す。

【０００４】図４において、この従来例は、基板１がＩ
ｎＰであり、基板１上に１回の結晶成長で形成したダブ
ルヘテロ構造を活性層３までメサエッチングした後、そ
の両脇を電流阻止層５として絶縁体のＳｉＮで埋めて製
造したレーザである（参考文献： 5th international
conference on InP and Related MaterialsProce
edings, pp.372-374, 1993 ) 。

【０００５】このレーザでは、活性層３の両脇が全て絶
縁体のＳｉＮで埋められているので、理想的には全ての
電流が活性層に注入される構造となっている。また、Ｓ
ｉＮの組成を制御して電流阻止層５をＩｎＰに近い屈折
率とすることで横モード制御を可能としている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例においては、活性層３をエッチングしてそこに電流
阻止層５として絶縁体を直につけるため、活性層３と電
流阻止層が直接接触してその界面で再結合電流が流れ、
それにより閾値電流が上昇してしまうという問題があっ
た。

【０００７】本発明は、活性層の両脇が絶縁体である電
流阻止層を有する埋め込み構造の半導体レーザに関し、
活性層と電流阻止層との間の界面再結合電流が低減され
て、低閾値電流で動作する半導体レーザおよびその製造
方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図中、前述図４と同一符号は同一対象物を示
す。

【０００９】上記目的を達成するために、本発明による
半導体レーザは、図１（ｂ）のように、半導体の基板１
上に、基板１まで達するストライプ状の溝８を有して溝
８の側面が絶縁体である電流阻止層５と、溝８を埋めて
いる活性層３およびその上下のクラッド層４，２とを有
し、活性層３の側端が溝８の側面から離間していること
を特徴としている。そして、電流阻止層５は、全域が絶
縁体であるか、若しくは、溝８の側面が絶縁膜であり該
絶縁膜の外側が半絶縁性半導体であることを特徴として
いる。

【００１０】また、製造方法は、図１（ａ）のように、
半導体の（１００）面基板１上に、上記電流阻止層５
を、溝８の長手方向が基板１の〈０１１〉または〈０１
−１〉と並行になるように形成する工程と、図１（ｂ）
のように、電流阻止層５を形成した基板１上に、基板１
側のクラッド層２、活性層３、活性層３上のクラッド層
４を、その順に連続成長して、活性層３が溝８内に位置
するように溝８を埋め込む工程と、を有することを特徴
としている。

【００１１】

【作用】この半導体レーザは、活性層３の側端が電流阻
止層５の側面から離間しているため、活性層３と電流阻
止層５が直接接触せずその界面での再結合電流が低減さ
れる。従って、上記離間が小さければそこを流れる電流
は再結合電流の低減量と比較して僅少となり、低閾値電
流で動作する。そして、電流阻止層５の全域を絶縁体に
すれば、電流阻止層５が従来例に準ずるものとなり、電
流阻止層５を上記絶縁膜および半絶縁性半導体で構成す
れば、後述するように表面の平坦性が得られ易いものと
なる。

【００１２】また、製造方法では、基板１の面および溝
８の長手方向を上記のように設定してあるので、溝８を
埋め込むクラッド層２と活性層３とクラッド層４は、先
ず、側面が（１１１Ｂ）面〔上記溝８方向〈０１１〉の
場合〕または（１１１Ａ）面〔上記溝８方向〈０１−
１〉の場合〕に近い台形状に成長が進んで、断面がクラ
ッド層４の一部を含む３層構成の二等辺三角形となり、
その後、その（１１１Ｂ）面または（１１１Ａ）面上を
クラッド層４が成長する。従って、活性層３は、溝８の
側面から離間し、クラッド層２の厚さを適宜に薄くする
ことにより上記離間を小さくすることができる。然も、
後述から理解されるように、この製造方法によれば、従
来例の場合とほぼ同じ工程数で所望の半導体レーザを製
造することができる。

【００１３】

【実施例】以下本発明の実施例について図２および図３
を用いて説明する。図２は実施例１とその製造工程を示
す側面図、図３は実施例２とその製造工程を示す側面
図、であり、全図を通し同一符号は同一対象物を示す。

【００１４】図２において、この実施例１は、半導体レ
ーザの形態が（ｃ）に示され、基板１がｐ−ＩｎＰ、電
流阻止層５の全域が従来例と同様に絶縁体であるＳｉＮ
の場合である。電流阻止層５は、基板１上にあって基板
１まで達するストライプ状の溝８を有し、基板１側のク
ラッド層２と活性層３と活性層３上のクラッド層４が溝
８を埋め込み、活性層３の側端が溝８の側面から離間し
ている。

【００１５】活性層３は、特に限定はないが、１例とし
て、厚さ１００ｎｍのｐ−ＩｎＧａＡｓＰ（λg ＝1.1
μm ）ＳＣＨ層（光ガイド層）、厚さ１０ｎｍのＩｎＧ
ａＡｓＰ（λg ＝1.1 μm ）バリア層で仕切られた５層
の厚さ６ｎｍの１％歪ＩｎＧａＡｓＰ量子井戸層、厚さ
１００ｎｍのｎ−ＩｎＧａＡｓＰ（λg ＝1.1 μm ）Ｓ
ＣＨ層からなる歪量子井戸構造にしてある。また、この
活性層３よりバンドギャップを広くするクラッド層２お
よびクラッド層４は、それぞれｐ−ＩｎＰおよびｎ−Ｉ
ｎＰにしてある。

【００１６】そして、この半導体レーザは以下のように
して製造する。先ず（ａ）を参照して、ｐ−ＩｎＰ（１
００）基板１上に、厚さ２μm で屈折率が３．１５のＳ
ｉＮ膜を成長する。続いて、通常のホトリソグラフィ技
術により上記ＳｉＮ膜に溝８を設けて電流阻止層５を形
成する。溝８は、溝幅を１μm にし、長手方向を基板１
の〈０１１〉または〈０１−１〉と平行になるようにす
る。

【００１７】次いで（ｂ）を参照して、この基板１上
に、厚さ０．２μm のｐ−ＩｎＰクラッド層２、上記活
性層３、厚さ２．５μm のｎ−ＩｎＰクラッド層４を減
圧ＭＯＶＰＥ法により連続成長して、溝８内にダブルヘ
テロ構造を形成する。その際、成長初期は側面が（１１
１Ｂ）面または（１１１Ａ）面に近い台形状に成長が進
む。この間に活性層３までの成長を終了し、その後、ク
ラッド層４を成長していくと側面を上記（１１１Ｂ）面
または（１１１Ａ）面にして断面が二等辺三角形になっ
た後は、その（１１１Ｂ）面または（１１１Ａ）面上に
成長が進み（ｂ）のような構造が形成される。これによ
り、活性層３は、その幅が溝８の溝幅より少し狭くな
り、両側端がクラッド層４で覆われて溝８の各側面から
僅かに離間した形態に形成される。なお、電流阻止層５
上には成長がない。

【００１８】この後は（ｃ）のように、表面にＡｕ／Ｇ
ｅ／Ａｕ金属電極６を、裏面にＡｕ／Ｚｎ／Ａｕ金属電
極７を形成して素子化する。このようにして製造した実
施例１の半導体レーザは、活性層３と電流阻止層５（絶
縁体）が直接接触せずその界面での再結合電流が低減さ
れる。また、活性層３の側端をクラッド層４で覆ったこ
とにより生じるＩｎＰのホモ接合は、活性層３の下面側
端から溝８の底面までの非常に狭い部分にしか形成され
ないので、そこを流れる電流による閾値電流の増加は極
僅かである。その結果、図４に示す従来例構造のレーザ
の閾値電流から界面再結合電流の低減分を差し引いた低
閾値電流で動作する。

【００１９】然も、この実施例１の製造においては、図
４で述べた従来例の製造と比較すると、従来例の「ダブ
ルヘテロ構造の成長→メサエッチング→電流阻止層５の
形成」が、「電流阻止層５の成膜→溝８形成のエッチン
グ→ダブルヘテロ構造の成長」に切り替わっただけであ
り、工程数が同じである。

【００２０】図３において、この実施例２は、半導体レ
ーザの形態が（ｄ）に示され、先の実施例１では全域が
絶縁体である電流阻止層５を、溝８の側面が絶縁膜５ａ
でありその外側が半絶縁性半導体５ｂである構成にした
場合である。基板１は１例としてｎ−ＩｎＰにしてあ
る。溝８を埋め込む半導体は、実施例１に準ずるが、電
流阻止層５の上にも成長することにより、実施例１より
平坦な表面が得られ且つ表面の金属電極７を広くでき
る。

【００２１】絶縁膜５ａはＳｉＮであり、半絶縁性半導
体５ｂはＦｅドープの高抵抗ＩｎＰである。これによ
り、電流阻止層５自体を通過する電流は無視できる程度
に僅少であり、活性層３の両脇の界面再結合電流は実施
例１と同様に低減して、この半導体レーザは実施例１と
同様に低閾値電流で動作する。また、絶縁膜５ａを省い
て電流阻止層５を半絶縁性半導体５ｂのみで構成した場
合と比較すると、活性層３の近傍におけるクラッド層４
から半絶縁性半導体５ｂへの正孔注入による漏れ電流が
生じないという特徴がある。

【００２２】実施例２の製造は以下のように行う。先ず
（ａ）を参照して、ｎ−ＩｎＰ（１００）基板１上に、
電流阻止層５用とする厚さ０．６μm のＦｅ−ＩｎＰ膜
を成長する。続いて、通常のホトリソグラフィ技術によ
り、溝８の形成位置に溝幅１．２μm で基板１まで達す
るストライプ状の下溝８ａを形成する。下溝８ａの長手
方向（即ち溝８の長手方向）は、実施例１の場合と同様
に、基板１の〈０１１〉または〈０１−１〉と平行にな
るようにする。

【００２３】次いで（ｂ）を参照して、この基板１上の
全面にプラズマＣＶＤ法により厚さ０．１５μm のＳｉ
Ｎ膜を被着し、異方性ドライエッチングによりそのＳｉ
Ｎ膜が下溝８ａの側面のみに残るようにエッチングす
る。これにより、残されたＳｉＮ膜が絶縁膜５ａであ
り、その外側のＦｅ−ＩｎＰ膜が半絶縁性半導体５ｂで
ある電流阻止層５が形成される。対向する絶縁膜５ａの
内側が基板１を露出させている溝８となる。

【００２４】次いで（ｃ）を参照して、この基板１上
に、実施例１と同様に活性層３を含むダブルヘテロ構造
を成長する。但し、基板１側のクラッド層２はｎ−Ｉｎ
Ｐにし、活性層３上のクラッド層４はｐ−ＩｎＰにす
る。このダブルヘテロ構造は、実施例１の場合と同様に
溝８を埋め込むと共に電流阻止層５上にも成長し、最終
的には溝８の部分から成長した層と電流阻止層５上に成
長した層が繋がり、表面が徐々に平坦化していく。活性
層３は、実施例１の場合と同様に、側端がクラッド層４
で覆われて溝８の側面（絶縁膜５ａ）から僅かに離間す
る。

【００２５】この後は（ｄ）のように、表面にＡｕ／Ｇ
ｅ／Ａｕ金属電極６を、裏面にＡｕ／Ｚｎ／Ａｕ金属電
極７を形成して素子化することにより、所望の半導体レ
ーザを得ることができる。

【００２６】上述から理解されるように、この実施例２
の製造においては、工程数が実施例１の場合より絶縁膜
５ａ形成の分だけ増えるが、実施例１より平坦な表面が
得られ且つ表面の金属電極７を広くできる利点がある。

【００２７】なお、実施例では基板１の面を（１００）
にしたが、溝８の長手方向を適宜に選定することによ
り、基板１の面を例えば（１１１）といった具合に実施
例とは異ならせることも可能である。

【００２８】

【発明の効果】以上説明したように本発明によれば、活
性層の両脇が絶縁体である電流阻止層を有する埋め込み
構造の半導体レーザに関し、活性層と電流阻止層との間
の界面再結合電流が低減されて低閾値電流で動作する半
導体レーザ、および、それを製造する工程が簡略な製造
方法が提供されて、低閾値電流の半導体レーザを低価格
で実現することが可能となり、光通信を広い用途に普及
させることに寄与するところが大きい。

【図面の簡単な説明】

【図１】 本発明の原理説明図

【図２】 実施例１とその製造工程を示す側面図

【図３】 実施例２とその製造工程を示す側面図

【図４】 従来例の側面図

【符号の説明】

１ 半導体の基板 ２ 基板側のクラッド層 ３ 活性層 ４ 活性層上のクラッド ５ 電流阻止層 ５ａ 絶縁膜 ５ｂ 半絶縁性半導体 ６ 表面の金属電極 ７ 裏面の金属電極 ８ 溝 ８ａ 下溝

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体の基板（１）上に、該基板（１）
   まで達するストライプ状の溝（８）を有して該溝（８）
   の側面が絶縁体である電流阻止層（５）と、該溝（８）
   を埋めている活性層（３）およびその上下のクラッド層
   （４，２）とを有し、該活性層（３）の側端が該溝
   （８）の側面から離間していることを特徴とする半導体
   レーザ。
2. 【請求項２】 上記電流阻止層（５）は、全域が絶縁体
   であることを特徴とする請求項１記載の半導体レーザ。
3. 【請求項３】 上記電流阻止層（５）は、上記溝の側面
   が絶縁膜であり、該絶縁膜の外側が半絶縁性半導体であ
   ることを特徴とする請求項１記載の半導体レーザ。
4. 【請求項４】 請求項１または２または３記載の半導体
   レーザを製造する方法であって、 半導体の（１００）面基板（１）上に、該当する請求項
   記載の電流阻止層（５）を、該電流阻止層（５）の溝
   （８）の長手方向が該基板（１）の〈０１１〉または
   〈０１−１〉と平行になるように形成する工程と、 該電流阻止層（５）を形成した基板（１）上に、該基板
   （１）側のクラッド層（２）、活性層（３）、該活性層
   （３）上のクラッド層（４）を、その順に連続成長し
   て、該活性層（３）が該溝（８）内に位置するように該
   溝（８）を埋め込む工程と、 を有することを特徴とする半導体レーザの製造方法。