JPH0878792A - 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法 - Google Patents
半導体光学構成要素における埋込みストリップと外部ストリップの整列方法Info
- Publication number
- JPH0878792A JPH0878792A JP22364295A JP22364295A JPH0878792A JP H0878792 A JPH0878792 A JP H0878792A JP 22364295 A JP22364295 A JP 22364295A JP 22364295 A JP22364295 A JP 22364295A JP H0878792 A JPH0878792 A JP H0878792A
- Authority
- JP
- Japan
- Prior art keywords
- strip
- layer
- etching
- wafer
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は光子集積回路の製造に適用される。
【解決手段】 下部封じ込め層と上部封じ込め層（Ｃ
Ｓ）の間に屈折率増大層を含む半導体ウェーハ（２）の
上に、誘電層を付着し、これをエッチングして、埋込み
ストリップ（ＲＬ）と外部ストリップ（ＲＭ）とを互い
に整列させて境界を定めるために、エッチングに耐える
区切りストライプ（１０）を形成する。第１のエッチン
グで外部ストリップと埋込みストリップの起工部分（１
２）を形成する。次いで外部ストリップを保護した後に
第２のエッチングで埋込みストリップ本体（２０）を形
成する。最後に選択的付着によって埋込みストリップの
横方向封じ込めを実施する。
Ｓ）の間に屈折率増大層を含む半導体ウェーハ（２）の
上に、誘電層を付着し、これをエッチングして、埋込み
ストリップ（ＲＬ）と外部ストリップ（ＲＭ）とを互い
に整列させて境界を定めるために、エッチングに耐える
区切りストライプ（１０）を形成する。第１のエッチン
グで外部ストリップと埋込みストリップの起工部分（１
２）を形成する。次いで外部ストリップを保護した後に
第２のエッチングで埋込みストリップ本体（２０）を形
成する。最後に選択的付着によって埋込みストリップの
横方向封じ込めを実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、概して光子集積回
路に関し、さらに詳しくは同じ半導体構成要素中への埋
込みストリップ（ｒｕｂａｎ ｅｎｔｅｒｒｅ）と外部
ストリップ（ｒｕｂａｎ ｅｘｔｅｒｎｅ）の集積化に
関する。埋込みストリップ及び外部ストリップは一般
に、例えばリン化インジウムをベースとする同じ構成要
素中に集積化されたレーザの光導波路と変調器の光導波
路とを構成する。これらは国際的にはそれぞれ、「埋込
みヘテロ構造」を意味する“Ｂｕｒｉｅｄ Ｈｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ”または“ＢＨ”、及び「リッ
ジ」を意味する“ｒｉｄｇｅ”という英語の名称で呼ば
れる。この両者のそれぞれの特徴を次の説明で要約す
る。
路に関し、さらに詳しくは同じ半導体構成要素中への埋
込みストリップ（ｒｕｂａｎ ｅｎｔｅｒｒｅ）と外部
ストリップ（ｒｕｂａｎ ｅｘｔｅｒｎｅ）の集積化に
関する。埋込みストリップ及び外部ストリップは一般
に、例えばリン化インジウムをベースとする同じ構成要
素中に集積化されたレーザの光導波路と変調器の光導波
路とを構成する。これらは国際的にはそれぞれ、「埋込
みヘテロ構造」を意味する“Ｂｕｒｉｅｄ Ｈｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ”または“ＢＨ”、及び「リッ
ジ」を意味する“ｒｉｄｇｅ”という英語の名称で呼ば
れる。この両者のそれぞれの特徴を次の説明で要約す
る。
【０００２】
【従来の技術】このような集積化を実施するための周知
の一方法は、国際的に“ｂｕｔｔ ｃｏｕｐｌｉｎｇ”
と呼ばれる突合せ結合方法である。これは特に以下の論
文に記載されている。
の一方法は、国際的に“ｂｕｔｔ ｃｏｕｐｌｉｎｇ”
と呼ばれる突合せ結合方法である。これは特に以下の論
文に記載されている。
【０００３】Ｍ．スズキ、Ｙ．ノダ、Ｈ．タナカ、Ｓ．
アキバ、Ｙ．クシロ、及びＨ．イッシキの論文「気相エ
ピタキシーによるＩｎＧａＡｓＰ／ＩｎＰ分布帰還形レ
ーザ及び電気吸収変調器のモノリシック集積化」（Ｊ．
Ｌｉｇｈｔｗａｖｅ ｔｅｃｈｎｏｌｏ．、ＬＴ−５
巻、１２７７−１２８５ページ、１９８７年）。
アキバ、Ｙ．クシロ、及びＨ．イッシキの論文「気相エ
ピタキシーによるＩｎＧａＡｓＰ／ＩｎＰ分布帰還形レ
ーザ及び電気吸収変調器のモノリシック集積化」（Ｊ．
Ｌｉｇｈｔｗａｖｅ ｔｅｃｈｎｏｌｏ．、ＬＴ−５
巻、１２７７−１２８５ページ、１９８７年）。
【０００４】ユーイチ・トウモリ及びマウロヌ・オーイ
シによる、日本応用物理学会誌第２７巻第４号、１９８
８年４月、Ｌ６９３−Ｌ６９５ページに記載の報文。
シによる、日本応用物理学会誌第２７巻第４号、１９８
８年４月、Ｌ６９３−Ｌ６９５ページに記載の報文。
【０００５】周知の技術によって得られる構成要素の性
能は、特に得られる変調光線の強度の点で不十分と思わ
れる。
能は、特に得られる変調光線の強度の点で不十分と思わ
れる。
【０００６】
【発明が解決しようとする課題】本発明の一目的は、レ
ーザの埋込みストリップなどの埋込みストリップと変調
器の外部ストリップなどの外部ストリップを光学的に直
列結合しなければならないときに、この両者を集積した
構成要素の性能を改善することである。
ーザの埋込みストリップなどの埋込みストリップと変調
器の外部ストリップなどの外部ストリップを光学的に直
列結合しなければならないときに、この両者を集積した
構成要素の性能を改善することである。
【０００７】
【課題を解決するための手段】この目的のために、本発
明は、埋込みストリップと外部ストリップとを半導体光
学構成要素中で整列させる方法を対象とし、この方法
は、まず埋込みストリップと外部ストリップとを互いに
整列させて境界を定めるために、エッチングに耐える区
切りストライプをエッチングによって形成し、その後、
第１のエッチングで外部ストリップと埋込みストリップ
の起工部分（ａｍｏｒｃｅ）を形成し、次いで外部スト
リップを保護した後に第２のエッチングにより埋込みス
トリップ本体を形成し、最後に選択的付着によって埋込
みストリップの横方向封じ込めを実施することを特徴と
する。
明は、埋込みストリップと外部ストリップとを半導体光
学構成要素中で整列させる方法を対象とし、この方法
は、まず埋込みストリップと外部ストリップとを互いに
整列させて境界を定めるために、エッチングに耐える区
切りストライプをエッチングによって形成し、その後、
第１のエッチングで外部ストリップと埋込みストリップ
の起工部分（ａｍｏｒｃｅ）を形成し、次いで外部スト
リップを保護した後に第２のエッチングにより埋込みス
トリップ本体を形成し、最後に選択的付着によって埋込
みストリップの横方向封じ込めを実施することを特徴と
する。
【０００８】本発明によれば、従来の技術による、埋込
みストリップと外部ストリップとを集積化する周知の構
成要素において性能が制限される主な原因は、両方のス
トリップの不完全な整列に関連する結合損失に起因する
ことが明らかになった。このため、本発明による方法
は、構成要素の両方のストリップの相互整列をより高い
精度で実現することを狙いとする。自動整合によって、
すなわちそれ自体他の形式の導波路を整列させる場合に
ついて知られているように、区切りストライプを形成す
るエッチング段階中に両方のストリップの位置と配向が
同じマスクによって画定されることによって、この精度
が得られる。
みストリップと外部ストリップとを集積化する周知の構
成要素において性能が制限される主な原因は、両方のス
トリップの不完全な整列に関連する結合損失に起因する
ことが明らかになった。このため、本発明による方法
は、構成要素の両方のストリップの相互整列をより高い
精度で実現することを狙いとする。自動整合によって、
すなわちそれ自体他の形式の導波路を整列させる場合に
ついて知られているように、区切りストライプを形成す
るエッチング段階中に両方のストリップの位置と配向が
同じマスクによって画定されることによって、この精度
が得られる。
【０００９】次に添付の概略図によって、本発明をどの
ように実施することができるかを、非限定的な実施例と
して詳述する。同じ要素が複数の図面に示される場合に
は、同じ参照記号で表すことにする。
ように実施することができるかを、非限定的な実施例と
して詳述する。同じ要素が複数の図面に示される場合に
は、同じ参照記号で表すことにする。
【００１０】
【発明の実施の形態】添付の図によれば、製造しようと
する構成要素は、縦方向ＤＬと横方向ＤＴに延び、垂直
方向ＤＶに積み重ねられた層から形成された半導体ウェ
ーハ２を含む。これらの方向はウェーハに関して定義さ
れる。ウェーハは埋込みストリップセグメントＳＬと外
部ストリップ・セグメントＳＭを含み、これらは縦方向
に連続して延び、それぞれ埋込みストリップＲＬと外部
ストリップＲＭを含む。これらのストリップは図９と図
１０に図示されている。これらは互いに方向ＤＬに沿っ
て整列されている。
する構成要素は、縦方向ＤＬと横方向ＤＴに延び、垂直
方向ＤＶに積み重ねられた層から形成された半導体ウェ
ーハ２を含む。これらの方向はウェーハに関して定義さ
れる。ウェーハは埋込みストリップセグメントＳＬと外
部ストリップ・セグメントＳＭを含み、これらは縦方向
に連続して延び、それぞれ埋込みストリップＲＬと外部
ストリップＲＭを含む。これらのストリップは図９と図
１０に図示されている。これらは互いに方向ＤＬに沿っ
て整列されている。
【００１１】これらのストリップは各々、下部封じ込め
層ＣＢと上部封じ込め層ＣＨとの間に屈折率増大層ＧＬ
またはＧＭを含む。ここで言う屈折率増大層は、ストリ
ップ中を光波が縦方向に伝播する際のガイド・モードの
垂直方向の広がりを制限するように、封じ込め層の屈折
率に比べて増加された屈折率を有する。
層ＣＢと上部封じ込め層ＣＨとの間に屈折率増大層ＧＬ
またはＧＭを含む。ここで言う屈折率増大層は、ストリ
ップ中を光波が縦方向に伝播する際のガイド・モードの
垂直方向の広がりを制限するように、封じ込め層の屈折
率に比べて増加された屈折率を有する。
【００１２】埋込みストリップＲＬの屈折率増大層ＧＬ
と上部封じ込め層ＣＨは、ウェーハ２の一部を形成する
二つの横方向封じ込めブロック４の間で横方向に制限さ
れる。これらのブロックは前述の増加された屈折率より
小さな屈折率を有するので、屈折率増大層のこの横方向
の制限により、このストリップによってガイドされるモ
ードの横方向の広がりが制限される。これらのブロック
はさらに、ウェーハ中を垂直方向に流れる供給電流を埋
込みストリップ内に封じ込めるように構成される。これ
は、周知の方法で、これらのブロックの構成材料の電気
抵抗率を増加させることによって、及び／又はこれらの
ブロック内にブロッキング半導体接合を形成することに
よって達成することができる。
と上部封じ込め層ＣＨは、ウェーハ２の一部を形成する
二つの横方向封じ込めブロック４の間で横方向に制限さ
れる。これらのブロックは前述の増加された屈折率より
小さな屈折率を有するので、屈折率増大層のこの横方向
の制限により、このストリップによってガイドされるモ
ードの横方向の広がりが制限される。これらのブロック
はさらに、ウェーハ中を垂直方向に流れる供給電流を埋
込みストリップ内に封じ込めるように構成される。これ
は、周知の方法で、これらのブロックの構成材料の電気
抵抗率を増加させることによって、及び／又はこれらの
ブロック内にブロッキング半導体接合を形成することに
よって達成することができる。
【００１３】外部ストリップＲＭの上部封じ込め層ＣＨ
は、ウェーハの外側の空間の、例えば気体の屈折率より
も高い屈折率を有する。これは、この外部空間に属す
る、ウェーハの二つの凹部１４、１６の間で横方向に制
限され、屈折率増大層ＧＭと下部封じ込め層ＣＢはその
まま残る。この上部封じ込め層の横方向の制限により、
このストリップによって案内されるモードの横方向の広
がりが制限される。
は、ウェーハの外側の空間の、例えば気体の屈折率より
も高い屈折率を有する。これは、この外部空間に属す
る、ウェーハの二つの凹部１４、１６の間で横方向に制
限され、屈折率増大層ＧＭと下部封じ込め層ＣＢはその
まま残る。この上部封じ込め層の横方向の制限により、
このストリップによって案内されるモードの横方向の広
がりが制限される。
【００１４】これらの層はすべて、図示されていない基
板上にエピタキシャル成長により付着される。基板と下
部封じ込め層は例えばｎ型である。上部封じ込め層ＣＨ
は、例えばこの封じ込め層の上に付着された高濃度にド
ープされた接触層６と同じくｐ型である。
板上にエピタキシャル成長により付着される。基板と下
部封じ込め層は例えばｎ型である。上部封じ込め層ＣＨ
は、例えばこの封じ込め層の上に付着された高濃度にド
ープされた接触層６と同じくｐ型である。
【００１５】製造しようとする構成要素はまた、各セグ
メント内でウェーハの頂部と底部に形成された電極Ｅ
Ｌ、ＥＭ、及びＥＧをも含む。さらに正確には、電極Ｅ
Ｌ、ＥＭはそれぞれ埋込みストリップＲＬと外部ストリ
ップＲＭの上に形成され、下部電極ＥＧは二つのセグメ
ントに共通である。
メント内でウェーハの頂部と底部に形成された電極Ｅ
Ｌ、ＥＭ、及びＥＧをも含む。さらに正確には、電極Ｅ
Ｌ、ＥＭはそれぞれ埋込みストリップＲＬと外部ストリ
ップＲＭの上に形成され、下部電極ＥＧは二つのセグメ
ントに共通である。
【００１６】この構成要素の製造方法は、外部ストリッ
プＲＭを形成するためのそれ自体周知の以下の操作を含
む。すなわち − 下部封じ込め層ＣＢ、屈折率増大層ＧＬ、ＧＭ、上
部封じ込め層ＣＨ、及び図２に示す、両セグメント内で
上部封じ込め層の上にある区切り層を付着する操作、 − この区切り層をエッチングして、外部ストリップセ
グメントＳＭ中に、形成しようとする外部ストリップＲ
Ｍと横方向に一致する区切りストライプ１０を形成する
操作、及び − 区切りストライプ１０がエッチングされないような
エッチング剤を用いてウェーハをエッチングする操作。
このエッチングは屈折率増大層ＧＬ、ＧＭの手前で深さ
が制限される。このエッチングによって、図５に示すよ
うに、外部ストリップＲＭの両側に一つずつ位置する二
つの最初の横凹部ができる。このエッチングを以後第１
エッチングと称する。
プＲＭを形成するためのそれ自体周知の以下の操作を含
む。すなわち − 下部封じ込め層ＣＢ、屈折率増大層ＧＬ、ＧＭ、上
部封じ込め層ＣＨ、及び図２に示す、両セグメント内で
上部封じ込め層の上にある区切り層を付着する操作、 − この区切り層をエッチングして、外部ストリップセ
グメントＳＭ中に、形成しようとする外部ストリップＲ
Ｍと横方向に一致する区切りストライプ１０を形成する
操作、及び − 区切りストライプ１０がエッチングされないような
エッチング剤を用いてウェーハをエッチングする操作。
このエッチングは屈折率増大層ＧＬ、ＧＭの手前で深さ
が制限される。このエッチングによって、図５に示すよ
うに、外部ストリップＲＭの両側に一つずつ位置する二
つの最初の横凹部ができる。このエッチングを以後第１
エッチングと称する。
【００１７】この方法はまた当然ながら、埋込みストリ
ップ及び電極を形成するのに必要な操作も含む。
ップ及び電極を形成するのに必要な操作も含む。
【００１８】周知の突合せ結合では、一方のセグメント
の外部ストリップをまず形成し、その後に他方のセグメ
ント中でウェーハを下部封じ込め層までエッチングし、
その後に選択的連続エピタキシャル付着によって、この
他方のセグメント中に半導体構造を再形成し、次いでこ
の他方のセグメントに適当なエッチングによってストリ
ップを形成する。
の外部ストリップをまず形成し、その後に他方のセグメ
ント中でウェーハを下部封じ込め層までエッチングし、
その後に選択的連続エピタキシャル付着によって、この
他方のセグメント中に半導体構造を再形成し、次いでこ
の他方のセグメントに適当なエッチングによってストリ
ップを形成する。
【００１９】本発明によれば、前述の区切り層をエッチ
ングする操作によって、埋込みストリップＳＬ中も区切
りストライプ１０が形成され、このストライプは、形成
しようとする埋込みストリップＲＬと横方向に一致す
る。その結果、前述の第１のエッチングにより、第１セ
グメント中に埋込みストリップの起工部分１２が形成さ
れる。この起工部分は図４に示されている。この起工部
分は、屈折率増大層ＧＬの手前で深さが制限される最初
の二つの横凹部１４、１６の間に突き出る。
ングする操作によって、埋込みストリップＳＬ中も区切
りストライプ１０が形成され、このストライプは、形成
しようとする埋込みストリップＲＬと横方向に一致す
る。その結果、前述の第１のエッチングにより、第１セ
グメント中に埋込みストリップの起工部分１２が形成さ
れる。この起工部分は図４に示されている。この起工部
分は、屈折率増大層ＧＬの手前で深さが制限される最初
の二つの横凹部１４、１６の間に突き出る。
【００２０】本発明の方法は、次に埋込みストリップを
形成するための下記の操作を含む。すなわち − 両セグメントＳＬ、ＳＭ内に保護層１８を付着する
操作。
形成するための下記の操作を含む。すなわち − 両セグメントＳＬ、ＳＭ内に保護層１８を付着する
操作。
【００２１】− この保護層１８が外部ストリップセグ
メントＳＭ内にのみ残るようにエッチングする操作。
メントＳＭ内にのみ残るようにエッチングする操作。
【００２２】− 保護層がエッチングされないようなエ
ッチング剤を使用してウェーハをエッチングする操作。
この第２のエッチングは、屈折率増大層ＧＬより深くま
で行なわれ、埋込みストリップセグメントＳＬ内に埋込
みストリップ本体２０が形成される。この本体は図６に
示されている。これは二つの深い横凹部２２、２４の間
に突き出ている。
ッチング剤を使用してウェーハをエッチングする操作。
この第２のエッチングは、屈折率増大層ＧＬより深くま
で行なわれ、埋込みストリップセグメントＳＬ内に埋込
みストリップ本体２０が形成される。この本体は図６に
示されている。これは二つの深い横凹部２２、２４の間
に突き出ている。
【００２３】− 最後に、区切り層１０と保護層１８の
残り部分には効果がない選択的付着方法によって、少な
くとも一つの材料４を選択的に付着する操作。この付着
は、前述の深い横凹部を埋めることによって横方向封じ
込めブロック４を形成する。
残り部分には効果がない選択的付着方法によって、少な
くとも一つの材料４を選択的に付着する操作。この付着
は、前述の深い横凹部を埋めることによって横方向封じ
込めブロック４を形成する。
【００２４】もちろん、実施しようとする埋込みストリ
ップレーザの種類に応じて、様々な材料を互いに連続し
て付着することにより横方向封じ込めブロックを形成す
ることができる。
ップレーザの種類に応じて、様々な材料を互いに連続し
て付着することにより横方向封じ込めブロックを形成す
ることができる。
【００２５】区切り層１０と保護層１８は一般的には誘
電材料から構成される。この方法は次に、横方向封じ込
め材４の付着後、上部電極ＥＬ、ＥＭの形成前に、区切
り層と保護層の残り部分の少なくとも一部を除去する操
作をさらに含む。
電材料から構成される。この方法は次に、横方向封じ込
め材４の付着後、上部電極ＥＬ、ＥＭの形成前に、区切
り層と保護層の残り部分の少なくとも一部を除去する操
作をさらに含む。
【００２６】封じ込め層ＣＢ、ＣＳは、例えばリン化イ
ンジウムＩｎＰからなり、屈折率増大層ＧＬ、ＧＭはＧ
ａＩｎＡｓやＧａＩｎＡｓＰなどの三元合金または四元
合金からなり、区切り層１０は窒化ケイ素Ｓｉ3 Ｎ4 か
らなり、保護層１８はシリカＳｉＯ2 からなり、少なく
とも一つの横方向封じ込め材４は例えば半絶縁性リン化
インジウムである。
ンジウムＩｎＰからなり、屈折率増大層ＧＬ、ＧＭはＧ
ａＩｎＡｓやＧａＩｎＡｓＰなどの三元合金または四元
合金からなり、区切り層１０は窒化ケイ素Ｓｉ3 Ｎ4 か
らなり、保護層１８はシリカＳｉＯ2 からなり、少なく
とも一つの横方向封じ込め材４は例えば半絶縁性リン化
インジウムである。
【００２７】屈折率増大層ＧＬ、ＧＭは一般に、二つの
セグメント中でそれぞれ異なる特性波長を有するので、
埋込みストリップセグメントＳＬは赤外線を放出するレ
ーザを構成し、外部ストリップセグメントＳＭはこの光
線を変調するための変調器を構成する。
セグメント中でそれぞれ異なる特性波長を有するので、
埋込みストリップセグメントＳＬは赤外線を放出するレ
ーザを構成し、外部ストリップセグメントＳＭはこの光
線を変調するための変調器を構成する。
【図１】埋込みストリップと外部ストリップを形成すべ
き半導体ウェーハの縦断面図である。
き半導体ウェーハの縦断面図である。
【図２】区切り層を付着した後の上記ウェーハの縦断面
図である。
図である。
【図３】区切り層のエッチングとウェーハの第１のエッ
チングの後の、ウェーハの上面図である。
チングの後の、ウェーハの上面図である。
【図４】第１のエッチングの後の、図３のウェーハの横
断面ＩＶ−ＩＶにおける断面図である。
断面ＩＶ−ＩＶにおける断面図である。
【図５】第１のエッチングの後の、図３のウェーハの横
断面Ｖ−Ｖにおける断面図である。
断面Ｖ−Ｖにおける断面図である。
【図６】第２のエッチングの後の、ウェーハの上記と同
じ横断面ＩＶ−ＩＶにおける断面図である。
じ横断面ＩＶ−ＩＶにおける断面図である。
【図７】第２のエッチングの後の、ウェーハの上記と同
じ横断面Ｖ−Ｖにおける断面図である。
じ横断面Ｖ−Ｖにおける断面図である。
【図８】横凹部を埋めた後の、ウェーハの横断面ＩＶ−
ＩＶにおける断面図である。
ＩＶにおける断面図である。
【図９】電極形成後の、ウェーハの上記と同じ横断面Ｉ
Ｖ−ＩＶにおける断面図である。
Ｖ−ＩＶにおける断面図である。
【図１０】電極形成後の、ウェーハの上記と同じ横断面
Ｖ−Ｖにおける断面図である。
Ｖ−Ｖにおける断面図である。
２ 半導体ウェーハ ４ 横方向封じ込めブロック ６ 高濃度にドープされた接触層 ８ 区切り層 １０ 区切りストライプ、区切り層 １２ 埋込みストリップ起工部分 １４、１６ 凹部 １８ 保護層 ２０ 埋込みストリップ本体 ２２、２４ 横凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０２Ｂ 6/30 Ｇ０２Ｆ 1/025 (72)発明者 デニス・ルクレール フランス国、91430・イグニ、アレ・ジヤ ツク・カルテイエ・23 (72)発明者 ジヤン−ルイ・ジエントネ フランス国、91190・ジ−スウル−イベツ ト、アレ・デ・ロン・レアジユ・３ (72)発明者 ジヤン−フランソワ・バンシヤン フランス国、91680・ブルイル・ル・シヤ テル、リユ・ドウ・プレ・ダルニー・２
Claims (5)
- 【請求項１】 埋込みストリップと外部ストリップとを
半導体光学構成要素中で整列させる方法において、まず
埋込みストリップ（ＲＬ）と外部ストリップ（ＲＭ）と
を互いに整列させて境界を定めるべく、エッチングに耐
える区切りストライプ（１０）をエッチングによって形
成し、その後、第１のエッチングで外部ストリップと埋
込みストリップの起工部分（１２）を形成し、次いで外
部ストリップを保護した後に第２のエッチングにより埋
込みストリップ本体（２０）を形成し、最後に選択的付
着によって埋込みストリップの横方向封じ込めを実施す
ることを特徴とする方法。 - 【請求項２】 製造しようとする構成要素が半導体ウェ
ーハ（２）を含まなければならず、この半導体ウェーハ
はその縦方向（ＤＬ）と横方向（ＤＴ）に延び、かつこ
のウェーハの垂直方向（ＤＶ）に積み重ねられた層から
形成され、このウェーハは埋込みストリップセグメント
（ＳＬ）と外部ストリップ・セグメント（ＳＭ）を含
み、これらのセグメントは前記縦方向に沿って連続して
延び、それぞれ前記方向に互いに整列された埋込みスト
リップ（ＲＬ）と外部ストリップ（ＲＭ）を含み、これ
らの両方のストリップは各々、下部封じ込め層（ＣＢ）
と上部封じ込め層（ＣＨ）との間にあってこれらの封じ
込め層に比べて増加した屈折率を有する屈折率増大層
（ＧＬ、ＧＭ）を含み、それによってこのストリップ中
で光波を縦方向に伝播させるためのガイド・モードの垂
直方向の広がりを制限し、前記埋込みストリップ（Ｒ
Ｌ）の屈折率増大層（ＧＬ）と上部封じ込め層（ＣＨ）
は、前記増加した屈折率より小さな屈折率を有する二つ
の横方向封じ込めブロック（４）を構成する前記ウェー
ハの二つの部分の間で横方向に制限され、それによって
前記屈折率増大層のこの横方向制限によって、このスト
リップによって案内されるモードの横方向の広がりが制
限され、前記ブロックはさらに、ウェーハ中を垂直方向
に流れる供給電流を埋込みストリップ内に封じ込めるよ
うに構成され、前記外部ストリップ（ＲＭ）の上部封じ
込め層（ＣＨ）はウェーハの外側の空間よりも高い屈折
率を有し、この外部空間に属するウェーハの二つの凹部
（１４、１６）の間で横方向に制限されて屈折率増大層
（ＧＭ）と下部封じ込め層（ＣＢ）をその場に残し、そ
れによって上部封じ込め層のこの横方向の制限により、
このストリップによって案内されるモードの横方向の広
がりが制限され、製造しようとする構成要素はまた、前
記セグメント内のウェーハの頂部と底部に形成された電
極（ＥＬ、ＥＭ、ＥＧ）をも含み、この方法はこの外部
ストリップ（ＲＭ）を形成するために − 下部封じ込め層（ＣＢ）、屈折率増大層（ＧＬ、Ｇ
Ｍ）、上部封じ込め層（ＣＨ）、及び両セグメント内で
上部封じ込め層の上にある区切り層（８）を付着する操
作、 − この区切り層をエッチングして、外部ストリップセ
グメント（ＳＭ）中に、形成しようとする外部ストリッ
プ（ＲＭ）と横方向に一致する区切りストライプ（１
０）を形成する操作、及び − 区切りストライプ（１０）がエッチングされないよ
うなエッチング剤を用いてウェーハをエッチングする操
作を含み、このエッチングは屈折率増大層（ＧＬ、Ｇ
Ｍ）の手前で深さが制限され、外部ストリップ（ＲＭ）
の両側に一つずつ位置する二つの最初の横凹部を形成
し、このエッチングは第１のエッチングを構成し、この
方法はまた埋込みストリップ及び電極の形成をも含み、
区切り層をエッチングする操作により、埋込みストリッ
プセグメント（ＳＬ）中にも区切りストライプ（１０）
が形成され、このストライプを、形成しようとする埋込
みストリップ（ＲＬ）と横方向に一致させ、その結果、
第１のエッチングにより第１セグメント中に、屈折率増
大層（ＧＬ）の手前で深さが制限された二つの最初の横
凹部（１４、１６）の間に突き出た埋込みストリップの
起工部分（１２）が形成され、次に埋込みストリップを
形成するために − 両セグメント（ＳＬ、ＳＭ）中に保護層（１８）を
付着する操作、 − この保護層（１８）を、外部ストリップ・セグメン
ト（ＳＭ）内にある部分のみが残るようにエッチングす
る操作、 − 保護層がエッチングされないようなエッチング剤を
使用してウェーハをエッチングし、このエッチングを屈
折率増大層（ＧＬ）より深くまで続けて、埋込みストリ
ップセグメント（ＳＬ）中に、ウェーハの二つの深い横
凹部（２２、２４）の間に突き出る埋込みストリップ本
体（２０）を形成する第２のエッチングの操作、及び − 区切り層（１０）と保護層（１８）の残り部分に影
響しない選択的付着方法によって、少なくとも一つの材
料（４）を選択的に付着して、前記深い横凹部を埋める
ことにより横方向封じ込めブロック（４）を形成する操
作を含むことを特徴とする、請求項１に記載の方法。 - 【請求項３】 区切り層（１０）と保護層（１８）が誘
電材料からなり、横方向封じ込め材（４）の付着後、頂
部電極（ＥＬ、ＥＭ）の形成前に、区切り層と保護層の
残り部分の少なくとも一部を除去する操作をさらに含
む、請求項２に記載の方法。 - 【請求項４】 封じ込め層（ＣＢ、ＣＳ）がリン化イン
ジウムＩｎＰからなり、屈折率増大層（ＧＬ、ＧＭ）が
少なくとも三元の合金からなり、区切り層（１０）が窒
化ケイ素Ｓｉ3 Ｎ4 からなり、保護層がシリカＳｉＯ2
からなる、請求項３に記載の方法。 - 【請求項５】 屈折率増大層（ＧＬ、ＧＭ）が二つのセ
グメント中でそれぞれ異なる特性の波長を有し、それに
よって埋込みストリップセグメント（ＳＬ）が赤外線を
放出するレーザを構成し、外部ストリップセグメント
（ＳＭ）がこの光線を変調するための変調器を構成す
る、請求項３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9410502A FR2724050B1 (fr) | 1994-08-31 | 1994-08-31 | Procede d'alignement d'un ruban enterre et d'un ruban externe dans un composant optique semiconducteur |
| FR9410502 | 1994-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878792A true JPH0878792A (ja) | 1996-03-22 |
Family
ID=9466618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22364295A Pending JPH0878792A (ja) | 1994-08-31 | 1995-08-31 | 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0700136B1 (ja) |
| JP (1) | JPH0878792A (ja) |
| DE (1) | DE69503098T2 (ja) |
| ES (1) | ES2118513T3 (ja) |
| FR (1) | FR2724050B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159748A (ja) * | 1999-12-02 | 2001-06-12 | Oki Electric Ind Co Ltd | 半導体光機能装置および半導体光機能素子 |
| JP2002057400A (ja) * | 2000-08-11 | 2002-02-22 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7463663B2 (en) | 2006-02-22 | 2008-12-09 | Opnext Japan, Inc. | Semiconductor laser diode and integrated semiconductor optical waveguide device |
| US7733934B2 (en) | 2006-08-10 | 2010-06-08 | Mitsubishi Electric Corporation | Optical waveguide and semiconductor optical element |
| JP2010217373A (ja) * | 2009-03-16 | 2010-09-30 | Anritsu Corp | 吸収型半導体光変調器 |
| JP2011258810A (ja) * | 2010-06-10 | 2011-12-22 | Mitsubishi Electric Corp | 半導体光集積素子及びその製造方法 |
| WO2018079112A1 (ja) * | 2016-10-27 | 2018-05-03 | 三菱電機株式会社 | 半導体光導波路及び光集積素子 |
| JP2019054107A (ja) * | 2017-09-14 | 2019-04-04 | 日本電信電話株式会社 | 半導体光素子 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60215131T2 (de) | 2002-06-12 | 2007-03-15 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Integriertes Halbleiterlaser-Wellenleiter-Element |
| US20070070309A1 (en) * | 2005-09-28 | 2007-03-29 | Miklos Stern | Color image projection arrangement and method employing electro-absorption modulated green laser system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189279A (ja) * | 1984-03-07 | 1985-09-26 | Nec Corp | 半導体レ−ザ |
| JP2587628B2 (ja) * | 1987-01-29 | 1997-03-05 | 国際電信電話株式会社 | 半導体集積発光素子 |
| JPH01189183A (ja) * | 1988-01-23 | 1989-07-28 | Ricoh Co Ltd | 集積型半導体発光素子 |
| GB2237654B (en) * | 1989-11-02 | 1993-11-10 | Stc Plc | Semiconductor optical source |
-
1994
- 1994-08-31 FR FR9410502A patent/FR2724050B1/fr not_active Expired - Fee Related
-
1995
- 1995-08-25 DE DE1995603098 patent/DE69503098T2/de not_active Expired - Fee Related
- 1995-08-25 ES ES95401951T patent/ES2118513T3/es not_active Expired - Lifetime
- 1995-08-25 EP EP19950401951 patent/EP0700136B1/fr not_active Expired - Lifetime
- 1995-08-31 JP JP22364295A patent/JPH0878792A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159748A (ja) * | 1999-12-02 | 2001-06-12 | Oki Electric Ind Co Ltd | 半導体光機能装置および半導体光機能素子 |
| JP2002057400A (ja) * | 2000-08-11 | 2002-02-22 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4618854B2 (ja) * | 2000-08-11 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| US7463663B2 (en) | 2006-02-22 | 2008-12-09 | Opnext Japan, Inc. | Semiconductor laser diode and integrated semiconductor optical waveguide device |
| US7733934B2 (en) | 2006-08-10 | 2010-06-08 | Mitsubishi Electric Corporation | Optical waveguide and semiconductor optical element |
| JP2010217373A (ja) * | 2009-03-16 | 2010-09-30 | Anritsu Corp | 吸収型半導体光変調器 |
| JP2011258810A (ja) * | 2010-06-10 | 2011-12-22 | Mitsubishi Electric Corp | 半導体光集積素子及びその製造方法 |
| US8526478B2 (en) | 2010-06-10 | 2013-09-03 | Mitsubishi Electric Corporation | Semiconductor optical integrated element |
| WO2018079112A1 (ja) * | 2016-10-27 | 2018-05-03 | 三菱電機株式会社 | 半導体光導波路及び光集積素子 |
| JP6324645B1 (ja) * | 2016-10-27 | 2018-05-16 | 三菱電機株式会社 | 半導体光導波路及び光集積素子 |
| US10985532B2 (en) | 2016-10-27 | 2021-04-20 | Mitsubishi Electric Corporation | Semiconductor optical waveguide and optical integrated element |
| JP2019054107A (ja) * | 2017-09-14 | 2019-04-04 | 日本電信電話株式会社 | 半導体光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0700136A1 (fr) | 1996-03-06 |
| FR2724050B1 (fr) | 1997-01-10 |
| DE69503098D1 (de) | 1998-07-30 |
| FR2724050A1 (fr) | 1996-03-01 |
| DE69503098T2 (de) | 1998-11-12 |
| ES2118513T3 (es) | 1998-09-16 |
| EP0700136B1 (fr) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020077567A (ko) | 광모드 크기 변환기가 결합된 레이저 및 그 제조 방법 | |
| US5889913A (en) | Optical semiconductor device and method of fabricating the same | |
| US5687272A (en) | Segmented optical waveguide suitable in particular for being included in a semiconductor device | |
| KR19980063310A (ko) | 반도체 레이저 장치 | |
| JP3941296B2 (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| US6995454B2 (en) | Semiconductor optical integrated device having a light emitting portion, a modulation section and a separation portion | |
| JPH0878792A (ja) | 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法 | |
| US5912475A (en) | Optical semiconductor device with InP | |
| US6602432B2 (en) | Electroabsorption modulator, and fabricating method of the same | |
| US20200403380A1 (en) | Semiconductor laser device | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| US20030214990A1 (en) | Semiconductor device | |
| JP2508332B2 (ja) | 集積型光変調器 | |
| US20040086015A1 (en) | Semiconductor optical device, semiconductor laser device, semiconductor optical modulation device, and semiconductor optical integrated device | |
| JPH10221554A (ja) | 導波路型半導体光素子および光通信システム | |
| JPH02246268A (ja) | 受光装置 | |
| JPS62214687A (ja) | 半導体レ−ザの構造 | |
| JPH10303499A (ja) | 半導体レーザ及びその製造方法 | |
| JP2890644B2 (ja) | 集積型光変調器の製造方法 | |
| KR100228395B1 (ko) | 반절연 인듐갈륨비소 회절격자를 이용한 복소 결합된 분포 궤환형 레이저 소자 | |
| JP2563994B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH08181382A (ja) | 半導体装置 | |
| JPH07325328A (ja) | 半導体光変調器 | |
| JP3276674B2 (ja) | 半導体レーザ素子 | |
| JP2000151017A (ja) | 半導体レーザ素子及びその作製方法 |