JP2000151017A - 半導体レーザ素子及びその作製方法 - Google Patents
半導体レーザ素子及びその作製方法Info
- Publication number
- JP2000151017A JP2000151017A JP10314207A JP31420798A JP2000151017A JP 2000151017 A JP2000151017 A JP 2000151017A JP 10314207 A JP10314207 A JP 10314207A JP 31420798 A JP31420798 A JP 31420798A JP 2000151017 A JP2000151017 A JP 2000151017A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- semiconductor
- semiconductor laser
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 Ａｌ酸化層による電流狭窄構造を有し、しか
もしきい値電流が低く、量子効率が高い半導体レーザ素
子を提供する。 【解決手段】 本半導体レーザ素子２０は、端面発光型
であって、ｎ−ＩｎＰ基板２１上に順次形成された、ｎ
−ＩｎＰクラッド層２２、ＳＣＨ−ＭＱＷ活性層２３、
下部ｐ−ＩｎＰクラッド層２４、ＡｌＩｎＡｓ層２５、
上部ｐ−ＩｎＰクラッド層２６、及びｐ−ＧａＩｎＡｓ
コンタクト層２７からなる積層構造を備えている。積層
構造のうち、ｎ−ＩｎＰクラッド層の上層部、活性層、
下部ｐ−ＩｎＰクラッド層、ＡｌＩｎＡｓ層、上部ｐ−
ＩｎＰクラッド層、及びｐ−ＧａＩｎＡｓコンタクト層
は、ストライプ状リッジ３３として形成されている。Ａ
ｌＩｎＡｓ層のリッジ側面部は、ＡｌＩｎＡｓ層２５中
のＡｌが選択的に酸化されたＡｌ酸化層２８となってい
る。活性層の形成面では、活性層よりもバンドギャップ
・エネルギーの大きい半導体層として、ＩｎＰ埋め込み
層３４が、中央領域の活性層の側縁からリッジ側面まで
連続して設けられている。
もしきい値電流が低く、量子効率が高い半導体レーザ素
子を提供する。 【解決手段】 本半導体レーザ素子２０は、端面発光型
であって、ｎ−ＩｎＰ基板２１上に順次形成された、ｎ
−ＩｎＰクラッド層２２、ＳＣＨ−ＭＱＷ活性層２３、
下部ｐ−ＩｎＰクラッド層２４、ＡｌＩｎＡｓ層２５、
上部ｐ−ＩｎＰクラッド層２６、及びｐ−ＧａＩｎＡｓ
コンタクト層２７からなる積層構造を備えている。積層
構造のうち、ｎ−ＩｎＰクラッド層の上層部、活性層、
下部ｐ−ＩｎＰクラッド層、ＡｌＩｎＡｓ層、上部ｐ−
ＩｎＰクラッド層、及びｐ−ＧａＩｎＡｓコンタクト層
は、ストライプ状リッジ３３として形成されている。Ａ
ｌＩｎＡｓ層のリッジ側面部は、ＡｌＩｎＡｓ層２５中
のＡｌが選択的に酸化されたＡｌ酸化層２８となってい
る。活性層の形成面では、活性層よりもバンドギャップ
・エネルギーの大きい半導体層として、ＩｎＰ埋め込み
層３４が、中央領域の活性層の側縁からリッジ側面まで
連続して設けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａｌ酸化層による
電流狭窄構造を有する半導体レーザ素子に関し、更に詳
細には、低しきい値電流、高量子効率等のレーザ特性が
良好で、製品歩留りを高くできる構成を備えた半導体レ
ーザ素子に関するものである。
電流狭窄構造を有する半導体レーザ素子に関し、更に詳
細には、低しきい値電流、高量子効率等のレーザ特性が
良好で、製品歩留りを高くできる構成を備えた半導体レ
ーザ素子に関するものである。
【０００２】
【従来の技術】半導体レーザ素子では、Ａｌを含む半導
体層を発光領域の積層構造の一部として成膜し、Ａｌを
含む半導体層中のＡｌを選択的に酸化させてＡｌ酸化層
を形成し、そのＡｌ酸化層を電流ブロッキング層、即ち
電流狭窄構造として用いることが行われている。
体層を発光領域の積層構造の一部として成膜し、Ａｌを
含む半導体層中のＡｌを選択的に酸化させてＡｌ酸化層
を形成し、そのＡｌ酸化層を電流ブロッキング層、即ち
電流狭窄構造として用いることが行われている。
【０００３】ここで、図７を参照して、Ａｌ酸化層を電
流ブロッキング層として用いた従来の半導体レーザ素子
の構成を説明する。図７は従来の半導体レーザ素子の断
面模式図である。従来の半導体レーザ素子１５は、端面
発光型の半導体レーザ素子であって、図７に示すよう
に、厚さ約１００μm のｎ−ＩｎＰ基板１と、ｎ−Ｉｎ
Ｐ基板１上に順次形成された、ｎ−ＩｎＰクラッド層
２、ＳＣＨ−ＭＱＷ活性層３、第一のｐ−ＩｎＰクラッ
ド層４、ｐ−ＡｌＩｎＡｓ層５、第二のｐ−ＩｎＰクラ
ッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７からな
る積層構造を備えている。積層構造のうち、第一のｐ−
ＩｎＰクラッド層４の上層部、ｐ−ＡｌＩｎＡｓ層５、
第二のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓ
コンタクト層７は、幅が約１０μｍのストライプ状リッ
ジ１２として形成されている。また、ｐ−ＡｌＩｎＡｓ
層５のリッジ側面部は、Ａｌが選択的に酸化されたＡｌ
酸化層８となっている。
流ブロッキング層として用いた従来の半導体レーザ素子
の構成を説明する。図７は従来の半導体レーザ素子の断
面模式図である。従来の半導体レーザ素子１５は、端面
発光型の半導体レーザ素子であって、図７に示すよう
に、厚さ約１００μm のｎ−ＩｎＰ基板１と、ｎ−Ｉｎ
Ｐ基板１上に順次形成された、ｎ−ＩｎＰクラッド層
２、ＳＣＨ−ＭＱＷ活性層３、第一のｐ−ＩｎＰクラッ
ド層４、ｐ−ＡｌＩｎＡｓ層５、第二のｐ−ＩｎＰクラ
ッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７からな
る積層構造を備えている。積層構造のうち、第一のｐ−
ＩｎＰクラッド層４の上層部、ｐ−ＡｌＩｎＡｓ層５、
第二のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩｎＡｓ
コンタクト層７は、幅が約１０μｍのストライプ状リッ
ジ１２として形成されている。また、ｐ−ＡｌＩｎＡｓ
層５のリッジ側面部は、Ａｌが選択的に酸化されたＡｌ
酸化層８となっている。
【０００４】リッジ上部の窓１３を除く領域上にＳｉＮ
X 膜９が保護膜として形成されている。そして、ｐ側電
極１０が、リッジ上部の窓１３の領域を含めてＳｉＮX
膜９上に、及びｎ側電極１１がｎ−ＩｎＰ基板裏面にそ
れぞれ形成されている。
X 膜９が保護膜として形成されている。そして、ｐ側電
極１０が、リッジ上部の窓１３の領域を含めてＳｉＮX
膜９上に、及びｎ側電極１１がｎ−ＩｎＰ基板裏面にそ
れぞれ形成されている。
【０００５】本半導体レーザ素子１５では、Ａｌ酸化層
８が電気的絶縁特性を有すると共に光学的にも屈折率が
低下しているので、Ａｌ酸化膜８により電流及び光の閉
じ込めを行うことができる優れた閉じ込め構造が形成さ
れている。
８が電気的絶縁特性を有すると共に光学的にも屈折率が
低下しているので、Ａｌ酸化膜８により電流及び光の閉
じ込めを行うことができる優れた閉じ込め構造が形成さ
れている。
【０００６】次に、図８を参照して、従来の半導体レー
ザ素子１５の作製方法を説明する。図８（ａ）から
（ｃ）は、それぞれ、従来の半導体レーザ素子１５を作
製する際の工程毎の基板断面を示す縦断面図である。先
ず、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１上に、順
次、ｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層
３、第一のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ
層５、第二のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩ
ｎＡｓコンタクト層７を成膜して、図８（ａ）に示すよ
うに、積層構造を形成する。次に、ＳｉＯ2膜からなる
マスク１４をコンタクト層７上に形成し、続いてマスク
１４を使って、コンタクト層７、第二のｐ−ＩｎＰクラ
ッド層６、及びｐ−ＡｌＩｎＡｓ層５をエッチングして
除去し、、更に、第一のｐ−ＩｎＰクラッド層４をその
途中までエッチングして除去し、図８（ｂ）に示すよう
に、幅１０μｍのストライプ状リッジ１２を形成する。
次に、マスク１４を除去し、水蒸気中にて、約５００℃
の温度で１５０分間熱処理を施すことにより、ｐ−Ａｌ
ＩｎＡｓ層５のＡｌをリッジ側面から選択的に酸化さ
せ、図８（ｃ）に示すように、Ａｌ酸化層８を形成す
る。
ザ素子１５の作製方法を説明する。図８（ａ）から
（ｃ）は、それぞれ、従来の半導体レーザ素子１５を作
製する際の工程毎の基板断面を示す縦断面図である。先
ず、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１上に、順
次、ｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層
３、第一のｐ−ＩｎＰクラッド層４、ｐ−ＡｌＩｎＡｓ
層５、第二のｐ−ＩｎＰクラッド層６、及びｐ−ＧａＩ
ｎＡｓコンタクト層７を成膜して、図８（ａ）に示すよ
うに、積層構造を形成する。次に、ＳｉＯ2膜からなる
マスク１４をコンタクト層７上に形成し、続いてマスク
１４を使って、コンタクト層７、第二のｐ−ＩｎＰクラ
ッド層６、及びｐ−ＡｌＩｎＡｓ層５をエッチングして
除去し、、更に、第一のｐ−ＩｎＰクラッド層４をその
途中までエッチングして除去し、図８（ｂ）に示すよう
に、幅１０μｍのストライプ状リッジ１２を形成する。
次に、マスク１４を除去し、水蒸気中にて、約５００℃
の温度で１５０分間熱処理を施すことにより、ｐ−Ａｌ
ＩｎＡｓ層５のＡｌをリッジ側面から選択的に酸化さ
せ、図８（ｃ）に示すように、Ａｌ酸化層８を形成す
る。
【０００７】次に、リッジ上部の窓１３を除く領域上に
ＳｉＮX 膜９を保護膜として形成する。続いて、ｎ−Ｉ
ｎＰ基板１の厚さが１００μｍ程度の厚さになるように
基板裏面を研磨し、ｐ側電極１０をリッジ上部の窓１３
の領域を含めてＳｉＮX 膜９上に、及びｎ側電極１１を
基板裏面にそれぞれ形成する。これにより、図７に示す
半導体レーザ素子１５を作製することができる。
ＳｉＮX 膜９を保護膜として形成する。続いて、ｎ−Ｉ
ｎＰ基板１の厚さが１００μｍ程度の厚さになるように
基板裏面を研磨し、ｐ側電極１０をリッジ上部の窓１３
の領域を含めてＳｉＮX 膜９上に、及びｎ側電極１１を
基板裏面にそれぞれ形成する。これにより、図７に示す
半導体レーザ素子１５を作製することができる。
【０００８】半導体レーザ素子の上述した作製方法は、
閉じ込め構造の形成を除き、基本的には、通常のリッジ
型の端面発光型半導体レーザ素子の作製方法と同じであ
るものの、次の利点を有する。即ち、上述した作製方法
では、ｐ−ＡｌＩｎＡｓ層５を結晶成長させ、次いで酸
化させる、一回の結晶成長及び酸化工程にて、閉じ込め
構造を形成することができるので、ｐ−半導体層とｎ−
半導体層とを成膜して、リッジ構造を埋め込み、ｐ−ｎ
接合分離により形成した通常の閉じ込め構造の形成方法
に比べて、製造工程が簡単で、素子の歩留まり向上や低
コスト化が期待できる。
閉じ込め構造の形成を除き、基本的には、通常のリッジ
型の端面発光型半導体レーザ素子の作製方法と同じであ
るものの、次の利点を有する。即ち、上述した作製方法
では、ｐ−ＡｌＩｎＡｓ層５を結晶成長させ、次いで酸
化させる、一回の結晶成長及び酸化工程にて、閉じ込め
構造を形成することができるので、ｐ−半導体層とｎ−
半導体層とを成膜して、リッジ構造を埋め込み、ｐ−ｎ
接合分離により形成した通常の閉じ込め構造の形成方法
に比べて、製造工程が簡単で、素子の歩留まり向上や低
コスト化が期待できる。
【０００９】
【発明が解決しようとする課題】しかし、Ａｌ酸化層に
よる閉じ込め構造を有する上述した従来の半導体レーザ
素子は、活性層を含むメサを埋め込むＢＨ型構造を有す
る半導体レーザ素子に比べて、しきい値電流が高く、ま
た量子効率が低いという問題があった。
よる閉じ込め構造を有する上述した従来の半導体レーザ
素子は、活性層を含むメサを埋め込むＢＨ型構造を有す
る半導体レーザ素子に比べて、しきい値電流が高く、ま
た量子効率が低いという問題があった。
【００１０】そこで、本発明の目的は、Ａｌ酸化層によ
る電流狭窄構造を有し、しかもしきい値電流が低く、量
子効率が高い半導体レーザ素子を提供し、その作製方法
を提供することである。
る電流狭窄構造を有し、しかもしきい値電流が低く、量
子効率が高い半導体レーザ素子を提供し、その作製方法
を提供することである。
【００１１】
【課題を解決するための手段】本発明者は、Ａｌ酸化層
による閉じ込め構造を有する、上述の従来の端面発光型
の半導体レーザ素子で、しきい値電流が高くなる原因を
追求した結果、次のことが判った。すなわち、一般的な
リッジ導波路型レーザを含めて、上述のようなリッジ構
造を有する半導体レーザ素子では、図９に示すように、
活性層３がリッジ幅全幅にわたり連続して延在している
ものの、発光領域１６は、閉じ込め層の電気的開口部１
８（ｐ−ＡｌＩｎＡｓ層５）から矢印のように広がって
外側領域１７に注入された領域、すなわち、活性層３の
中央領域にのみある。そして、発光領域１６の両脇にあ
る外側領域１７の半導体層の組成は発光領域と同じ組成
であることから、当然のこととして、光吸収が外側領域
１７で発生し、光損失（α）が生じる。この光損失によ
り、しきい値電流が高くなり、また量子効率が低下する
ということが判った。
による閉じ込め構造を有する、上述の従来の端面発光型
の半導体レーザ素子で、しきい値電流が高くなる原因を
追求した結果、次のことが判った。すなわち、一般的な
リッジ導波路型レーザを含めて、上述のようなリッジ構
造を有する半導体レーザ素子では、図９に示すように、
活性層３がリッジ幅全幅にわたり連続して延在している
ものの、発光領域１６は、閉じ込め層の電気的開口部１
８（ｐ−ＡｌＩｎＡｓ層５）から矢印のように広がって
外側領域１７に注入された領域、すなわち、活性層３の
中央領域にのみある。そして、発光領域１６の両脇にあ
る外側領域１７の半導体層の組成は発光領域と同じ組成
であることから、当然のこととして、光吸収が外側領域
１７で発生し、光損失（α）が生じる。この光損失によ
り、しきい値電流が高くなり、また量子効率が低下する
ということが判った。
【００１２】そこで、本発明者は、活性層よりもバンド
ギャップ・エネルギーの大きい半導体層、即ち光吸収を
行わない透明な半導体層で活性層３の発光領域１６の外
側領域１７を構成することにした。そして、これによ
り、Ａｌ酸化層による閉じ込め構造を有し、しかも活性
層脇で光吸収が生じない構成を備え、従来の作製方法と
比べて作製工程を増やすことなく作製できる半導体レー
ザ素子を実現することにした。
ギャップ・エネルギーの大きい半導体層、即ち光吸収を
行わない透明な半導体層で活性層３の発光領域１６の外
側領域１７を構成することにした。そして、これによ
り、Ａｌ酸化層による閉じ込め構造を有し、しかも活性
層脇で光吸収が生じない構成を備え、従来の作製方法と
比べて作製工程を増やすことなく作製できる半導体レー
ザ素子を実現することにした。
【００１３】上記目的を達成するために、上述の知見に
基づいて、本発明に係る半導体レーザ素子は、活性層
と、Ａｌを含む半導体層のＡｌを選択的に酸化させてな
るＡｌ酸化層によって、活性層の少なくとも一方の側に
形成された閉じ込め構造とを有し、ストライプ状リッジ
形又はメサポスト形に形成された積層構造を半導体基板
上に有する半導体レーザ素子において、活性層の形成面
では、活性層よりもバンドギャップ・エネルギーの大き
い半導体層が、形成面の中央領域に設けられた活性層の
側縁からリッジ側面又はメサポスト側面まで活性層に連
続して設けられていることを特徴としている。
基づいて、本発明に係る半導体レーザ素子は、活性層
と、Ａｌを含む半導体層のＡｌを選択的に酸化させてな
るＡｌ酸化層によって、活性層の少なくとも一方の側に
形成された閉じ込め構造とを有し、ストライプ状リッジ
形又はメサポスト形に形成された積層構造を半導体基板
上に有する半導体レーザ素子において、活性層の形成面
では、活性層よりもバンドギャップ・エネルギーの大き
い半導体層が、形成面の中央領域に設けられた活性層の
側縁からリッジ側面又はメサポスト側面まで活性層に連
続して設けられていることを特徴としている。
【００１４】本発明で、閉じ込め構造は、活性層のいず
れの側、即ち活性層の半導体基板側又は半導体基板と反
対側にあっても、また、その双方にあっても良い。活性
層よりもバンドギャップ・エネルギーの大きい半導体層
は、活性層よりバンドギャップ・エネルギーが大きく、
かつ、半導体基板と格子整合する限りその種類を問わな
いが、好適には、バンドギャップ・エネルギーが活性層
より少なくとも１００ｍｅＶ以上の大きな半導体層、例
えばクラッド層と同じ組成の半導体による埋め込み層に
する。
れの側、即ち活性層の半導体基板側又は半導体基板と反
対側にあっても、また、その双方にあっても良い。活性
層よりもバンドギャップ・エネルギーの大きい半導体層
は、活性層よりバンドギャップ・エネルギーが大きく、
かつ、半導体基板と格子整合する限りその種類を問わな
いが、好適には、バンドギャップ・エネルギーが活性層
より少なくとも１００ｍｅＶ以上の大きな半導体層、例
えばクラッド層と同じ組成の半導体による埋め込み層に
する。
【００１５】本発明に係る半導体レーザ素子を作製する
方法は、半導体基板上に、少なくとも、下部クラッド
層、活性層、上部クラッド層、及び、Ａｌを含む半導体
層を結晶成長させて積層構造を形成する工程と、積層構
造をストライプ状リッジ形又はメサポスト形に加工する
工程と、熱処理を施して、Ａｌを含む半導体層を酸化さ
せ、Ａｌ酸化層を生成する工程と、活性層をリッジ側面
又はメサポスト側面からエッチングして、中央領域に活
性層を残すと共に、活性層の側縁からリッジ側面又はメ
サポスト側面まで活性層の膜厚と同じか又は幅広の溝を
積層構造に形成する工程と、活性層よりもバンドギャッ
プ・エネルギーの大きい半導体で溝を埋め込む工程とを
備えていることを特徴としている。
方法は、半導体基板上に、少なくとも、下部クラッド
層、活性層、上部クラッド層、及び、Ａｌを含む半導体
層を結晶成長させて積層構造を形成する工程と、積層構
造をストライプ状リッジ形又はメサポスト形に加工する
工程と、熱処理を施して、Ａｌを含む半導体層を酸化さ
せ、Ａｌ酸化層を生成する工程と、活性層をリッジ側面
又はメサポスト側面からエッチングして、中央領域に活
性層を残すと共に、活性層の側縁からリッジ側面又はメ
サポスト側面まで活性層の膜厚と同じか又は幅広の溝を
積層構造に形成する工程と、活性層よりもバンドギャッ
プ・エネルギーの大きい半導体で溝を埋め込む工程とを
備えていることを特徴としている。
【００１６】本発明方法では、活性層のエッチングは、
ウエットエッチング法、例えば硫酸系のエッチング液を
使ってエッチングする。溝を埋め込む手法には制約はな
く、通常のエピタキシャル成長法により溝を埋め込むこ
とができるが、好適には、溝をバンドギャップ・エネル
ギーの大きい半導体で埋め込む工程では、マストランス
ポートにより溝を埋め込む。ここで、マストランスポー
トとは、Ｐ（リン）雰囲気下で熱処理を施すことによ
り、両側のクラッド層の結晶を溝内に移動されて溝を埋
め込む手法を言う。
ウエットエッチング法、例えば硫酸系のエッチング液を
使ってエッチングする。溝を埋め込む手法には制約はな
く、通常のエピタキシャル成長法により溝を埋め込むこ
とができるが、好適には、溝をバンドギャップ・エネル
ギーの大きい半導体で埋め込む工程では、マストランス
ポートにより溝を埋め込む。ここで、マストランスポー
トとは、Ｐ（リン）雰囲気下で熱処理を施すことによ
り、両側のクラッド層の結晶を溝内に移動されて溝を埋
め込む手法を言う。
【００１７】また、本発明に係る半導体レーザ素子を作
製する方法では、熱処理を施すことにより、Ａｌを含む
半導体層を酸化させるとともに、同時に、マストランス
ポートにより、溝を埋め込むようにすることもできる。
その際には、本発明に係る半導体レーザ素子を作製する
方法は、半導体基板上に、少なくとも、下部クラッド
層、活性層、上部クラッド層、及び、Ａｌを含む半導体
層を結晶成長させて積層構造を形成する工程と、積層構
造をストライプ状リッジ形又はメサポスト形に加工する
工程と、活性層をリッジ側面又はメサポスト側面からエ
ッチングして、中央領域に活性層を残すと共に、活性層
の側縁からリッジ側面又はメサポスト側面まで活性層の
膜厚と同じか又は幅広の溝を積層構造に形成する工程
と、熱処理を施して、Ａｌを含む半導体層を酸化させＡ
ｌ酸化層を生成すると共に、マストランスポートにより
活性層よりもバンドギャップ・エネルギーの大きい半導
体で溝を埋め込む工程とを備えていることを特徴として
いる。
製する方法では、熱処理を施すことにより、Ａｌを含む
半導体層を酸化させるとともに、同時に、マストランス
ポートにより、溝を埋め込むようにすることもできる。
その際には、本発明に係る半導体レーザ素子を作製する
方法は、半導体基板上に、少なくとも、下部クラッド
層、活性層、上部クラッド層、及び、Ａｌを含む半導体
層を結晶成長させて積層構造を形成する工程と、積層構
造をストライプ状リッジ形又はメサポスト形に加工する
工程と、活性層をリッジ側面又はメサポスト側面からエ
ッチングして、中央領域に活性層を残すと共に、活性層
の側縁からリッジ側面又はメサポスト側面まで活性層の
膜厚と同じか又は幅広の溝を積層構造に形成する工程
と、熱処理を施して、Ａｌを含む半導体層を酸化させＡ
ｌ酸化層を生成すると共に、マストランスポートにより
活性層よりもバンドギャップ・エネルギーの大きい半導
体で溝を埋め込む工程とを備えていることを特徴として
いる。
【００１８】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、ｎ−ＩｎＰ基板上に形成された半導体
レーザ素子に、本発明に係る半導体レーザ素子を適用し
た実施形態の一例であって、図１は本実施形態例の半導
体レーザ素子の積層構造を示す断面図である。本実施形
態例の半導体レーザ素子２０は、端面発光型の半導体レ
ーザ素子であって、図１に示すように、厚さ約１００μ
m のｎ−ＩｎＰ基板２１と、ｎ−ＩｎＰ基板２１上に順
次形成された、ｎ−ＩｎＰクラッド層２２、ＳＣＨ−Ｍ
ＱＷ活性層２３、第一のｐ−ＩｎＰクラッド層２４、ｐ
−ＡｌＩｎＡｓ層２５、第二のｐ−ＩｎＰクラッド層２
６、及びｐ−ＧａＩｎＡｓコンタクト層２７からなる積
層構造を備えている。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、ｎ−ＩｎＰ基板上に形成された半導体
レーザ素子に、本発明に係る半導体レーザ素子を適用し
た実施形態の一例であって、図１は本実施形態例の半導
体レーザ素子の積層構造を示す断面図である。本実施形
態例の半導体レーザ素子２０は、端面発光型の半導体レ
ーザ素子であって、図１に示すように、厚さ約１００μ
m のｎ−ＩｎＰ基板２１と、ｎ−ＩｎＰ基板２１上に順
次形成された、ｎ−ＩｎＰクラッド層２２、ＳＣＨ−Ｍ
ＱＷ活性層２３、第一のｐ−ＩｎＰクラッド層２４、ｐ
−ＡｌＩｎＡｓ層２５、第二のｐ−ＩｎＰクラッド層２
６、及びｐ−ＧａＩｎＡｓコンタクト層２７からなる積
層構造を備えている。
【００１９】積層構造のうち、ｎ−ＩｎＰクラッド層２
２の上層部、活性層２３、第一のｐ−ＩｎＰクラッド層
２４、ｐ−ＡｌＩｎＡｓ層２５、第二のｐ−ＩｎＰクラ
ッド層２６、及びｐ−ＧａＩｎＡｓコンタクト層２７
は、幅が約１０μｍのストライプ状リッジ３３として形
成されている。また、ｐ−ＡｌＩｎＡｓ層２５のリッジ
側面部は、ｐ−ＡｌＩｎＡｓ層２５中のＡｌが選択的に
酸化されたＡｌ酸化層２８となっている。活性層２３の
形成面では、活性層２３よりもバンドギャップ・エネル
ギーの大きい半導体層として、ＩｎＰ埋め込み層３４
が、中央領域の活性層２３の側縁からリッジ側面まで連
続して設けられている。
２の上層部、活性層２３、第一のｐ−ＩｎＰクラッド層
２４、ｐ−ＡｌＩｎＡｓ層２５、第二のｐ−ＩｎＰクラ
ッド層２６、及びｐ−ＧａＩｎＡｓコンタクト層２７
は、幅が約１０μｍのストライプ状リッジ３３として形
成されている。また、ｐ−ＡｌＩｎＡｓ層２５のリッジ
側面部は、ｐ−ＡｌＩｎＡｓ層２５中のＡｌが選択的に
酸化されたＡｌ酸化層２８となっている。活性層２３の
形成面では、活性層２３よりもバンドギャップ・エネル
ギーの大きい半導体層として、ＩｎＰ埋め込み層３４
が、中央領域の活性層２３の側縁からリッジ側面まで連
続して設けられている。
【００２０】リッジ上部の窓３０を除く領域上にＳｉＮ
X 膜２９が保護膜として形成されている。そして、ｐ側
電極３１が、リッジ上部の窓３０の領域を含めてＳｉＮ
X 膜２９上に、及びｎ側電極３２がｎ−ＩｎＰ基板２１
の裏面にそれぞれ形成されている。
X 膜２９が保護膜として形成されている。そして、ｐ側
電極３１が、リッジ上部の窓３０の領域を含めてＳｉＮ
X 膜２９上に、及びｎ側電極３２がｎ−ＩｎＰ基板２１
の裏面にそれぞれ形成されている。
【００２１】図２及び図３を参照して、本実施形態例の
半導体レーザ素子の作製方法を示す。図２（ａ）から
（ｃ）及び図３（ｄ）、（ｅ）は、それぞれ、本実施形
態例の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。先ず、ｎ−ＩｎＰ基板２１
上に、ＭＯＣＶＤ法により、順次、ｎ−ＩｎＰクラッド
層２２、ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰ
クラッド層２４、ｐ−ＡｌＩｎＡｓ層２５、第二のｐ−
ＩｎＰクラッド層２６、及び、ｐ−ＧａＩｎＡｓコンタ
クト層２７を成膜して、図２（ａ）に示すように、積層
構造を形成する。
半導体レーザ素子の作製方法を示す。図２（ａ）から
（ｃ）及び図３（ｄ）、（ｅ）は、それぞれ、本実施形
態例の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。先ず、ｎ−ＩｎＰ基板２１
上に、ＭＯＣＶＤ法により、順次、ｎ−ＩｎＰクラッド
層２２、ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰ
クラッド層２４、ｐ−ＡｌＩｎＡｓ層２５、第二のｐ−
ＩｎＰクラッド層２６、及び、ｐ−ＧａＩｎＡｓコンタ
クト層２７を成膜して、図２（ａ）に示すように、積層
構造を形成する。
【００２２】次に、コンタクト層２７上にＳｉＯ2膜を
成膜し、パターニングしてストライプ状のマスク３５を
形成する。続いて、マスク３５を使って、コンタクト層
２７、第二のｐ−ＩｎＰクラッド層２６、ｐ−ＡｌＩｎ
Ａｓ層２５、第一のｐ−ＩｎＰクラッド層２４、活性層
２３をエッチングして除去し、更にｎ−ＩｎＰクラッド
層２２をその途中までをエッチングして除去し、図２
（ｂ）に示すように、幅Ｗが１０μｍのストライプ状リ
ッジ３３を形成する。
成膜し、パターニングしてストライプ状のマスク３５を
形成する。続いて、マスク３５を使って、コンタクト層
２７、第二のｐ−ＩｎＰクラッド層２６、ｐ−ＡｌＩｎ
Ａｓ層２５、第一のｐ−ＩｎＰクラッド層２４、活性層
２３をエッチングして除去し、更にｎ−ＩｎＰクラッド
層２２をその途中までをエッチングして除去し、図２
（ｂ）に示すように、幅Ｗが１０μｍのストライプ状リ
ッジ３３を形成する。
【００２３】次に、水蒸気中にて約４５０℃から５２０
℃の温度で１５０分間熱処理を施すことにより、図２
（ｃ）に示すように、ｐ−ＡｌＩｎＡｓ層２５をリッジ
３３の側面から酸化させ、中央領域に幅Ｗａのｐ−Ａｌ
ＩｎＡｓ層２５を残留させつつ、その外側のＡｌＩｎＡ
ｓ層のＡｌを選択に酸化してＡｌ酸化層２８を形成す
る。
℃の温度で１５０分間熱処理を施すことにより、図２
（ｃ）に示すように、ｐ−ＡｌＩｎＡｓ層２５をリッジ
３３の側面から酸化させ、中央領域に幅Ｗａのｐ−Ａｌ
ＩｎＡｓ層２５を残留させつつ、その外側のＡｌＩｎＡ
ｓ層のＡｌを選択に酸化してＡｌ酸化層２８を形成す
る。
【００２４】次いで、硫酸系のエッチング液にて活性層
２３を側面からエッチングして、図３（ｄ）に示すよう
に、中央領域に幅Ｗl の活性層２３を残すと共に、活性
層２３の側縁からリッジ側面まで活性層２３の膜厚と同
じ溝幅の溝３６を形成する。
２３を側面からエッチングして、図３（ｄ）に示すよう
に、中央領域に幅Ｗl の活性層２３を残すと共に、活性
層２３の側縁からリッジ側面まで活性層２３の膜厚と同
じ溝幅の溝３６を形成する。
【００２５】続いて、ＰＨ3 雰囲気中にて熱処理を積層
構造に施すことにより、上下のＩｎＰクラッド層２２、
２４からＩｎＰ結晶のマストランスポートが起こり、図
３（ｅ）に示すように、活性層２３の両脇の溝３６をＩ
ｎＰ埋め込み層３４で埋め込む。そして、活性層２３で
はｐ−ＡｌＩｎＡｓ層２５の開口幅Ｗａよりも電流が広
がるので、活性層２３の幅をＷl 、ｐ−ＡｌＩｎＡｓ層
２５の開口幅をＷａとしたとき、これを考慮して、Ｗl
＞Ｗａとすることが望ましい。尚、電流の広がり量は、
ｐ−ＩｎＰクラッド層２４の厚さと電気抵抗率でほぼ決
まる。
構造に施すことにより、上下のＩｎＰクラッド層２２、
２４からＩｎＰ結晶のマストランスポートが起こり、図
３（ｅ）に示すように、活性層２３の両脇の溝３６をＩ
ｎＰ埋め込み層３４で埋め込む。そして、活性層２３で
はｐ−ＡｌＩｎＡｓ層２５の開口幅Ｗａよりも電流が広
がるので、活性層２３の幅をＷl 、ｐ−ＡｌＩｎＡｓ層
２５の開口幅をＷａとしたとき、これを考慮して、Ｗl
＞Ｗａとすることが望ましい。尚、電流の広がり量は、
ｐ−ＩｎＰクラッド層２４の厚さと電気抵抗率でほぼ決
まる。
【００２６】次に、図１に示すように、リッジ上部を除
く領域にＳｉＮｘ膜２９を形成する。更に、ｎ−ＩｎＰ
基板２１を１００μｍ程度の厚さに研磨し、ＳｉＮｘ膜
２９上にｐ型電極３１、ｎ−ＩｎＰ基板２１の裏面にｎ
側電極３２をそれぞれ形成する。これにより、図１に示
す本実施形態例の半導体レーザ素子２０を作製すること
ができる。
く領域にＳｉＮｘ膜２９を形成する。更に、ｎ−ＩｎＰ
基板２１を１００μｍ程度の厚さに研磨し、ＳｉＮｘ膜
２９上にｐ型電極３１、ｎ−ＩｎＰ基板２１の裏面にｎ
側電極３２をそれぞれ形成する。これにより、図１に示
す本実施形態例の半導体レーザ素子２０を作製すること
ができる。
【００２７】本実施形態例の半導体レーザ素子では、活
性層２３の形成面では、活性層２３からなる発光領域以
外の部分が、バンドギャップ・エネルギーの大きい半導
体層、即ちレーザ発振光に対して透明なＩｎＰ層３４で
置き換えられているので、従来の半導体レーザ素子で問
題となっていた光吸収が生じない。即ち、作製工程を複
雑化することなしに、従来の半導体レーザ素子に比べ
て、しきい値電流が低く、量子効率の高い半導体レーザ
素子を作製することができる。尚、本実施形態例では、
マストランスポートの工程を独立して設けて行ったが、
工程を簡略化するために、ＡｌＩｎＡｓ層の酸化処理す
る際の熱処理と同時に行っても良い。この時には、活性
層のエッチング、すなわち溝３６の形成はリッジ３３を
形成した後に行う。そして、酸化工程では、前記基板上
にフェイス・ツウ・フェイス（Face to Face）にして、
他のＩｎＰ基板をダミー基板として被せることにより、
熱処理時に前記ダミー基板からｐが抜けるので、ｐ圧を
かけることができ、マストランスポートを生じさせるこ
とができる。
性層２３の形成面では、活性層２３からなる発光領域以
外の部分が、バンドギャップ・エネルギーの大きい半導
体層、即ちレーザ発振光に対して透明なＩｎＰ層３４で
置き換えられているので、従来の半導体レーザ素子で問
題となっていた光吸収が生じない。即ち、作製工程を複
雑化することなしに、従来の半導体レーザ素子に比べ
て、しきい値電流が低く、量子効率の高い半導体レーザ
素子を作製することができる。尚、本実施形態例では、
マストランスポートの工程を独立して設けて行ったが、
工程を簡略化するために、ＡｌＩｎＡｓ層の酸化処理す
る際の熱処理と同時に行っても良い。この時には、活性
層のエッチング、すなわち溝３６の形成はリッジ３３を
形成した後に行う。そして、酸化工程では、前記基板上
にフェイス・ツウ・フェイス（Face to Face）にして、
他のＩｎＰ基板をダミー基板として被せることにより、
熱処理時に前記ダミー基板からｐが抜けるので、ｐ圧を
かけることができ、マストランスポートを生じさせるこ
とができる。
【００２８】実施形態例２ 本実施形態例は、ｐ−ＩｎＰ基板上に形成された半導体
レーザ素子に、本発明に係る半導体レーザ素子を適用し
た実施形態の一例であって、図４は本実施形態例の半導
体レーザ素子の積層構造を示す断面図である。本実施形
態例の半導体レーザ素子４０は、端面発光型の半導体レ
ーザ素子であって、図１に示すように、厚さ約１００μ
m のｐーＩｎＰ基板４１と、ｐーＩｎＰ基板４１上に順
次形成された、第一のｐ−ＩｎＰクラッド層４２、ｐ−
ＡｌＩｎＡｓ層４３、第二のｐ−ＩｎＰクラッド層４
４、ＳＣＨ−ＭＱＷ活性層４５、ｎ−ＩｎＰクラッド層
４６、及びｎ−ＧａＩｎＡｓコンタクト層４７からなる
積層構造を備えている。
レーザ素子に、本発明に係る半導体レーザ素子を適用し
た実施形態の一例であって、図４は本実施形態例の半導
体レーザ素子の積層構造を示す断面図である。本実施形
態例の半導体レーザ素子４０は、端面発光型の半導体レ
ーザ素子であって、図１に示すように、厚さ約１００μ
m のｐーＩｎＰ基板４１と、ｐーＩｎＰ基板４１上に順
次形成された、第一のｐ−ＩｎＰクラッド層４２、ｐ−
ＡｌＩｎＡｓ層４３、第二のｐ−ＩｎＰクラッド層４
４、ＳＣＨ−ＭＱＷ活性層４５、ｎ−ＩｎＰクラッド層
４６、及びｎ−ＧａＩｎＡｓコンタクト層４７からなる
積層構造を備えている。
【００２９】積層構造のうち、第一のｐ−ＩｎＰクラッ
ド層４２の上層部、ｐ−ＡｌＩｎＡｓ層４３、第二のｐ
−ＩｎＰクラッド層４４、活性層４５、ｎ−ＩｎＰクラ
ッド層４６、及びｎ−ＧａＩｎＡｓコンタクト層４７
は、幅が約１０μｍのストライプ状リッジ５３として形
成されている。また、ｐ−ＡｌＩｎＡｓ層４３のリッジ
側面部は、ｐ−ＡｌＩｎＡｓ層４３中のＡｌが選択的に
酸化されたＡｌ酸化層４８となっている。活性層４５の
形成面では、活性層４５よりもバンドギャップ・エネル
ギーの大きい半導体層として、ＩｎＰ埋め込み層５４
が、中央領域の活性層４５の側縁からリッジ側面まで連
続して設けられている。
ド層４２の上層部、ｐ−ＡｌＩｎＡｓ層４３、第二のｐ
−ＩｎＰクラッド層４４、活性層４５、ｎ−ＩｎＰクラ
ッド層４６、及びｎ−ＧａＩｎＡｓコンタクト層４７
は、幅が約１０μｍのストライプ状リッジ５３として形
成されている。また、ｐ−ＡｌＩｎＡｓ層４３のリッジ
側面部は、ｐ−ＡｌＩｎＡｓ層４３中のＡｌが選択的に
酸化されたＡｌ酸化層４８となっている。活性層４５の
形成面では、活性層４５よりもバンドギャップ・エネル
ギーの大きい半導体層として、ＩｎＰ埋め込み層５４
が、中央領域の活性層４５の側縁からリッジ側面まで連
続して設けられている。
【００３０】リッジ上部の窓５０を除く領域上にＳｉＮ
X 膜４９が保護膜として形成されている。そして、ｐ側
電極５１がリッジ上部の窓５０の領域を含めてＳｉＮX
膜４９上に、及びｎ側電極５２がｐーＩｎＰ基板４１の
裏面にそれぞれ形成されている。
X 膜４９が保護膜として形成されている。そして、ｐ側
電極５１がリッジ上部の窓５０の領域を含めてＳｉＮX
膜４９上に、及びｎ側電極５２がｐーＩｎＰ基板４１の
裏面にそれぞれ形成されている。
【００３１】図５及び図６を参照して、本実施形態例の
半導体レーザ素子の作製方法を示す。図５（ａ）から
（ｃ）及び図６（ｄ）、（ｅ）は、それぞれ、本実施形
態例の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。先ず、ｐーＩｎＰ基板４１
上に、ＭＯＣＶＤ法により、順次、第一のｐ−ＩｎＰク
ラッド層４２、ｐ−ＡｌＩｎＡｓ層４３、第二のｐ−Ｉ
ｎＰクラッド層４４、ＳＣＨ−ＭＱＷ活性層４５、ｎ−
ＩｎＰクラッド層４６、及び、ｎ−ＧａＩｎＡｓコンタ
クト層４７を成膜して、図５（ａ）に示すように、積層
構造を形成する。
半導体レーザ素子の作製方法を示す。図５（ａ）から
（ｃ）及び図６（ｄ）、（ｅ）は、それぞれ、本実施形
態例の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。先ず、ｐーＩｎＰ基板４１
上に、ＭＯＣＶＤ法により、順次、第一のｐ−ＩｎＰク
ラッド層４２、ｐ−ＡｌＩｎＡｓ層４３、第二のｐ−Ｉ
ｎＰクラッド層４４、ＳＣＨ−ＭＱＷ活性層４５、ｎ−
ＩｎＰクラッド層４６、及び、ｎ−ＧａＩｎＡｓコンタ
クト層４７を成膜して、図５（ａ）に示すように、積層
構造を形成する。
【００３２】次に、コンタクト層４７上にＳｉＯ2膜を
成膜し、パターニングしてストライプ状のマスク５５を
形成する。続いて、マスク５５を使って、コンタクト層
４７、ｎ−ＩｎＰクラッド層４６、活性層４５、第二の
ｐ−ＩｎＰクラッド層４４、ｐ−ＡｌＩｎＡｓ層４３を
エッチングして除去し、更に第一のｐ−ＩｎＰクラッド
層４２をその途中までエッチングして除去し、図５
（ｂ）に示すように、幅Ｗが１０μｍのストライプ状リ
ッジ５３を形成する。
成膜し、パターニングしてストライプ状のマスク５５を
形成する。続いて、マスク５５を使って、コンタクト層
４７、ｎ−ＩｎＰクラッド層４６、活性層４５、第二の
ｐ−ＩｎＰクラッド層４４、ｐ−ＡｌＩｎＡｓ層４３を
エッチングして除去し、更に第一のｐ−ＩｎＰクラッド
層４２をその途中までエッチングして除去し、図５
（ｂ）に示すように、幅Ｗが１０μｍのストライプ状リ
ッジ５３を形成する。
【００３３】次に、水蒸気中にて約４５０℃から５２０
℃の温度で１５０分間熱処理を施すことにより、図５
（ｃ）に示すように、ｐ−ＡｌＩｎＡｓ層４３をリッジ
５３の側面から酸化させ、中央領域に幅Ｗａのｐ−Ａｌ
ＩｎＡｓ層４３を残留させつつ、その外側のＡｌＩｎＡ
ｓ層のＡｌを選択に酸化してＡｌ酸化層４８を形成す
る。
℃の温度で１５０分間熱処理を施すことにより、図５
（ｃ）に示すように、ｐ−ＡｌＩｎＡｓ層４３をリッジ
５３の側面から酸化させ、中央領域に幅Ｗａのｐ−Ａｌ
ＩｎＡｓ層４３を残留させつつ、その外側のＡｌＩｎＡ
ｓ層のＡｌを選択に酸化してＡｌ酸化層４８を形成す
る。
【００３４】次いで、硫酸系のエッチング液にて活性層
４５を側面からエッチングして、図６（ｄ）に示すよう
に、中央領域に幅Ｗl の活性層４５を残すと共に、活性
層４５の側縁からリッジ側面まで活性層４５の膜厚と同
じ溝幅の溝５６を形成する。
４５を側面からエッチングして、図６（ｄ）に示すよう
に、中央領域に幅Ｗl の活性層４５を残すと共に、活性
層４５の側縁からリッジ側面まで活性層４５の膜厚と同
じ溝幅の溝５６を形成する。
【００３５】続いて、ＰＨ3 雰囲気中にて熱処理を積層
構造に施すことにより、上下ＩｎＰクラッド層４４、４
６からＩｎＰ結晶のマストランスポートが起こり、図６
（ｅ）に示すように、活性層４５の両脇の溝５６をＩｎ
Ｐ埋め込み層５４で埋め込む。そして、活性層４５で
は、ｐ−ＡｌＩｎＡｓ層４３の開口幅Ｗａよりも電流が
広がるので、活性層４５の幅をＷl 、ｐ−ＡｌＩｎＡｓ
層４３の開口幅をＷａとしたとき、これを考慮して、Ｗ
l ＞Ｗａとすることが望ましい。尚、電流の広がり量
は、ｐ−ＩｎＰクラッド層４４の厚さと抵抗率でほぼ決
まる。
構造に施すことにより、上下ＩｎＰクラッド層４４、４
６からＩｎＰ結晶のマストランスポートが起こり、図６
（ｅ）に示すように、活性層４５の両脇の溝５６をＩｎ
Ｐ埋め込み層５４で埋め込む。そして、活性層４５で
は、ｐ−ＡｌＩｎＡｓ層４３の開口幅Ｗａよりも電流が
広がるので、活性層４５の幅をＷl 、ｐ−ＡｌＩｎＡｓ
層４３の開口幅をＷａとしたとき、これを考慮して、Ｗ
l ＞Ｗａとすることが望ましい。尚、電流の広がり量
は、ｐ−ＩｎＰクラッド層４４の厚さと抵抗率でほぼ決
まる。
【００３６】次に、図４に示すように、リッジ上部を除
く領域にＳｉＮｘ膜４９を形成する。更に、ｐーＩｎＰ
基板４１を１００μｍ程度の厚さに研磨し、ＳｉＮｘ膜
４９上にｐ型電極５１、ｐーＩｎＰ基板４１の裏面にｎ
側電極５２をそれぞれ形成する。これにより、図４に示
す本実施形態例の半導体レーザ素子４０を作製すること
ができる。
く領域にＳｉＮｘ膜４９を形成する。更に、ｐーＩｎＰ
基板４１を１００μｍ程度の厚さに研磨し、ＳｉＮｘ膜
４９上にｐ型電極５１、ｐーＩｎＰ基板４１の裏面にｎ
側電極５２をそれぞれ形成する。これにより、図４に示
す本実施形態例の半導体レーザ素子４０を作製すること
ができる。
【００３７】本実施形態例の半導体レーザ素子では、活
性層４５の形成面では、活性層４５からなる発光領域以
外の部分が、バンドギャップ・エネルギーの大きい半導
体層、即ちレーザ発振光に対して透明なＩｎＰ層５４で
置き換えられているので、従来の半導体レーザ素子で問
題となっていた光吸収が生じない。即ち、作製工程を複
雑化することなしに、従来の半導体レーザ素子に比べ
て、しきい値電流が低く、量子効率が高い半導体レーザ
素子を実現することができる。尚、本実施形態例では、
マストランスポートの工程を独立して設けて行ったが、
工程を簡略化するために、酸化処理の熱処理と同時に行
っても良い。この時には、活性層のエッチング、すなわ
ち溝３６の形成は、リッジ３３を形成した後に行う。そ
して、酸化工程では、前記基板上にフェイス・ツウ・フ
ェイス（Face to Face）にして、他のＩｎＰ基板をダミ
ー基板として被せることにより、熱処理時に前記ダミー
基板からｐが抜けるので、ｐ圧をかけることができ、マ
ストランスポートを生じさせることができる。
性層４５の形成面では、活性層４５からなる発光領域以
外の部分が、バンドギャップ・エネルギーの大きい半導
体層、即ちレーザ発振光に対して透明なＩｎＰ層５４で
置き換えられているので、従来の半導体レーザ素子で問
題となっていた光吸収が生じない。即ち、作製工程を複
雑化することなしに、従来の半導体レーザ素子に比べ
て、しきい値電流が低く、量子効率が高い半導体レーザ
素子を実現することができる。尚、本実施形態例では、
マストランスポートの工程を独立して設けて行ったが、
工程を簡略化するために、酸化処理の熱処理と同時に行
っても良い。この時には、活性層のエッチング、すなわ
ち溝３６の形成は、リッジ３３を形成した後に行う。そ
して、酸化工程では、前記基板上にフェイス・ツウ・フ
ェイス（Face to Face）にして、他のＩｎＰ基板をダミ
ー基板として被せることにより、熱処理時に前記ダミー
基板からｐが抜けるので、ｐ圧をかけることができ、マ
ストランスポートを生じさせることができる。
【００３８】上述の実施形態例では、リッジを有する端
面発光型半導体レーザ素子を例にして説明しているが、
メサポストを有する面発光型半導体レーザ素子に適用す
る際には、リッジ形に加工することに代えて、メサポス
ト形に加工すれば良い。
面発光型半導体レーザ素子を例にして説明しているが、
メサポストを有する面発光型半導体レーザ素子に適用す
る際には、リッジ形に加工することに代えて、メサポス
ト形に加工すれば良い。
【００３９】
【発明の効果】本発明によれば、中央領域に設けられた
活性層の側縁からリッジ側面又はメサポスト側面まで活
性層に連続して、活性層よりもバンドギャップ・エネル
ギーの大きい半導体層を設けて、発光領域脇で光吸収が
生じないようにすることにより、しきい値電流が低く、
量子効率の高い半導体レーザ素子を実現している。ま
た、本発明方法は、Ａｌ酸化層による閉じ込め構造を有
し、しかもレーザ特性の良好な半導体レーザ素子を、作
製工程を複雑化させることなしに、作製する方法を実現
している。
活性層の側縁からリッジ側面又はメサポスト側面まで活
性層に連続して、活性層よりもバンドギャップ・エネル
ギーの大きい半導体層を設けて、発光領域脇で光吸収が
生じないようにすることにより、しきい値電流が低く、
量子効率の高い半導体レーザ素子を実現している。ま
た、本発明方法は、Ａｌ酸化層による閉じ込め構造を有
し、しかもレーザ特性の良好な半導体レーザ素子を、作
製工程を複雑化させることなしに、作製する方法を実現
している。
【図１】実施形態例１の半導体レーザ素子の積層構造を
示す断面図である。
示す断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態
例１の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
例１の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
【図３】図３（ｄ）、（ｅ）は、それぞれ、図２（ｃ）
に続いて、実施形態例１の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。
に続いて、実施形態例１の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。
【図４】実施形態例２の半導体レーザ素子の積層構造を
示す断面図である。
示す断面図である。
【図５】図５（ａ）から（ｃ）は、それぞれ、実施形態
例２の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
例２の半導体レーザ素子を作製する際の工程毎の積層構
造を示す基板断面図である。
【図６】図６（ｄ）、（ｅ）は、それぞれ、図５（ｃ）
に続いて、実施形態例１の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。
に続いて、実施形態例１の半導体レーザ素子を作製する
際の工程毎の積層構造を示す基板断面図である。
【図７】従来の面発光型半導体レーザ素子の積層構造を
示す断面図である。
示す断面図である。
【図８】図８（ａ）から（ｃ）は、それぞれ、従来の面
発光型レーザ素子を作製する際の工程毎の積層構造を示
す基板断面図である。
発光型レーザ素子を作製する際の工程毎の積層構造を示
す基板断面図である。
【図９】従来の端面発光型の半導体レーザ素子で、しき
い値電流が高くなる原因を説明する図である。
い値電流が高くなる原因を説明する図である。
１ ｎ−ＩｎＰ基板 ２ ｎ−ＩｎＰクラッド層 ３ 活性層 ４ 第一のｐ−ＩｎＰクラッド層 ５ ＡｌＩｎＡｓ層 ６ 第二のｐ−ＩｎＰクラッド層 ７ ｐ−ＧａＩｎＡｓコンタクト層 ８ Ａｌ酸化層 ９ ＳｉＮX 膜 １０ ｐ側電極 １１ ｎ側電極 １２ リッジ １３ 窓 １４ マスク １５ 従来のＩｎＰ系の端面発光型半導体レーザ素子 ２０ 実施形態例１の半導体レーザ素子 ２１ ｎ−ＩｎＰ基板 ２２ ｎ−ＩｎＰクラッド層 ２３ ＳＣＨ−ＭＱＷ活性層 ２４ 第一のｐ−ＩｎＰクラッド層 ２５ ｐ−ＡｌＩｎＡｓ層 ２６ 第二のｐ−ＩｎＰクラッド層 ２７ ｐ−ＧａＩｎＡｓコンタクト層 ２８ Ａｌ酸化層 ２９ ＳｉＮX 膜 ３０ 窓 ３１ ｐ側電極 ３２ ｎ側電極 ３３ リッジ ３４ ＩｎＰ埋め込み層 ３５ マスク ３６ 溝 ４０ 実施形態例２の半導体レーザ素子 ４１ ｐ−ＩｎＰ基板 ４２ 第一のｐ−ＩｎＰクラッド層 ４３ ｐ−ＡｌＩｎＡｓ層 ４４ 第二のｐ−ＩｎＰクラッド層 ４５ ＳＣＨ−ＭＱＷ活性層 ４６ ｎ−ＩｎＰクラッド層 ４７ ｎ−ＧａＩｎＡｓコンタクト層 ４８ Ａｌ酸化層 ４９ ＳｉＮX 膜 ５０ 窓 ５１ ｎ側電極 ５２ ｐ側電極 ５３ リッジ ５４ ＩｎＰ埋め込み層 ５５ マスク
フロントページの続き (72)発明者 粕川 秋彦 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 Ｆターム(参考） 5F073 AA03 AA13 AA43 AA74 AB17 CA12 DA22 DA27
Claims (5)
- 【請求項１】 活性層と、Ａｌを含む半導体層のＡｌを
選択的に酸化させてなるＡｌ酸化層によって、活性層の
少なくとも一方の側に形成された閉じ込め構造とを有
し、ストライプ状リッジ形又はメサポスト形に形成され
た積層構造を半導体基板上に有する半導体レーザ素子に
おいて、 活性層の形成面では、活性層よりもバンドギャップ・エ
ネルギーの大きい半導体層が、形成面の中央領域に設け
られた活性層の側縁からリッジ側面又はメサポスト側面
まで活性層に連続して設けられていることを特徴とする
半導体レーザ素子。 - 【請求項２】 形成面の中央領域に設けられた活性層の
横断寸法は、閉じ込め構造の電気的開口部の横断寸法よ
り大きいことを特徴とする請求項１に記載の半導体レー
ザ素子。 - 【請求項３】 活性層と、Ａｌを含む半導体層のＡｌを
選択的に酸化させてなるＡｌ酸化層によって、活性層の
少なくとも一方の側に形成された閉じ込め構造とを有
し、ストライプ状リッジ形又はメサポスト形に形成され
た積層構造を半導体基板上に有する半導体レーザ素子の
作製方法であって、 半導体基板上に、少なくとも、下部クラッド層、活性
層、上部クラッド層、及び、Ａｌを含む半導体層を結晶
成長させて積層構造を形成する工程と、 積層構造をストライプ状リッジ形又はメサポスト形に加
工する工程と、 熱処理を施して、Ａｌを含む半導体層を酸化させ、Ａｌ
酸化層を生成する工程と、 活性層をリッジ側面又はメサポスト側面からエッチング
して、中央領域に活性層を残すと共に、活性層の側縁か
らリッジ側面又はメサポスト側面まで活性層の膜厚と同
じか又は幅広の溝を積層構造に形成する工程と、 活性層よりもバンドギャップ・エネルギーの大きい半導
体で溝を埋め込む工程とを備えていることを特徴とする
半導体レーザ素子の作製方法。 - 【請求項４】 バンドギャップ・エネルギーの大きい半
導体で溝を埋め込む工程が、マストランスポートにより
行うことを特徴とする請求項３に記載の半導体レーザ素
子の作製方法。 - 【請求項５】 活性層と、Ａｌを含む半導体層のＡｌを
選択的に酸化させてなるＡｌ酸化層によって、活性層の
少なくとも一方の側に形成された閉じ込め構造とを有
し、ストライプ状リッジ形又はメサポスト形に形成され
た積層構造を半導体基板上に有する半導体レーザ素子の
作製方法であって、 半導体基板上に、少なくとも、下部クラッド層、活性
層、上部クラッド層、及び、Ａｌを含む半導体層を結晶
成長させて積層構造を形成する工程と、 積層構造をストライプ状リッジ形又はメサポスト形に加
工する工程と、 活性層をリッジ側面又はメサポスト側面からエッチング
して、中央領域に活性層を残すと共に、活性層の側縁か
らリッジ側面又はメサポスト側面まで活性層の膜厚と同
じか又は幅広の溝を積層構造に形成する工程と、 熱処理を施して、Ａｌを含む半導体層を酸化させＡｌ酸
化層を生成すると共に、マストランスポートにより活性
層よりもバンドギャップ・エネルギーの大きい半導体で
溝を埋め込む工程とを備えていることを特徴とする半導
体レーザ素子の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314207A JP2000151017A (ja) | 1998-11-05 | 1998-11-05 | 半導体レーザ素子及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314207A JP2000151017A (ja) | 1998-11-05 | 1998-11-05 | 半導体レーザ素子及びその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000151017A true JP2000151017A (ja) | 2000-05-30 |
Family
ID=18050576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10314207A Pending JP2000151017A (ja) | 1998-11-05 | 1998-11-05 | 半導体レーザ素子及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000151017A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341092A (ja) * | 2003-05-14 | 2004-12-02 | Furukawa Electric Co Ltd:The | 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法 |
| CN105048283A (zh) * | 2015-07-30 | 2015-11-11 | 中国科学院长春光学精密机械与物理研究所 | 高功率共面电极泄露波激光器 |
-
1998
- 1998-11-05 JP JP10314207A patent/JP2000151017A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004341092A (ja) * | 2003-05-14 | 2004-12-02 | Furukawa Electric Co Ltd:The | 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法 |
| JP4550371B2 (ja) * | 2003-05-14 | 2010-09-22 | 古河電気工業株式会社 | 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法 |
| CN105048283A (zh) * | 2015-07-30 | 2015-11-11 | 中国科学院长春光学精密机械与物理研究所 | 高功率共面电极泄露波激光器 |
| CN105048283B (zh) * | 2015-07-30 | 2018-06-26 | 中国科学院长春光学精密机械与物理研究所 | 高功率共面电极泄露波激光器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2587628B2 (ja) | 半導体集積発光素子 | |
| JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
| JPS63124486A (ja) | 半導体レ−ザの製造方法 | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| JP2000151017A (ja) | 半導体レーザ素子及びその作製方法 | |
| US6842471B2 (en) | Semiconductor laser device having a current non-injection area | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP3409266B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS59145590A (ja) | 半導体レ−ザ装置 | |
| JPH10221554A (ja) | 導波路型半導体光素子および光通信システム | |
| JP2000004065A (ja) | 半導体レーザ及びその製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH10303499A (ja) | 半導体レーザ及びその製造方法 | |
| JP2005158953A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS596588A (ja) | 半導体レ−ザ | |
| JPH08148753A (ja) | 半導体レーザ | |
| JPS6237914B2 (ja) | ||
| JP4652493B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| JPH054832B2 (ja) | ||
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JPS641073B2 (ja) | ||
| JPH07122813A (ja) | 半導体レーザの製造方法 | |
| JP2000188442A (ja) | 半導体レ―ザ素子 | |
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| JP2003086899A (ja) | 半導体レーザ素子およびその製造方法 |