JPH07142644A - 表面実装用の集積回路パッケージ - Google Patents

表面実装用の集積回路パッケージ

Info

Publication number
JPH07142644A
JPH07142644A JP30863493A JP30863493A JPH07142644A JP H07142644 A JPH07142644 A JP H07142644A JP 30863493 A JP30863493 A JP 30863493A JP 30863493 A JP30863493 A JP 30863493A JP H07142644 A JPH07142644 A JP H07142644A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring board
printed wiring
circuit package
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30863493A
Other languages
English (en)
Inventor
Fushimi Yamauchi
節美 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30863493A priority Critical patent/JPH07142644A/ja
Publication of JPH07142644A publication Critical patent/JPH07142644A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 プリント配線板のパターン化率を低下させる
ことなく、プリント配線板に設けられたパッドと集積回
路パッケージの端子との位置決め精度を向上させる。 【構成】 集積回路パッケージ10は、集積回路チップ
12を内蔵すると共に集積回路チップ12に接続された
端子14,…を外部に突設したものである。そして、端
子14,…と一体構造として形成された位置決め部材1
6a,16b,16c,16dを、端子14,…と切り
離して外部に突設したことを特徴としている。また、位
置決め部材16a,…は、プリント配線板に実装される
場合にこのプリント配線板と対向する面10Bと反対側
の面10Aに突設されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表面実装用の集積回路
パッケージに関し、詳しくはプリント配線板に実装され
る際の位置決めに特徴を有する集積回路パッケージに関
する。
【0002】
【従来の技術】集積回路パッケージは、集積回路チップ
を内蔵すると共にこの集積回路チップに接続された端子
を外部に突設したものであり、プリント配線板に実装さ
れて電子装置の構成部品となるものである。近年、電子
装置の小型化傾向に伴い、集積回路パッケージは、プリ
ント配線板に設けた穴に端子を挿入して実装するもので
はなく、プリント配線板の表面に端子を載置して実装す
る表面実装用の需要が増大している。
【0003】この表面実装用の集積回路パッケージは、
端子をプリント配線板に固定しずらいので、プリント配
線板に対する位置決めが困難である。そのため、表面実
装用の集積回路パッケージに、特別の位置決め部材を設
けたものが案出されている。例えば、特開平3−105
952号公報に開示されている集積回路パッケージを図
2に示す。この図に示された集積回路パッケージでは、
樹脂から成るパッケージ本体50の裏面に、樹脂から成
る突起52を有している。プリント配線板(図示せず)
には突起52に嵌合する穴又は凹部が設けれており、実
装時に突起52とプリント配線板の凹部とで位置決めが
なされていた。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の集積回路パッケージでは、次のような問題があっ
た。
【0005】プリント配線板に、集積回路パッケージ
の突起52と嵌合する穴又は凹部を設ける必要がある。
そのため、本来ならば配線等を形成したはずの面積を、
穴又は凹部を設けるために使わなければならない。した
がって、プリント配線板のパターン化率が低下する。
【0006】集積回路パッケージに設けられた突起5
2と端子54との間隔、及び、プリント配線板に設けら
れたパッドと穴等との間隔には、それぞれ製造上のバラ
ツキが生ずる。一方、集積回路パッケージの端子54と
プリント配線板に設けられたパッドとの位置決め精度
は、これらのバラツキの累積により決定されるので、そ
の向上には自ずと限界がある。したがって、精度良い位
置決めを目的とするにもかかわらず、端子54とパッド
との位置ずれが発生する場合がある。
【0007】
【発明の目的】そこで、本発明の目的は、プリント配線
板のパターン化率を低下させることなく、プリント配線
板に設けられたパッドと集積回路パッケージの端子との
位置決め精度を向上させた、表面実装用の集積回路パッ
ケージを提供することにある。
【0008】
【課題を解決するための手段】本発明に係る表面実装用
の集積回路パッケージは、上記目的を達成するためにな
されたものであり、集積回路チップを内蔵すると共にこ
の集積回路チップに接続された端子を外部に突設した、
表面実装用の集積回路パッケージを改良したものであ
る。
【0009】その改良した点とは、前記端子と一体構造
として形成された位置決め部材を、前記端子と切り離し
て外部に突設したことである。
【0010】また、前記位置決め部材は、プリント配線
板に実装される場合にこのプリント配線板と対向する面
と反対側の面に突設されているものとしてもよい。
【0011】
【作用】集積回路パッケージをプリント配線板に実装す
る場合、位置決め部材を例えば挟持して、集積回路パッ
ケージの端子をプリント配線板のパッド上に載置する。
したがって、集積回路パッケージの端子とプリント配線
板のパッドとの位置決め精度は、位置決め部材と端子と
の間隔のバラツキによって決定される。位置決め部材と
端子とは一体構造として形成されているので、これら相
互の位置関係は、極めて精度が良く、製品ごとのバラツ
キが極めて少ない。
【0012】また、集積回路パッケージの端子とプリン
ト配線板のパッドとの位置決めにあたっては、プリント
配線板には何も設ける必要がない。
【0013】
【実施例】図1は、本発明の一実施例について一部を切
り欠いて示した斜視図である。以下、本発明について図
面を参照して説明する。
【0014】本発明に係る集積回路パッケージ10は、
集積回路チップ12を内蔵すると共に集積回路チップ1
2に接続された端子14,…を外部に突設したものであ
る。そして、端子14,…と一体構造として形成された
位置決め部材16a,16b,16c,16dを、端子
14,…と切り離して外部に突設したことを特徴として
いる。
【0015】また、位置決め部材16a,…は、プリン
ト配線板(図示せず)に実装される場合にこのプリント
配線板と対向する面10Bと反対側の面10Aに突設さ
れている。
【0016】端子14,…と位置決め部材16a,…と
は、リードフレームとして一体形成され、モールド成形
後に切り離されたものである。
【0017】次に、本実施例の作用を説明する。
【0018】シングルマウント方式の自動装着装置等に
より集積回路パッケージ10をプリント配線板に実装す
る場合、位置決め部材16a,…を例えば挟持すること
により、集積回路パッケージ10の端子14,…をプリ
ント配線板のパッド上に載置する。一方、位置決め部材
16a,…と端子14,…とは一体構造として形成され
ているので、これら相互の位置関係は、極めて精度が良
く、製品ごとのバラツキが極めて少ない。したがって、
端子14,…とパッドとの位置決め精度は、位置決め部
材16a,…と端子14,…との間隔のバラツキによっ
て決定されるので、極めて高いものとなる。
【0019】また、端子14,…とパッドとの位置決め
にあたっては、プリント配線板には何も設ける必要がな
い。したがって、プリント配線板では、その空いた面積
を配線等に有効に使用できる。
【0020】なお、位置決め部材16a,…は、本実施
例では面10Aに四本突設されたものとしているが、こ
れらの位置,形状又は個数に限定されるものではない。
例えば、端子14,…等と接触しない範囲で側面等に設
けてもよく、また、その数も一個から三個若しくは五個
以上でもよい。
【0021】
【発明の効果】本発明に係る集積回路パッケージよれ
ば、端子と一体構造として形成された位置決め部材を設
けたことにより、端子と位置決め部材との間隔の製造上
のバラツキを著しく減少できるので、端子とプリント配
線板のパッドとの位置決め精度を著しく向上できる。ま
た、プリント配線板には何も設けなくてよいので、プリ
ント配線板のパターン化率も向上できる。
【図面の簡単な説明】
【図1】本発明の一実施例について一部を切り欠いて示
した斜視図である。
【図2】従来の一例について示した正面図である。
【符号の説明】
10 集積回路パッケージ 12 集積回路チップ 14 端子 16a,16b,16c,16d 位置決め部材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積回路チップを内蔵すると共にこの集
    積回路チップに接続された端子を外部に突設した、表面
    実装用の集積回路パッケージにおいて、 前記端子と一体構造として形成された位置決め部材を、
    前記端子と切り離して外部に突設したことを特徴とす
    る、表面実装用の集積回路パッケージ。
  2. 【請求項2】 前記位置決め部材は、プリント配線板に
    実装される場合にこのプリント配線板と対向する面と反
    対側の面に突設されていることを特徴とする請求項1記
    載の表面実装用の集積回路パッケージ。
JP30863493A 1993-11-15 1993-11-15 表面実装用の集積回路パッケージ Pending JPH07142644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30863493A JPH07142644A (ja) 1993-11-15 1993-11-15 表面実装用の集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30863493A JPH07142644A (ja) 1993-11-15 1993-11-15 表面実装用の集積回路パッケージ

Publications (1)

Publication Number Publication Date
JPH07142644A true JPH07142644A (ja) 1995-06-02

Family

ID=17983416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30863493A Pending JPH07142644A (ja) 1993-11-15 1993-11-15 表面実装用の集積回路パッケージ

Country Status (1)

Country Link
JP (1) JPH07142644A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266550A (ja) * 1989-04-07 1990-10-31 Sharp Corp 面実装形icパッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266550A (ja) * 1989-04-07 1990-10-31 Sharp Corp 面実装形icパッケージ

Similar Documents

Publication Publication Date Title
EP0386853B1 (en) Electrical contact
US5032088A (en) Guide structure for a multicontact connector
EP0333374A3 (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JP2738772B2 (ja) 面実装型電子部品
US4741472A (en) Method of soldering an integrated circuit and printed circuit board
JPH07142644A (ja) 表面実装用の集積回路パッケージ
JP2580607Y2 (ja) プリント基板用小形スイッチ
JPH02111093A (ja) 半導体装置の表面実装構造
JP2765384B2 (ja) メモリ用ソケット
JPS626699Y2 (ja)
JPH0123889B2 (ja)
JPH0645494A (ja) 半導体集積回路用パッケージ
JPH05114694A (ja) 集積回路
JPH0471288A (ja) 半導体実装基板
JPH0936283A (ja) 半導体パッケージ及びicソケット
JP2777524B2 (ja) リードレスチップ用icソケット
JPH05206521A (ja) 光データリンク
JPH0722535A (ja) 半導体装置
JPH04345775A (ja) 表面実装用コネクタ
JPH05183089A (ja) 半導体素子のパッケージ
JPS61177475U (ja)
JPH07262337A (ja) 半導体パッケージの取付構造およびicカード
JPH0563140A (ja) 混成集積回路の構造
JPS60245321A (ja) 携帯用無線装置
JPS6114488U (ja) 多極コネクタの保護構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960820