JPH07141409A - Ｃａｄシステムにおける部品配置方法 - Google Patents
Ｃａｄシステムにおける部品配置方法Info
- Publication number
- JPH07141409A JPH07141409A JP5282993A JP28299393A JPH07141409A JP H07141409 A JPH07141409 A JP H07141409A JP 5282993 A JP5282993 A JP 5282993A JP 28299393 A JP28299393 A JP 28299393A JP H07141409 A JPH07141409 A JP H07141409A
- Authority
- JP
- Japan
- Prior art keywords
- information
- mounting
- component
- parts
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本発明はＣＡＤシステムにおける部品配置方法
に関し、基板の表裏面を意識することなく部品配置を設
計することができるようにすることを目的とする。 【構成】部品ライブラリ１中の部品実装情報２に基づい
て実装対象部品の基板上への配置計画を出力するＣＡＤ
システムにおける部品配置方法であって、前記部品実装
情報２は、基板表面への実装時に採用されるパッドサイ
ズ情報３１等の実体情報３と、基板裏面への実装時に実
体情報３が異なることを示すフラグ情報４とから構成さ
れるメイン実装情報５と、基板裏面への実装時に採用さ
れる実体情報３’からなるサブ実装情報６とから構成さ
れ、基板裏面への部品実装時には、前記フラグ情報４に
基づいてメイン実装情報５、あるいはサブ実装情報６中
の実体情報３、３’を選択的に参照して部品の配置を計
画するように構成する。
に関し、基板の表裏面を意識することなく部品配置を設
計することができるようにすることを目的とする。 【構成】部品ライブラリ１中の部品実装情報２に基づい
て実装対象部品の基板上への配置計画を出力するＣＡＤ
システムにおける部品配置方法であって、前記部品実装
情報２は、基板表面への実装時に採用されるパッドサイ
ズ情報３１等の実体情報３と、基板裏面への実装時に実
体情報３が異なることを示すフラグ情報４とから構成さ
れるメイン実装情報５と、基板裏面への実装時に採用さ
れる実体情報３’からなるサブ実装情報６とから構成さ
れ、基板裏面への部品実装時には、前記フラグ情報４に
基づいてメイン実装情報５、あるいはサブ実装情報６中
の実体情報３、３’を選択的に参照して部品の配置を計
画するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＡＤシステムにおけ
る部品配置方法に関するものである。
る部品配置方法に関するものである。
【０００２】
【従来の技術】一般にＣＡＤシステムを使用したプリン
ト基板の設計は、配置すべき素子（部品）を指定するこ
とにより、当該素子が必要とするパッド等を配置するこ
とが行われている。
ト基板の設計は、配置すべき素子（部品）を指定するこ
とにより、当該素子が必要とするパッド等を配置するこ
とが行われている。
【０００３】システム中では、素子の指定情報に基づい
て部品ライブラリ中の対応する部品実装情報をアクセス
し、該部品実装情報に含まれるパッドサイズ情報、ある
いは周辺に配置される素子種類の制限等の情報をもとに
パッド等の配置計画を作成する。
て部品ライブラリ中の対応する部品実装情報をアクセス
し、該部品実装情報に含まれるパッドサイズ情報、ある
いは周辺に配置される素子種類の制限等の情報をもとに
パッド等の配置計画を作成する。
【０００４】
【発明が解決しようとする課題】一方、同一の素子を配
置する場合であっても、基板の裏面に配置する場合に
は、例えばパッドの寸法の例に取ると、ハンダ付け時の
素子リードの仮保持力を高める必要から、パッドの寸法
を表面側より大きくする等、異なった条件で配置計画を
立てなければならないことがある。
置する場合であっても、基板の裏面に配置する場合に
は、例えばパッドの寸法の例に取ると、ハンダ付け時の
素子リードの仮保持力を高める必要から、パッドの寸法
を表面側より大きくする等、異なった条件で配置計画を
立てなければならないことがある。
【０００５】かかる状況の下で、同一部品の正しい配置
計画を作成するためには、従来、同一部品であっても表
面用と裏面用として管理番号を異ならせる等して区別し
た状態で個別に部品ライブラリに登録しておく必要があ
り、管理が面倒な上に、設計時においても、同一部品を
配置するに関わらず、あたかも異なった部品を配置する
ようにして部品を指定する必要があり、作業効率が悪い
という欠点を有するものであった。
計画を作成するためには、従来、同一部品であっても表
面用と裏面用として管理番号を異ならせる等して区別し
た状態で個別に部品ライブラリに登録しておく必要があ
り、管理が面倒な上に、設計時においても、同一部品を
配置するに関わらず、あたかも異なった部品を配置する
ようにして部品を指定する必要があり、作業効率が悪い
という欠点を有するものであった。
【０００６】本発明は、以上の欠点を解消すべくなされ
たものであって、基板の表裏面を意識することなく部品
配置を設計することのできるＣＡＤシステムにおける部
品配置方法を提供することを目的とする。
たものであって、基板の表裏面を意識することなく部品
配置を設計することのできるＣＡＤシステムにおける部
品配置方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば上記目的
は、実施例に対応する図１に示すように、部品ライブラ
リ１中の部品実装情報２に基づいて実装対象部品の基板
上への配置計画を出力するＣＡＤシステムにおける部品
配置方法であって、前記部品実装情報２は、基板表面へ
の実装時に採用されるパッドサイズ情報３１等の実体情
報３と、基板裏面への実装時に実体情報３が異なること
を示すフラグ情報４とから構成されるメイン実装情報５
と、基板裏面への実装時に採用される実体情報３’から
なるサブ実装情報６とから構成され、基板裏面への部品
実装時には、前記フラグ情報４に基づいてメイン実装情
報５、あるいはサブ実装情報６中の実体情報３、３’を
選択的に参照して部品の配置を計画するＣＡＤシステム
における部品配置方法を提供することにより達成され
る。
は、実施例に対応する図１に示すように、部品ライブラ
リ１中の部品実装情報２に基づいて実装対象部品の基板
上への配置計画を出力するＣＡＤシステムにおける部品
配置方法であって、前記部品実装情報２は、基板表面へ
の実装時に採用されるパッドサイズ情報３１等の実体情
報３と、基板裏面への実装時に実体情報３が異なること
を示すフラグ情報４とから構成されるメイン実装情報５
と、基板裏面への実装時に採用される実体情報３’から
なるサブ実装情報６とから構成され、基板裏面への部品
実装時には、前記フラグ情報４に基づいてメイン実装情
報５、あるいはサブ実装情報６中の実体情報３、３’を
選択的に参照して部品の配置を計画するＣＡＤシステム
における部品配置方法を提供することにより達成され
る。
【０００８】
【作用】部品ライブラリ１における部品実装情報２は、
メイン実装情報５とサブ実装情報６とから構成される。
メイン実装情報５は、基板表面に実装する際の種々の実
体情報３と、表裏面で実体情報３、３’が異なることを
示すフラグ情報４とから構成され、サブ実装情報６に
は、裏面への実装に際してのみ使用される実体情報３’
が含まれる。
メイン実装情報５とサブ実装情報６とから構成される。
メイン実装情報５は、基板表面に実装する際の種々の実
体情報３と、表裏面で実体情報３、３’が異なることを
示すフラグ情報４とから構成され、サブ実装情報６に
は、裏面への実装に際してのみ使用される実体情報３’
が含まれる。
【０００９】しかして、基板表面への部品実装計画を立
てる際には、メイン実装情報５中の実体情報３が参照さ
れ、基板裏面への部品実装計画立案の際には、フラグ情
報４の状態により、メイン実装情報５、あるいはサブ実
装情報６中の実体情報３、３’が参照される。
てる際には、メイン実装情報５中の実体情報３が参照さ
れ、基板裏面への部品実装計画立案の際には、フラグ情
報４の状態により、メイン実装情報５、あるいはサブ実
装情報６中の実体情報３、３’が参照される。
【００１０】この結果、同一部品は、部品ライブラリ１
中で表裏面に関わらず同一部品として管理することがで
き、設計時に特別な意識をする必要がなくなる。
中で表裏面に関わらず同一部品として管理することがで
き、設計時に特別な意識をする必要がなくなる。
【００１１】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図１に本発明の実施例に係る
部品ライブラリ１のファイル構造を示し、部品番号７を
ヘッダとしてその下層に部品実装情報２を配置して構成
される。
基づいて詳細に説明する。図１に本発明の実施例に係る
部品ライブラリ１のファイル構造を示し、部品番号７を
ヘッダとしてその下層に部品実装情報２を配置して構成
される。
【００１２】部品実装情報２は、メイン実装情報５とサ
ブ実装情報６とに階層化されており、メイン実装情報５
には、部品を基板上に配置する際に必要な情報、この実
施例においては、リード接合用パッドの寸法を記憶した
パッドサイズ情報３１、部品のリード間隔を記憶したピ
ン間隔情報３２、隣接配置が禁止される部品を記憶した
実装限界情報３３、およびシルク印刷情報３４からなる
実体情報３を含んでいる。
ブ実装情報６とに階層化されており、メイン実装情報５
には、部品を基板上に配置する際に必要な情報、この実
施例においては、リード接合用パッドの寸法を記憶した
パッドサイズ情報３１、部品のリード間隔を記憶したピ
ン間隔情報３２、隣接配置が禁止される部品を記憶した
実装限界情報３３、およびシルク印刷情報３４からなる
実体情報３を含んでいる。
【００１３】一方、サブ実装情報６は、上記メイン実装
情報５のうち、基板の表裏によって情報内容を異ならせ
る必要の或る項目の実体情報３’、この実施例において
は、パッドサイズ情報３１’、および実装限界情報３
３’から構成される。
情報５のうち、基板の表裏によって情報内容を異ならせ
る必要の或る項目の実体情報３’、この実施例において
は、パッドサイズ情報３１’、および実装限界情報３
３’から構成される。
【００１４】さらに、上述したメイン実装情報５には、
フラグ情報４が含まれる。フラグ情報４は、基板の表裏
によって情報内容を異ならせる必要の或る実体情報３に
対して各々設けられており、パッドサイズフラグ情報４
１、および実装限界フラグ情報４２からなる。
フラグ情報４が含まれる。フラグ情報４は、基板の表裏
によって情報内容を異ならせる必要の或る実体情報３に
対して各々設けられており、パッドサイズフラグ情報４
１、および実装限界フラグ情報４２からなる。
【００１５】かかるファイル構造を有する部品ライブラ
リ１への部品実装情報２の登録は、メイン実装情報５に
実体情報３を登録することにより行われる。登録時にお
いて実体情報３が基板の表裏で異なる場合には、関係す
るフラグ情報４に例えば”１”を立てて表面側の実体情
報３をメイン実装情報５に、裏面側の実体情報３’をサ
ブ実装情報６に登録する。
リ１への部品実装情報２の登録は、メイン実装情報５に
実体情報３を登録することにより行われる。登録時にお
いて実体情報３が基板の表裏で異なる場合には、関係す
るフラグ情報４に例えば”１”を立てて表面側の実体情
報３をメイン実装情報５に、裏面側の実体情報３’をサ
ブ実装情報６に登録する。
【００１６】これに対し、実体情報３が表裏で同一の場
合には、フラグ情報４を”０”としたままで、当該実体
情報３をメイン実装情報５側に登録する。次に、かかる
部品ライブラリ１のアクセス手順を図２に示す。部品ラ
イブラリ１へのアクセスに際して、予め基板の表面への
実装計画を行うのか、あるいは基板裏面への実装計画を
立てるのかは予め決定されているために、実装部品が指
定され、当該部品実装情報２がアクセスされると、先
ず、実装面情報に基づいて、制御が分岐される。
合には、フラグ情報４を”０”としたままで、当該実体
情報３をメイン実装情報５側に登録する。次に、かかる
部品ライブラリ１のアクセス手順を図２に示す。部品ラ
イブラリ１へのアクセスに際して、予め基板の表面への
実装計画を行うのか、あるいは基板裏面への実装計画を
立てるのかは予め決定されているために、実装部品が指
定され、当該部品実装情報２がアクセスされると、先
ず、実装面情報に基づいて、制御が分岐される。
【００１７】すなわち、表面側の実装計画がなされてい
る場合には、必要な項目を全て読み込むまで、部品実装
情報２のうち、メイン実装情報５が読み込まれる。一
方、裏面側の実装計画が行われている際には、先ず、当
該項目のフラグ情報４を判定し、該フラグ情報４が”
１”である場合には、サブ実装情報６が読み込まれ、”
０”である場合には、メイン実装情報５が読み込まれ
る。
る場合には、必要な項目を全て読み込むまで、部品実装
情報２のうち、メイン実装情報５が読み込まれる。一
方、裏面側の実装計画が行われている際には、先ず、当
該項目のフラグ情報４を判定し、該フラグ情報４が”
１”である場合には、サブ実装情報６が読み込まれ、”
０”である場合には、メイン実装情報５が読み込まれ
る。
【００１８】なお、上述した実施例の説明においては、
フラグ情報４の作用が容易に理解できるように、部品実
装情報２の各項目をシリアルに読み込む場合が示されて
いるが、実際には、フラグ情報４をメイン実装情報５と
サブ実装情報６へのアクセスのスイッチとして使用して
同時に読み出しが行われる。
フラグ情報４の作用が容易に理解できるように、部品実
装情報２の各項目をシリアルに読み込む場合が示されて
いるが、実際には、フラグ情報４をメイン実装情報５と
サブ実装情報６へのアクセスのスイッチとして使用して
同時に読み出しが行われる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、設計時にプリント板の表裏を意識することな
く実装計画を立てることができるために、設計効率、お
よび管理効率を向上させることができる。
によれば、設計時にプリント板の表裏を意識することな
く実装計画を立てることができるために、設計効率、お
よび管理効率を向上させることができる。
【図１】本発明の実施例を示す図である。
【図２】読み出し手順を示すフローチャートである。
１ 部品ライブラリ ２ 部品実装情報 ３、３’ 実体情報 ３１ パッドサイズ情報 ４ フラグ情報 ４１ パッドサイズフラグ情報 ５ メイン実装情報 ６ サブ実装情報
Claims (2)
- 【請求項１】部品ライブラリ（１）中の部品実装情報
（２）に基づいて実装対象部品の基板上への配置計画を
出力するＣＡＤシステムにおける部品配置方法であっ
て、 前記部品実装情報（２）は、基板表面への実装時に採用
されるパッドサイズ情報（３１）等の実体情報（３）
と、基板裏面への実装時に実体情報（３）が異なること
を示すフラグ情報（４）とから構成されるメイン実装情
報（５）と、 基板裏面への実装時に採用される実体情報（３’）から
なるサブ実装情報（６）とから構成され、 基板裏面への部品実装時には、前記フラグ情報（４）に
基づいてメイン実装情報（５）、あるいはサブ実装情報
（６）中の実体情報（３、３’）を選択的に参照して部
品の配置を計画するＣＡＤシステムにおける部品配置方
法。 - 【請求項２】前記フラグ情報（４）には、パッドサイズ
情報（３１、３１’）の表裏面での相違を示すパッドサ
イズフラグ情報（４１）を含む請求項１記載のＣＡＤシ
ステムにおける部品配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282993A JP2938733B2 (ja) | 1993-11-12 | 1993-11-12 | Ｃａｄシステムにおける部品配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282993A JP2938733B2 (ja) | 1993-11-12 | 1993-11-12 | Ｃａｄシステムにおける部品配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07141409A true JPH07141409A (ja) | 1995-06-02 |
| JP2938733B2 JP2938733B2 (ja) | 1999-08-25 |
Family
ID=17659826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282993A Expired - Lifetime JP2938733B2 (ja) | 1993-11-12 | 1993-11-12 | Ｃａｄシステムにおける部品配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2938733B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
-
1993
- 1993-11-12 JP JP5282993A patent/JP2938733B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2938733B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0434192B1 (en) | Offset basecard | |
| JPH07141409A (ja) | Ｃａｄシステムにおける部品配置方法 | |
| JPH0578849B2 (ja) | ||
| JPH061095A (ja) | メモリカード | |
| JP2004134509A (ja) | 基板のロットトレーサビリティーシステム | |
| JP2687739B2 (ja) | 電源供給構造 | |
| JPS61253899A (ja) | 混成ｉｃ | |
| JPH06325126A (ja) | プリント基板ｃａｄシステム | |
| JP3200880B2 (ja) | 半導体装置の組合わせ構造 | |
| JP2001160662A (ja) | 電気部品実装基板 | |
| JPS593989A (ja) | 配線装置 | |
| JPS607118A (ja) | コンデンサ | |
| JPH03219664A (ja) | 薄膜配線基板 | |
| Cox | Four-Channel PC/104 MIL-STD-1553 Circuit Board | |
| JPH06223009A (ja) | 計算機間の設計データ転送方法 | |
| JPS61112395A (ja) | 混成集積回路 | |
| JPS6337692A (ja) | 多層印刷基板 | |
| JPS58168168U (ja) | 回路部品取付け装置 | |
| JPS63160897A (ja) | 集積回路装置 | |
| JPH0728861A (ja) | プリント基板配線の自動設計装置 | |
| JPH03163893A (ja) | Ｓｍｄ追加用フットプリント基板 | |
| JPH01192195A (ja) | プリント基板端子引出しパターン発生システム | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPS59195744U (ja) | 集積回路 | |
| JPH01117339A (ja) | ポリセル型機能ブロック |