JPH0713761A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0713761A JPH0713761A JP15508393A JP15508393A JPH0713761A JP H0713761 A JPH0713761 A JP H0713761A JP 15508393 A JP15508393 A JP 15508393A JP 15508393 A JP15508393 A JP 15508393A JP H0713761 A JPH0713761 A JP H0713761A
- Authority
- JP
- Japan
- Prior art keywords
- program
- instruction
- address
- execution
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高速な分岐先番地の算出を可能とする。
【構成】 主プログラム４から副プログラムを呼び出す
場合、実行装置１１は副プログラムの開始番地を表デー
タ５から副プログラム開始番地を読み出すと同時に、副
プログラムを読み出し実行を続ける。副プログラムを読
み出した時、実行装置１１は、各メモリ領域８〜１０に
副プログラムの番地，命令コードを書き込む。主プログ
ラム４内で再度同一の副プログラムを呼び出す場合、実
行装置１１はメモリ領域８〜１０の内容の照合と読み出
しを行ない、プログラム読み出し装置２に対してメモリ
領域９に書き込まれている番地以降の命令コードを読み
出すように制御することによって、副プログラム等の分
岐先番地を高速で算出し、実行する。
場合、実行装置１１は副プログラムの開始番地を表デー
タ５から副プログラム開始番地を読み出すと同時に、副
プログラムを読み出し実行を続ける。副プログラムを読
み出した時、実行装置１１は、各メモリ領域８〜１０に
副プログラムの番地，命令コードを書き込む。主プログ
ラム４内で再度同一の副プログラムを呼び出す場合、実
行装置１１はメモリ領域８〜１０の内容の照合と読み出
しを行ない、プログラム読み出し装置２に対してメモリ
領域９に書き込まれている番地以降の命令コードを読み
出すように制御することによって、副プログラム等の分
岐先番地を高速で算出し、実行する。
Description
【０００１】
【産業上の利用分野】本発明は同一の分岐命令や、副プ
ログラムの呼出時の分岐後の命令や、副プログラムの実
行開始までの時間を短縮するマイクロコンピュータに関
するものである。
ログラムの呼出時の分岐後の命令や、副プログラムの実
行開始までの時間を短縮するマイクロコンピュータに関
するものである。
【０００２】
【従来の技術】以下に従来の分岐先番地や副プログラム
の呼出処理について説明する。
の呼出処理について説明する。
【０００３】図２は、従来の同一の分岐命令や副プログ
ラムの呼出処理を行なうマイクロコンピュータを示すブ
ロック図である。図３は、副プログラムと副プログラム
のプログラム群を示す図である。
ラムの呼出処理を行なうマイクロコンピュータを示すブ
ロック図である。図３は、副プログラムと副プログラム
のプログラム群を示す図である。
【０００４】図２において、１はプログラム記憶装置で
ある。２は前記プログラム記憶装置１からプログラムで
ある命令コードを読み出すプログラム読み出し装置であ
る。３は前記プログラム読み出し装置２が読み出したプ
ログラムである命令コードの解読と実行を行なう実行装
置である。図３において、４は主プログラムである。５
は前記主プログラム４が呼び出す副プログラム群の開始
アドレスを示す表データである。前記表データ５におい
て、ＳＩＮは前記主プログラム４の命令中に「ａａ」
（ＳＩＮ，ＧＲ）が指定された場合１００番地に分岐す
ることを意味する。ＣＯＳは主プログラム４の命令中に
「ａａ」（ＣＯＳ，ＧＲ）が指定された場合２００番地
に分岐することを意味する。ＴＡＮは主プログラム４の
命令中に「ａａ」（ＴＡＮ，ＧＲ）が指定された場合４
００番地に分岐することを意味する。前記表データ５は
前記プログラム記憶装置１内に配置される。６は前記主
プログラム４で呼び出される副プログラム群である。
ある。２は前記プログラム記憶装置１からプログラムで
ある命令コードを読み出すプログラム読み出し装置であ
る。３は前記プログラム読み出し装置２が読み出したプ
ログラムである命令コードの解読と実行を行なう実行装
置である。図３において、４は主プログラムである。５
は前記主プログラム４が呼び出す副プログラム群の開始
アドレスを示す表データである。前記表データ５におい
て、ＳＩＮは前記主プログラム４の命令中に「ａａ」
（ＳＩＮ，ＧＲ）が指定された場合１００番地に分岐す
ることを意味する。ＣＯＳは主プログラム４の命令中に
「ａａ」（ＣＯＳ，ＧＲ）が指定された場合２００番地
に分岐することを意味する。ＴＡＮは主プログラム４の
命令中に「ａａ」（ＴＡＮ，ＧＲ）が指定された場合４
００番地に分岐することを意味する。前記表データ５は
前記プログラム記憶装置１内に配置される。６は前記主
プログラム４で呼び出される副プログラム群である。
【０００５】以上のように構成された同一の分岐命令や
副プログラムの呼出処理を行なうマイクロコンピュータ
について、以下にその動作を説明する。
副プログラムの呼出処理を行なうマイクロコンピュータ
について、以下にその動作を説明する。
【０００６】プログラム記憶装置１上に存在する主プロ
グラム４はプログラム読み出し装置２によって読み出さ
れ、実行装置３で実行される。前記主プログラム４を実
行装置３で実行中に、副プログラムであるＣＯＳ関数を
７００番地のＪＳＲ「ａａ」（ＣＯＳ，ＧＲ）命令によ
って呼び出す場合、前記実行装置３は前記ＪＳＲ命令中
の分岐先番地を算出するためにＣＯＳとＧＲの加算を行
い、表データ５の中のＣＯＳの番地を得て、その内容で
ある副プログラムの開始番地２００を前記プログラム記
憶装置１内から前記プログラム読み出し装置２を通じて
読み出す。前記実行装置３は前記プログラム記憶装置１
から前記プログラム読み出し装置２を通じて副プログラ
ムである前記ＣＯＳ関数を２００番地から読み出し副プ
ログラムの実行に移る。
グラム４はプログラム読み出し装置２によって読み出さ
れ、実行装置３で実行される。前記主プログラム４を実
行装置３で実行中に、副プログラムであるＣＯＳ関数を
７００番地のＪＳＲ「ａａ」（ＣＯＳ，ＧＲ）命令によ
って呼び出す場合、前記実行装置３は前記ＪＳＲ命令中
の分岐先番地を算出するためにＣＯＳとＧＲの加算を行
い、表データ５の中のＣＯＳの番地を得て、その内容で
ある副プログラムの開始番地２００を前記プログラム記
憶装置１内から前記プログラム読み出し装置２を通じて
読み出す。前記実行装置３は前記プログラム記憶装置１
から前記プログラム読み出し装置２を通じて副プログラ
ムである前記ＣＯＳ関数を２００番地から読み出し副プ
ログラムの実行に移る。
【０００７】主プログラム内で、再度同一の副プログラ
ムである前記ＣＯＳ関数を呼び出す場合、前記の一連の
同一作業を再実行し、副プログラムの開始アドレスの算
出後、前記副プログラムの実行を行なう。
ムである前記ＣＯＳ関数を呼び出す場合、前記の一連の
同一作業を再実行し、副プログラムの開始アドレスの算
出後、前記副プログラムの実行を行なう。
【０００８】主プログラム中のＴＡＮ関数への分岐命令
である８００番地のＪＭＰ「ａａ」（ＴＡＮ，ＧＲ）命
令を実行する場合も同様に、前記実行装置３は前記ＪＭ
Ｐ命令中の分岐先番地を算出するためにＴＡＮとＧＲの
加算を行い、表データ５中のＴＡＮの番地を得、その内
容である分岐先番地４００を前記プログラム読み出し装
置２を通じて読み出す。前記実行装置３は前記プログラ
ム記憶装置１から前記プログラム読み出し装置２を通じ
て、前記ＴＡＮ関数を４００番地から読み出してＣＭＰ
命令に分岐する。主プログラム中で同一の前記分岐命令
を実行する場合、再度同一の作業を行い分岐番地の算出
を行なう。
である８００番地のＪＭＰ「ａａ」（ＴＡＮ，ＧＲ）命
令を実行する場合も同様に、前記実行装置３は前記ＪＭ
Ｐ命令中の分岐先番地を算出するためにＴＡＮとＧＲの
加算を行い、表データ５中のＴＡＮの番地を得、その内
容である分岐先番地４００を前記プログラム読み出し装
置２を通じて読み出す。前記実行装置３は前記プログラ
ム記憶装置１から前記プログラム読み出し装置２を通じ
て、前記ＴＡＮ関数を４００番地から読み出してＣＭＰ
命令に分岐する。主プログラム中で同一の前記分岐命令
を実行する場合、再度同一の作業を行い分岐番地の算出
を行なう。
【０００９】従来技術では、同一の分岐命令や副プログ
ラムの呼出時は、そのたびに同一の分岐先番地や副プロ
グラムの開始アドレスを算出していた。
ラムの呼出時は、そのたびに同一の分岐先番地や副プロ
グラムの開始アドレスを算出していた。
【００１０】
【発明が解決しようとする課題】しかしながら前記の従
来の構成では、ひとつの分岐命令の処理やひとつ副プロ
グラムの呼出に多くの手順を必要とし、そのたびに同一
の分岐先番地や副プログラムの開始番地を算出するた
め、分岐命令や副プログラムの呼出が頻発すると、プロ
グラム全体の実行時間が長くなるという課題を有してい
た。
来の構成では、ひとつの分岐命令の処理やひとつ副プロ
グラムの呼出に多くの手順を必要とし、そのたびに同一
の分岐先番地や副プログラムの開始番地を算出するた
め、分岐命令や副プログラムの呼出が頻発すると、プロ
グラム全体の実行時間が長くなるという課題を有してい
た。
【００１１】本発明は同一の分岐命令や副プログラムの
呼出時は、そのたびに同一の分岐先番地や副プログラム
の開始番地を算出するため、分岐命令や副プログラムの
呼出が頻発すると、プログラム全体の実行時間が長くな
るという従来の課題を解決するもので、同一の分岐命令
や副プログラムの呼出時の分岐後の命令や副プログラム
の実行開始までの時間を短縮する高速分岐装置を備えた
マイクロコンピュータを提供することを目的とする。
呼出時は、そのたびに同一の分岐先番地や副プログラム
の開始番地を算出するため、分岐命令や副プログラムの
呼出が頻発すると、プログラム全体の実行時間が長くな
るという従来の課題を解決するもので、同一の分岐命令
や副プログラムの呼出時の分岐後の命令や副プログラム
の実行開始までの時間を短縮する高速分岐装置を備えた
マイクロコンピュータを提供することを目的とする。
【００１２】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明に係るマイクロコンピュータは、以下の
ような構成を有している。すなわち、プログラムを記憶
する記憶装置と、前記記憶装置内のプログラム中の分岐
先番地を一時記憶可能なメモリ装置と、前記記憶装置か
らプログラムである命令コードを読み出す読み出し装置
と、プログラムである命令コードの解読と実行を行な
い、前記メモリ装置を制御する実行装置とを有すること
を特徴とする。そして前記メモリ装置が、複数個のメモ
リ領域を一組として複数組備えていることを特徴とし、
少なくとも分岐命令の開始番地を記憶するメモリ領域
と、分岐命令実行直後の開始番地を記憶するメモリ領域
と、分岐命令実行直後の命令コードを記憶するメモリ領
域とを一組として複数組備えていることを特徴とする。
るために本発明に係るマイクロコンピュータは、以下の
ような構成を有している。すなわち、プログラムを記憶
する記憶装置と、前記記憶装置内のプログラム中の分岐
先番地を一時記憶可能なメモリ装置と、前記記憶装置か
らプログラムである命令コードを読み出す読み出し装置
と、プログラムである命令コードの解読と実行を行な
い、前記メモリ装置を制御する実行装置とを有すること
を特徴とする。そして前記メモリ装置が、複数個のメモ
リ領域を一組として複数組備えていることを特徴とし、
少なくとも分岐命令の開始番地を記憶するメモリ領域
と、分岐命令実行直後の開始番地を記憶するメモリ領域
と、分岐命令実行直後の命令コードを記憶するメモリ領
域とを一組として複数組備えていることを特徴とする。
【００１３】
【作用】前記構成によって、同一の分岐命令や副プログ
ラムの呼出時に高速な分岐先番地の算出ができる。
ラムの呼出時に高速な分岐先番地の算出ができる。
【００１４】
【実施例】以下に本発明の一実施例ついて、図面を参照
しながら説明する。
しながら説明する。
【００１５】図１は、本実施例に係るマイクロコンピュ
ータの構成を示すブロック図である。また図３は、副プ
ログラムと副プログラムのプログラム群を示す図であ
り、従来の技術に示したものと同一である。
ータの構成を示すブロック図である。また図３は、副プ
ログラムと副プログラムのプログラム群を示す図であ
り、従来の技術に示したものと同一である。
【００１６】図１において、１はプログラム記憶装置で
ある。７は前記プログラム記憶装置１内のプログラム中
の分岐先番地を一時記憶可能なメモリ装置である高速分
岐装置である。８は分岐命令の開始番地を記憶する第１
のメモリ領域である。９は分岐命令実行直後の開始番地
を記憶する第２のメモリ領域である。１０は分岐命令実
行直後の命令コードを記憶する第３のメモリ領域であ
る。前記高速分岐装置７は、これら第１のメモリ領域
８、第２のメモリ装置９、第３のメモリ装置１０が一組
となった複数個のメモリ領域で構成されている。２は前
記プログラム記憶装置１からプログラムである命令コー
ドを読み出すプログラム読み出し装置である。１１はプ
ログラムである命令コードの解読と実行を行なう実行装
置であり、前記実行装置１１は、前記高速分岐装置７を
制御する。
ある。７は前記プログラム記憶装置１内のプログラム中
の分岐先番地を一時記憶可能なメモリ装置である高速分
岐装置である。８は分岐命令の開始番地を記憶する第１
のメモリ領域である。９は分岐命令実行直後の開始番地
を記憶する第２のメモリ領域である。１０は分岐命令実
行直後の命令コードを記憶する第３のメモリ領域であ
る。前記高速分岐装置７は、これら第１のメモリ領域
８、第２のメモリ装置９、第３のメモリ装置１０が一組
となった複数個のメモリ領域で構成されている。２は前
記プログラム記憶装置１からプログラムである命令コー
ドを読み出すプログラム読み出し装置である。１１はプ
ログラムである命令コードの解読と実行を行なう実行装
置であり、前記実行装置１１は、前記高速分岐装置７を
制御する。
【００１７】以上のように構成された本実施例に係るマ
イクロコンピュータについて、以下にその動作を説明す
る。
イクロコンピュータについて、以下にその動作を説明す
る。
【００１８】プログラム記憶装置１上に存在する主プロ
グラム４はプログラム読み出し装置２によって読み出さ
れ、実行装置１１で実行される。主プログラム４を実行
装置１１で実行中に、副プログラムであるＣＯＳ関数を
７００番地のＪＳＲ「ａａ」（ＣＯＳ，ＧＲ）命令によ
って呼び出す場合、従来技術と同様に実行装置１１は、
前記ＪＳＲ命令中の分岐先番地の算出するためにＣＯＳ
とＧＲの加算を行ない、表データ５の中のＣＯＳの番地
を得て、その内容である副プログラムの開始番地２００
を前記プログラム記憶装置１内から前記プログラム読み
出し装置２を通じて読み出す。前記実行装置１１は前記
プログラム記憶装置１から前記プログラム読み出し装置
２を通じて副プログラムである前記ＣＯＳ関数を２００
番地から読み出し副プログラムの実行に移る。さらに、
前記実行装置１１が前記ＣＯＳ関数を２００番地から読
み出した時、前記実行装置１１は、高速分岐装置７の第
１のメモリ領域８に前記ＪＳＲ命令の開始番地である７
００番地というデータを、第２のメモリ領域９には２０
０番地というデータを、第３のメモリ領域１０には減算
命令であるＳＵＢの命令コードをそれぞれに書き込む。
グラム４はプログラム読み出し装置２によって読み出さ
れ、実行装置１１で実行される。主プログラム４を実行
装置１１で実行中に、副プログラムであるＣＯＳ関数を
７００番地のＪＳＲ「ａａ」（ＣＯＳ，ＧＲ）命令によ
って呼び出す場合、従来技術と同様に実行装置１１は、
前記ＪＳＲ命令中の分岐先番地の算出するためにＣＯＳ
とＧＲの加算を行ない、表データ５の中のＣＯＳの番地
を得て、その内容である副プログラムの開始番地２００
を前記プログラム記憶装置１内から前記プログラム読み
出し装置２を通じて読み出す。前記実行装置１１は前記
プログラム記憶装置１から前記プログラム読み出し装置
２を通じて副プログラムである前記ＣＯＳ関数を２００
番地から読み出し副プログラムの実行に移る。さらに、
前記実行装置１１が前記ＣＯＳ関数を２００番地から読
み出した時、前記実行装置１１は、高速分岐装置７の第
１のメモリ領域８に前記ＪＳＲ命令の開始番地である７
００番地というデータを、第２のメモリ領域９には２０
０番地というデータを、第３のメモリ領域１０には減算
命令であるＳＵＢの命令コードをそれぞれに書き込む。
【００１９】主プログラム４内で、再度同一の副プログ
ラムである前記ＣＯＳ関数を２００番地から呼び出す場
合、前記実行装置１１は前記高速分岐装置７内の前記メ
モリ領域８，９，１０の内容を読み出し、第１のメモリ
領域８の内容である２００番地と前記ＣＯＳ関数の開始
番地２００の照合と両者の一致を確認後、前記プログラ
ム読み出し装置２に対して、第２のメモリ領域９に記憶
されている副プログラム開始番地２００以降の命令コー
ドを読み出すように制御し、第３のメモリ領域１０の内
容から前記ＳＵＢ命令を即座に実行する。
ラムである前記ＣＯＳ関数を２００番地から呼び出す場
合、前記実行装置１１は前記高速分岐装置７内の前記メ
モリ領域８，９，１０の内容を読み出し、第１のメモリ
領域８の内容である２００番地と前記ＣＯＳ関数の開始
番地２００の照合と両者の一致を確認後、前記プログラ
ム読み出し装置２に対して、第２のメモリ領域９に記憶
されている副プログラム開始番地２００以降の命令コー
ドを読み出すように制御し、第３のメモリ領域１０の内
容から前記ＳＵＢ命令を即座に実行する。
【００２０】主プログラム４中の分岐命令である８００
番地のＪＭＰ「ａａ」（ＴＡＮ、ＧＲ）命令を実行する
場合も従来の技術と同様に、前記実行装置１１は前記Ｊ
ＭＰ命令中の分岐先番地の算出するためにＴＡＮとＧＲ
の加算を行い、表データ５の中のＴＡＮの番地を得て、
その内容である分岐番地４００を前記プログラム記憶装
置１内から前記プログラム読み出し装置２を通じて読み
出す。前記実行装置１１は前記プログラム記憶装置１か
ら前記プログラム読み出し装置２を通じて分岐先である
前記ＴＡＮ関数を４００番地から読み出して分岐する。
つぎに、前記メモリ領域８，９，１０に分岐命令の開始
番地と分岐命令実行直後の開始番地と分岐命令実行直後
の命令コードであるＣＭＰ命令を前記実行装置１１が書
き込む。
番地のＪＭＰ「ａａ」（ＴＡＮ、ＧＲ）命令を実行する
場合も従来の技術と同様に、前記実行装置１１は前記Ｊ
ＭＰ命令中の分岐先番地の算出するためにＴＡＮとＧＲ
の加算を行い、表データ５の中のＴＡＮの番地を得て、
その内容である分岐番地４００を前記プログラム記憶装
置１内から前記プログラム読み出し装置２を通じて読み
出す。前記実行装置１１は前記プログラム記憶装置１か
ら前記プログラム読み出し装置２を通じて分岐先である
前記ＴＡＮ関数を４００番地から読み出して分岐する。
つぎに、前記メモリ領域８，９，１０に分岐命令の開始
番地と分岐命令実行直後の開始番地と分岐命令実行直後
の命令コードであるＣＭＰ命令を前記実行装置１１が書
き込む。
【００２１】主プログラム４中で同一の前記分岐命令を
実行する場合、前記実行装置１１がメモリ領域８，９，
１０内の内容を読み出し、第１のメモリ領域８の内容で
ある４００番地と前記ＴＡＮ関数の開始番地４００との
照合と両者の一致の確認後、前記プログラム読み出し装
置２に対して、第２のメモリ領域９に記憶されている分
岐先４００以降の命令コードを読み出すように制御し、
第３のメモリ領域１０の内容から、分岐先命令である前
記ＣＭＰ命令を即座に実行する。
実行する場合、前記実行装置１１がメモリ領域８，９，
１０内の内容を読み出し、第１のメモリ領域８の内容で
ある４００番地と前記ＴＡＮ関数の開始番地４００との
照合と両者の一致の確認後、前記プログラム読み出し装
置２に対して、第２のメモリ領域９に記憶されている分
岐先４００以降の命令コードを読み出すように制御し、
第３のメモリ領域１０の内容から、分岐先命令である前
記ＣＭＰ命令を即座に実行する。
【００２２】
【発明の効果】本発明のマイクロコンピュータによれ
ば、分岐命令や副プログラムの呼出命令の開始番地と分
岐先番地が一組となって一時記憶が可能であり、前記一
時記憶装置が複数個で構成されることによって、同一の
分岐命令や副プログラムの呼出時に高速な分岐先番地を
算出することができる。
ば、分岐命令や副プログラムの呼出命令の開始番地と分
岐先番地が一組となって一時記憶が可能であり、前記一
時記憶装置が複数個で構成されることによって、同一の
分岐命令や副プログラムの呼出時に高速な分岐先番地を
算出することができる。
【図１】本発明の一実施例に係るマイクロコンピュータ
の構成を示すブロック図
の構成を示すブロック図
【図２】従来のマイクロコンピュータの構成を示すブロ
ック図
ック図
【図３】マイクロコンピュータで使用するプログラム群
を示す図
を示す図
１ プログラム記憶装置 ２ プログラム読み出し装置 ３ 実行装置 ４ 主プログラム ５ 表データ ６ 副プログラム群 ７ 高速分岐装置 ８ 第１のメモリ領域 ９ 第２のメモリ領域 １０ 第３のメモリ領域 １１ 実行装置
Claims (3)
- 【請求項１】プログラムを記憶する記憶装置と、前記記
憶装置内のプログラム中の分岐先番地を一時記憶可能な
メモリ装置と、前記記憶装置からプログラムである命令
コードを読み出す読み出し装置と、プログラムである命
令コードの解読と実行を行ない、前記メモリ装置を制御
する実行装置とを有することを特徴とするマイクロコン
ピュータ。 - 【請求項２】プログラムを記憶する記憶装置と、前記記
憶装置内のプログラム中の分岐先番地を一時記憶可能な
メモリ装置と、前記記憶装置からプログラムである命令
コードを読み出す読み出し装置と、プログラムである命
令コードの解読と実行を行ない、前記メモリ装置を制御
する実行装置とを有し、前記メモリ装置が、複数個のメ
モリ領域を一組として複数組備えていることを特徴とす
る請求項１記載のマイクロコンピュータ。 - 【請求項３】プログラムを記憶する記憶装置と、前記記
憶装置内のプログラム中の分岐先番地を一時記憶可能な
メモリ装置と、前記記憶装置からプログラムである命令
コードを読み出す読み出し装置と、プログラムである命
令コードの解読と実行を行ない、前記メモリ装置を制御
する実行装置とを有し、前記メモリ装置が、少なくとも
分岐命令の開始番地を記憶するメモリ領域と、分岐命令
実行直後の開始番地を記憶するメモリ領域と、分岐命令
実行直後の命令コードを記憶するメモリ領域とを一組と
して複数組備えていることを特徴とする請求項１または
請求項２記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15508393A JPH0713761A (ja) | 1993-06-25 | 1993-06-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15508393A JPH0713761A (ja) | 1993-06-25 | 1993-06-25 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713761A true JPH0713761A (ja) | 1995-01-17 |
Family
ID=15598289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15508393A Pending JPH0713761A (ja) | 1993-06-25 | 1993-06-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011080647A2 (en) | 2009-12-28 | 2011-07-07 | Pfizer Inc. | Gelatin capsules and gelatin compositions for forming capsule coating |
-
1993
- 1993-06-25 JP JP15508393A patent/JPH0713761A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011080647A2 (en) | 2009-12-28 | 2011-07-07 | Pfizer Inc. | Gelatin capsules and gelatin compositions for forming capsule coating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0713761A (ja) | マイクロコンピュータ | |
| JPS6049340B2 (ja) | 分岐命令先取り方式 | |
| JPH0496122A (ja) | 情報処理装置 | |
| JPS6240538A (ja) | デ−タ処理装置 | |
| JPS59206947A (ja) | マイクロプログラム制御装置 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPH05274341A (ja) | ベクトル命令処理装置 | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| KR960029969A (ko) | 파이프라인 처리기능을 갖는 데이타프로세서 | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPH0323938B2 (ja) | ||
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS58181152A (ja) | デ−タ処理装置のデバグ方式 | |
| JPH03174638A (ja) | データ処理装置 | |
| JPS58181345A (ja) | 通信装置 | |
| JPH04332050A (ja) | 再起動時中断点からの再開可能なデバガ | |
| JPS6175930A (ja) | マイクロプログラム制御装置 | |
| JPS62281040A (ja) | ペ−ジ管理方式 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS63132306A (ja) | プログラマブル・コントロ−ラ |