JPH07134732A - Ｌｓｉ電源配線レイアウトシステム - Google Patents
Ｌｓｉ電源配線レイアウトシステムInfo
- Publication number
- JPH07134732A JPH07134732A JP5280997A JP28099793A JPH07134732A JP H07134732 A JPH07134732 A JP H07134732A JP 5280997 A JP5280997 A JP 5280997A JP 28099793 A JP28099793 A JP 28099793A JP H07134732 A JPH07134732 A JP H07134732A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layout
- wiring
- supply wiring
- library
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ハードマクロとそのレイアウトデータとを１対
１対応としてレイアウトライブラリの容量を低減すると
共にその管理を容易にし、かつ設計工数を低減する。 【構成】レイアウトライブラリ２には、周回電源配線の
配置前の周回電源配線領域のレイアウトデータを各ハー
ドマクロに対し１対１対応で格納する。配線領域配線部
５で、レイアウトデータに基ずき周回電源配線領域の配
置を行う。配置された周回電源配線領域に対し、電源配
線レイアウト部６で、所定の設計基準に従って周回電源
配線をレイアウトする。
１対応としてレイアウトライブラリの容量を低減すると
共にその管理を容易にし、かつ設計工数を低減する。 【構成】レイアウトライブラリ２には、周回電源配線の
配置前の周回電源配線領域のレイアウトデータを各ハー
ドマクロに対し１対１対応で格納する。配線領域配線部
５で、レイアウトデータに基ずき周回電源配線領域の配
置を行う。配置された周回電源配線領域に対し、電源配
線レイアウト部６で、所定の設計基準に従って周回電源
配線をレイアウトする。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ電源配線レイアウ
トシステムに関し、特に１つの基板上に半導体集積回路
を形成する複数のハードマクロの周回電源配線を含む電
源配線のレイアウトを行うＬＳＩ電源配線レイアウトシ
ステムに関する。
トシステムに関し、特に１つの基板上に半導体集積回路
を形成する複数のハードマクロの周回電源配線を含む電
源配線のレイアウトを行うＬＳＩ電源配線レイアウトシ
ステムに関する。
【０００２】
【従来の技術】近年、大規模ＬＳＩの設計においては、
予め最適設計が済んで固定されたマスクパターンを備え
モジュールとしてまとまった機能をもつ回路、すなわち
ハードマクロを配置し、これらハードマクロの電源及び
ＬＳＩ全体の電源の配線レイアウトを行う方法が採用さ
れるようになってきた。この場合、電源配線は、ハード
マクロそれぞれの回路領域の周囲に周回電源配線を設
け、これら周回電源配線を接続してＬＳＩ全体の電源配
線を構成する。このような電源配線のレイアウト方法を
採用したＬＳＩ電源配線システムによりハードマクロの
周回電源配線をレイアウトしたＬＳＩのレイアウト図を
図３に示す。
予め最適設計が済んで固定されたマスクパターンを備え
モジュールとしてまとまった機能をもつ回路、すなわち
ハードマクロを配置し、これらハードマクロの電源及び
ＬＳＩ全体の電源の配線レイアウトを行う方法が採用さ
れるようになってきた。この場合、電源配線は、ハード
マクロそれぞれの回路領域の周囲に周回電源配線を設
け、これら周回電源配線を接続してＬＳＩ全体の電源配
線を構成する。このような電源配線のレイアウト方法を
採用したＬＳＩ電源配線システムによりハードマクロの
周回電源配線をレイアウトしたＬＳＩのレイアウト図を
図３に示す。
【０００３】この周回電源配線のレイアウトは、１つの
基板２１上に、ＬＳＩを構成するハードマクロそれぞれ
のハードマクロ回路領域２３が配置され、これらハード
マクロ回路領域２３それぞれの周囲には周回電源配線２
４がレイアウトされている。
基板２１上に、ＬＳＩを構成するハードマクロそれぞれ
のハードマクロ回路領域２３が配置され、これらハード
マクロ回路領域２３それぞれの周囲には周回電源配線２
４がレイアウトされている。
【０００４】この周回電源配線のレイアウトにおいて、
縦方向の配線を優先度の高い配線として第１の配線層に
配置した場合、横方向の配線は第２の配線層に配置して
（破線の部分）、各配線層で相互接続を行ったとき、互
いにぶつかり合うことのないようにする必要がある。同
一回路のハードマクロを複数使用するＬＳＩにおいて
は、これらハードマクロを、図３のように、長辺方向を
縦方向と横方向とに配置する場合が生じる。この場合に
は、長辺方向の周回電源配線を、図３の左側のように第
１の配線層に、図３の右側のように第２の配線層にそれ
ぞれ配置することになり、１つのハードマクロに対し２
つの周回電源配線のレイアウトが存在する。
縦方向の配線を優先度の高い配線として第１の配線層に
配置した場合、横方向の配線は第２の配線層に配置して
（破線の部分）、各配線層で相互接続を行ったとき、互
いにぶつかり合うことのないようにする必要がある。同
一回路のハードマクロを複数使用するＬＳＩにおいて
は、これらハードマクロを、図３のように、長辺方向を
縦方向と横方向とに配置する場合が生じる。この場合に
は、長辺方向の周回電源配線を、図３の左側のように第
１の配線層に、図３の右側のように第２の配線層にそれ
ぞれ配置することになり、１つのハードマクロに対し２
つの周回電源配線のレイアウトが存在する。
【０００５】このような周回電源配線のレイアウトをラ
イブラリとして備え、このレイアウトライブラリを用い
てハードマクロの周回電源配線をレイアウトする構成の
ＬＳＩ電源配線レイアウトシステムがある（例えば、特
開平２−２９１１４８号公報参照）。
イブラリとして備え、このレイアウトライブラリを用い
てハードマクロの周回電源配線をレイアウトする構成の
ＬＳＩ電源配線レイアウトシステムがある（例えば、特
開平２−２９１１４８号公報参照）。
【０００６】図４にこの種のＬＳＩ電源配線レイアウト
システムの一例のブロック図を、図５にその動作フロー
チャートを示す。
システムの一例のブロック図を、図５にその動作フロー
チャートを示す。
【０００７】このＬＳＩ電源配線レイアウトシステム
は、１つの基板上に形成されて半導体集積回路を構成す
る複数のハードマクロそれぞれの周回電源配線を含むネ
ットリストをこれらネットリストと対応する周回電源配
線のライブラリ名と共に格納するネットリストファイル
１ａと、このネットリストファイル１ａからレイアウト
設計対象のハードマクロのネットリスト及びライブラリ
名を読み込むネットリスト読込み部３ａと、前記複数の
ハードマクロそれぞれの周回電源配線のレイアウトデー
タをそれぞれのライブラリ名と対応させて格納するレイ
アウトライブラリ２ａと、ネットリスト読込み部３ａに
より読込まれたハードマクロのライブラリ名と対応する
レイアウトデータをレイアウトライブラリ２ａから読込
むライブラリ読込み部４ａと、このライブラリ読込み部
４ａにより読込まれたレイアウトデータ及びネットリス
ト読込み部３ａにより読込まれたネットリストと所定の
設計基準とに従って各ハードマクロの周回電源配線のレ
イアウトを行う周回電源配線レイアウト部８と、この周
回電源配線レイアウト部８によるレイアウト結果に対し
ネットリスト読込み部３ａからのネットリストに従って
このＬＳＩのその他の電源配線のレイアウトを行う電源
配線レイアウト部６ａと、この電源配線レイアウト部６
ａからのレイアウト結果に対し所定の確認シミュレーシ
ョンを行うシミュレーション部７とを有する構成となっ
ている。
は、１つの基板上に形成されて半導体集積回路を構成す
る複数のハードマクロそれぞれの周回電源配線を含むネ
ットリストをこれらネットリストと対応する周回電源配
線のライブラリ名と共に格納するネットリストファイル
１ａと、このネットリストファイル１ａからレイアウト
設計対象のハードマクロのネットリスト及びライブラリ
名を読み込むネットリスト読込み部３ａと、前記複数の
ハードマクロそれぞれの周回電源配線のレイアウトデー
タをそれぞれのライブラリ名と対応させて格納するレイ
アウトライブラリ２ａと、ネットリスト読込み部３ａに
より読込まれたハードマクロのライブラリ名と対応する
レイアウトデータをレイアウトライブラリ２ａから読込
むライブラリ読込み部４ａと、このライブラリ読込み部
４ａにより読込まれたレイアウトデータ及びネットリス
ト読込み部３ａにより読込まれたネットリストと所定の
設計基準とに従って各ハードマクロの周回電源配線のレ
イアウトを行う周回電源配線レイアウト部８と、この周
回電源配線レイアウト部８によるレイアウト結果に対し
ネットリスト読込み部３ａからのネットリストに従って
このＬＳＩのその他の電源配線のレイアウトを行う電源
配線レイアウト部６ａと、この電源配線レイアウト部６
ａからのレイアウト結果に対し所定の確認シミュレーシ
ョンを行うシミュレーション部７とを有する構成となっ
ている。
【０００８】次に、このＬＳＩ電源配線レイアウトシス
テムの動作について説明する。
テムの動作について説明する。
【０００９】レイアウトライブラリ２ａには、１つのハ
ードマクロに対し少なくとも２つの周回電源配線のレイ
アウトデータがそれぞれのライブラリ名と対応して格納
されている。この２つの周回電源配線のレイアウトデー
タとは、図３に示されたライブラリ配線２５ａ，２５ｂ
とそれぞれ対応するものである。
ードマクロに対し少なくとも２つの周回電源配線のレイ
アウトデータがそれぞれのライブラリ名と対応して格納
されている。この２つの周回電源配線のレイアウトデー
タとは、図３に示されたライブラリ配線２５ａ，２５ｂ
とそれぞれ対応するものである。
【００１０】周回電源配線レイアウト部８は、ネットリ
スト読込み部３ａで読込まれたネットリストと対応する
ライブラリ名の周回電源配線のレイアウトデータにより
そのレイアウトを所定の設計基準に従って行う（ステッ
プＳ１３）。このとき、配線層が設計基準に適合してい
なければライブラリ名を入れ換えて再びレイアウトライ
ブラリ２ａからのそのライブラリ名のレイアウトデータ
を読込み、上記の動作をくり返えす（Ｓ１４，Ｓ１５，
Ｓ１２〜Ｓ１４）。
スト読込み部３ａで読込まれたネットリストと対応する
ライブラリ名の周回電源配線のレイアウトデータにより
そのレイアウトを所定の設計基準に従って行う（ステッ
プＳ１３）。このとき、配線層が設計基準に適合してい
なければライブラリ名を入れ換えて再びレイアウトライ
ブラリ２ａからのそのライブラリ名のレイアウトデータ
を読込み、上記の動作をくり返えす（Ｓ１４，Ｓ１５，
Ｓ１２〜Ｓ１４）。
【００１１】各ハードマクロの周回電源配線のレイアウ
トが終了した後は、電源配線レイアウト部６ａにより、
周回電源配線相互接続等の残りの電源配線のレイアウト
を行う（Ｓ１６）。この時点で電源配線のレイアウト設
計はほぼ終了し、その確認のためのシミュレーションを
行う（Ｓ１９）が、周回電源配線のレイアウト時にライ
ブラリ名を入れ換えを行ったものについては、ここでそ
のライブラリ名を元に戻し（Ｓ１８）てから確認シミュ
レーションを行う。これは、シミュレーションのプログ
ラムや基準等が、ネットリストの元のライブラリ名に基
ずいて設定されているためである。確認シミュレーショ
ンの結果が良好であれば、この電源配線のレイアウト設
計は終了する。
トが終了した後は、電源配線レイアウト部６ａにより、
周回電源配線相互接続等の残りの電源配線のレイアウト
を行う（Ｓ１６）。この時点で電源配線のレイアウト設
計はほぼ終了し、その確認のためのシミュレーションを
行う（Ｓ１９）が、周回電源配線のレイアウト時にライ
ブラリ名を入れ換えを行ったものについては、ここでそ
のライブラリ名を元に戻し（Ｓ１８）てから確認シミュ
レーションを行う。これは、シミュレーションのプログ
ラムや基準等が、ネットリストの元のライブラリ名に基
ずいて設定されているためである。確認シミュレーショ
ンの結果が良好であれば、この電源配線のレイアウト設
計は終了する。
【００１２】
【発明が解決しようとする課題】この従来のＬＳＩ電源
配線レイアウトシステムでは、レイアウトライブラリ
に、同一のハードマクロであっても電源配線の形成層の
相違等のレイアウトデータの相違があると、それらに異
なるライブラリ名を対応させてそのレイアウトデータを
格納する構成となっているので、レイアウトライブラリ
の容量が増大するという欠点と、電源配線の幅や間隔等
の変更があった場合には、レイアウトライブラリに、こ
れらの変更を盛込んだレイアウトデータを新たなライブ
ラリ名と対応させて格納する必要があるため、更にレイ
アウトライブラリの容量が増大すると共にその管理が煩
雑になるという欠点があり、ネットリストと対応するラ
イブラリ名のレイアウトデータに基ずいてレイアウトを
行ったとき優先配線方向の配線層が異なるとライブラリ
名を入れ換えて再度レイアウトデータを読込み、確認シ
ミュレーションの前で元に戻す必要があるため、工程数
が増加し設計工数が増大するという欠点があった。
配線レイアウトシステムでは、レイアウトライブラリ
に、同一のハードマクロであっても電源配線の形成層の
相違等のレイアウトデータの相違があると、それらに異
なるライブラリ名を対応させてそのレイアウトデータを
格納する構成となっているので、レイアウトライブラリ
の容量が増大するという欠点と、電源配線の幅や間隔等
の変更があった場合には、レイアウトライブラリに、こ
れらの変更を盛込んだレイアウトデータを新たなライブ
ラリ名と対応させて格納する必要があるため、更にレイ
アウトライブラリの容量が増大すると共にその管理が煩
雑になるという欠点があり、ネットリストと対応するラ
イブラリ名のレイアウトデータに基ずいてレイアウトを
行ったとき優先配線方向の配線層が異なるとライブラリ
名を入れ換えて再度レイアウトデータを読込み、確認シ
ミュレーションの前で元に戻す必要があるため、工程数
が増加し設計工数が増大するという欠点があった。
【００１３】本発明の目的は、レイアウトライブラリの
容量を低減すると共にその管理を容易にし、かつ設計工
数を低減することができるＬＳＩ電源配線レイアウトシ
ステムを提供することにある。
容量を低減すると共にその管理を容易にし、かつ設計工
数を低減することができるＬＳＩ電源配線レイアウトシ
ステムを提供することにある。
【００１４】
【課題を解決するための手段】本発明のＬＳＩ電源配線
レイアウトシステムは、１つの基板上に形成されて半導
体集積回路を構成する複数のハードマクロそれぞれの周
回電源配線を含むネットリストをこれらネットリストと
対応する周回電源配線領域のライブラリ名と共に格納す
るネットリストファイルと、このネットリストファイル
からレイアウト設計対象のハードマクロのネットリスト
及びライブラリ名を読み込むネットリスト読込み手段
と、前記複数のハードマクロそれぞれの周回電源配線の
形成領域のレイアウトデータを周回電源配線領域のライ
ブラリ名と対応させて格納するレイアウトライブラリ
と、前記ネットリスト読込み手段により読込まれたハー
ドマクロのライブラリ名と対応するレイアウトデータを
前記レイアウトライブラリから読込むライブラリ読込み
手段と、このライブラリ読込み手段により読込まれたレ
イアウトデータと対応する周回電源配線領域を前記基板
上に配置する配線領域配置手段と、この配線領域配置手
段により配置された周回電源配線領域に対し所定の設計
基準及び前記ネットリスト読込み手段により読み込まれ
たネットリストに従って周回電源配線のレイアウトを行
うと共に前記基板上の全ての電源配線のレイアウトを行
う電源配線レイアウト手段と、この電源配線レイアウト
手段によりレイアウトされた電源配線に対し所定の確認
シミュレーションを行うシミュレーション手段とを有し
ている。
レイアウトシステムは、１つの基板上に形成されて半導
体集積回路を構成する複数のハードマクロそれぞれの周
回電源配線を含むネットリストをこれらネットリストと
対応する周回電源配線領域のライブラリ名と共に格納す
るネットリストファイルと、このネットリストファイル
からレイアウト設計対象のハードマクロのネットリスト
及びライブラリ名を読み込むネットリスト読込み手段
と、前記複数のハードマクロそれぞれの周回電源配線の
形成領域のレイアウトデータを周回電源配線領域のライ
ブラリ名と対応させて格納するレイアウトライブラリ
と、前記ネットリスト読込み手段により読込まれたハー
ドマクロのライブラリ名と対応するレイアウトデータを
前記レイアウトライブラリから読込むライブラリ読込み
手段と、このライブラリ読込み手段により読込まれたレ
イアウトデータと対応する周回電源配線領域を前記基板
上に配置する配線領域配置手段と、この配線領域配置手
段により配置された周回電源配線領域に対し所定の設計
基準及び前記ネットリスト読込み手段により読み込まれ
たネットリストに従って周回電源配線のレイアウトを行
うと共に前記基板上の全ての電源配線のレイアウトを行
う電源配線レイアウト手段と、この電源配線レイアウト
手段によりレイアウトされた電源配線に対し所定の確認
シミュレーションを行うシミュレーション手段とを有し
ている。
【００１５】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１６】図１（Ａ），（Ｂ）は本発明の一実施例を
示すブロック図及びその動作フローチャートである。
示すブロック図及びその動作フローチャートである。
【００１７】この実施例は、１つの基板上に形成されて
半導体集積回路を構成する複数のハードマクロそれぞれ
の周回電源配線を含むネットリストをこれらネットリス
トと対応する周回電源配線領域のライブラリ名と共に格
納するネットリストファイルと、このネットリストファ
イル１からレイアウト設計対象のハードマクロのネット
リスト及びライブラリ名を読み込むネットリスト読込み
部３と、前記複数のハードマクロそれぞれの周回電源配
線の形成領域のレイアウトデータを周回電源配線領域の
ライブラリ名と対応させて格納するレイアウトライブラ
リ２と、ネットリスト読込み部３により読込まれたハー
ドマクロのライブラリ名と対応するレイアウトデータを
レイアウトライブラリ２から読込むライブラリ読込み部
４と、このライブラリ読込み部４により読込まれたレイ
アウトデータに従って対応する周回電源配線領域を前記
基板上に配置する配線領域配置部５と、この配線領域配
置部５により配置された周回電源配線領域に対し所定の
設計基準及びネットリスト読込み部３により読み込まれ
たネットリストに従って周回電源配線のレイアウトを行
うと共に前記基板上の全ての電源配線のレイアウトを行
う電源配線レイアウト部６と、この電源配線レイアウト
部６によりレイアウトされた電源配線に対し所定の確認
シミュレーションを行うシミュレーション部７とを有す
る構成となっている。
半導体集積回路を構成する複数のハードマクロそれぞれ
の周回電源配線を含むネットリストをこれらネットリス
トと対応する周回電源配線領域のライブラリ名と共に格
納するネットリストファイルと、このネットリストファ
イル１からレイアウト設計対象のハードマクロのネット
リスト及びライブラリ名を読み込むネットリスト読込み
部３と、前記複数のハードマクロそれぞれの周回電源配
線の形成領域のレイアウトデータを周回電源配線領域の
ライブラリ名と対応させて格納するレイアウトライブラ
リ２と、ネットリスト読込み部３により読込まれたハー
ドマクロのライブラリ名と対応するレイアウトデータを
レイアウトライブラリ２から読込むライブラリ読込み部
４と、このライブラリ読込み部４により読込まれたレイ
アウトデータに従って対応する周回電源配線領域を前記
基板上に配置する配線領域配置部５と、この配線領域配
置部５により配置された周回電源配線領域に対し所定の
設計基準及びネットリスト読込み部３により読み込まれ
たネットリストに従って周回電源配線のレイアウトを行
うと共に前記基板上の全ての電源配線のレイアウトを行
う電源配線レイアウト部６と、この電源配線レイアウト
部６によりレイアウトされた電源配線に対し所定の確認
シミュレーションを行うシミュレーション部７とを有す
る構成となっている。
【００１８】次にこの実施例の動作について説明する。
図２（Ａ），（Ｂ）はこの実施例の動作を説明するため
のレイアウト工程順に示されたＬＳＩのレイアウト図で
ある。
図２（Ａ），（Ｂ）はこの実施例の動作を説明するため
のレイアウト工程順に示されたＬＳＩのレイアウト図で
ある。
【００１９】レイアウトライブラリ２には、１つのハー
ドマクロに、ハードマクロ回路領域２３の周囲にこのハ
ードマクロへの電源容量に見合った電源配線のレイアウ
トが可能な面積をもつ周回電源配線領域２２のレイアウ
トデータが１対１対応で格納されている。
ドマクロに、ハードマクロ回路領域２３の周囲にこのハ
ードマクロへの電源容量に見合った電源配線のレイアウ
トが可能な面積をもつ周回電源配線領域２２のレイアウ
トデータが１対１対応で格納されている。
【００２０】配線領域配置部５は、読込まれた（Ｓ１，
Ｓ２）ネットリストのライブラリ名対応のレイアウトデ
ータを基に、各ハードマクロの周回電源配線領域２２を
配置（レイアウト）する（図２（Ａ），Ｓ３）。電源配
線レイアウト部６は、配線領域配置部５により配置され
た周回電源配線領域２２に対し、電源配線の配線幅，配
線間隔，配線方向と配線層との関係及び優先配線方向等
の規定を含む設計基準、及び読込まれたネットリストに
従って周回電源配線２４のレイアウトを行った後（図２
（Ｂ），Ｓ４）、これら周回電源配線２４相互間の接続
を含むＬＳＩ全ての電源配線のレイアウトを行う（Ｓ
５）。この後、シミュレーション部７により確認シミュ
レーションが行なわれ（Ｓ６）、その結果が良好であれ
ば電源配線のレイアウト設計が終了する。
Ｓ２）ネットリストのライブラリ名対応のレイアウトデ
ータを基に、各ハードマクロの周回電源配線領域２２を
配置（レイアウト）する（図２（Ａ），Ｓ３）。電源配
線レイアウト部６は、配線領域配置部５により配置され
た周回電源配線領域２２に対し、電源配線の配線幅，配
線間隔，配線方向と配線層との関係及び優先配線方向等
の規定を含む設計基準、及び読込まれたネットリストに
従って周回電源配線２４のレイアウトを行った後（図２
（Ｂ），Ｓ４）、これら周回電源配線２４相互間の接続
を含むＬＳＩ全ての電源配線のレイアウトを行う（Ｓ
５）。この後、シミュレーション部７により確認シミュ
レーションが行なわれ（Ｓ６）、その結果が良好であれ
ば電源配線のレイアウト設計が終了する。
【００２１】この実施例では、ハードマクロ回路領域２
３の周囲に周回電源配線２４が配置されていない状態の
周回電源配線領域２２のレイアウトデータがレイアウト
ライブラリ２に格納されており、この周回電源配線領域
２２を配置した後、その領域内に周回電源配線２４をレ
イアウトする構成となっているので、同一のハードマク
ロを長辺方向が縦方向，横方向の何れとなっても、周回
電源配線２４の優先方向の配線層を合わせることがで
き、従って、１つのハードマクロに対するライブラリの
レイアウトデータは１つで済み、また電源配線の幅や間
隔等の変更があったも電源配線レイアウト部６の処理だ
けで済むので、レイアウトライブラリ２の容量及びライ
ブラリのレイアウトデータ数を低減することができ、か
つ、その管理が容易となり、更に優先方向の配線層の不
一致もないのでライブラリ名の入れ換えもなく、設計工
数を低減することができる。
３の周囲に周回電源配線２４が配置されていない状態の
周回電源配線領域２２のレイアウトデータがレイアウト
ライブラリ２に格納されており、この周回電源配線領域
２２を配置した後、その領域内に周回電源配線２４をレ
イアウトする構成となっているので、同一のハードマク
ロを長辺方向が縦方向，横方向の何れとなっても、周回
電源配線２４の優先方向の配線層を合わせることがで
き、従って、１つのハードマクロに対するライブラリの
レイアウトデータは１つで済み、また電源配線の幅や間
隔等の変更があったも電源配線レイアウト部６の処理だ
けで済むので、レイアウトライブラリ２の容量及びライ
ブラリのレイアウトデータ数を低減することができ、か
つ、その管理が容易となり、更に優先方向の配線層の不
一致もないのでライブラリ名の入れ換えもなく、設計工
数を低減することができる。
【００２２】
【発明の効果】以上説明したように本発明は、レイアウ
トライブラリには周回電源配線を配置する前の周回電源
配線領域のレイアウトデータを各ハードマクロごとに格
納しておき、この周回電源配線領域を配置したのち、電
源配線レイアウト手段によりこの領域内に周回電源配線
をレイアウトする構成となっているので、１つのハード
マクロに対し、ライブラリのレイアウトデータは１つで
済み、従ってレイアウトライブラリの容量を低減するこ
とができ、かつその管理が容易となり、またライブラリ
名の入れ換えもなく設計工数を低減することができる効
果がある。
トライブラリには周回電源配線を配置する前の周回電源
配線領域のレイアウトデータを各ハードマクロごとに格
納しておき、この周回電源配線領域を配置したのち、電
源配線レイアウト手段によりこの領域内に周回電源配線
をレイアウトする構成となっているので、１つのハード
マクロに対し、ライブラリのレイアウトデータは１つで
済み、従ってレイアウトライブラリの容量を低減するこ
とができ、かつその管理が容易となり、またライブラリ
名の入れ換えもなく設計工数を低減することができる効
果がある。
【図１】本発明の一実施例を示すブロック図及びその動
作フローチャートである。
作フローチャートである。
【図２】図１に示された実施例の動作を説明するための
レイアウト工程順に示されたＬＳＩのレイアウト図であ
る。
レイアウト工程順に示されたＬＳＩのレイアウト図であ
る。
【図３】従来のＬＳＩ電源配線レイアウトシステムによ
るレイアウト方法を説明するためのＬＳＩのレイアウト
図である。
るレイアウト方法を説明するためのＬＳＩのレイアウト
図である。
【図４】従来のＬＳＩ電源配線レイアウトシステムの一
例を示すブロック図である。
例を示すブロック図である。
【図５】図４に示されたＬＳＩ電源配線レイアウトシス
テムの動作を説明するための動作フローチャートであ
る。
テムの動作を説明するための動作フローチャートであ
る。
１，１ａ ネットリストファイル ２，２ａ レイアウトライブラリ ３，３ａ ネットリスト読込み部 ４，４ａ ライブラリ読込み部 ５ 配線領域配置部 ６，６ａ 電源配線レイアウト部 ７ シミュレーション部 ８ 周回電源配線レイアウト部 ２１ 基板 ２２ 周回電源配線領域 ２３ ハードマクロ回路領域 ２４ 周回電源配線 ２５ａ，２５ｂ ライブラリ配線 Ｓ１〜Ｓ６，Ｓ１１〜Ｓ１９ ステップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8122−4Ｍ Ｌ
Claims (2)
- 【請求項１】 １つの基板上に形成されて半導体集積回
路を構成する複数のハードマクロそれぞれの周回電源配
線を含むネットリストをこれらネットリストと対応する
周回電源配線領域のライブラリ名と共に格納するネット
リストファイルと、このネットリストファイルからレイ
アウト設計対象のハードマクロのネットリスト及びライ
ブラリ名を読み込むネットリスト読込み手段と、前記複
数のハードマクロそれぞれの周回電源配線の形成領域の
レイアウトデータを周回電源配線領域のライブラリ名と
対応させて格納するレイアウトライブラリと、前記ネッ
トリスト読込み手段により読込まれたハードマクロのラ
イブラリ名と対応するレイアウトデータを前記レイアウ
トライブラリから読込むライブラリ読込み手段と、この
ライブラリ読込み手段により読込まれたレイアウトデー
タと対応した周回電源配線領域を前記基板上に配置する
配線領域配置手段と、この配線領域配置手段により配置
された周回電源配線領域に対し所定の設計基準及び前記
ネットリスト読込み手段により読み込まれたネットリス
トに従って周回電源配線のレイアウトを行うと共に前記
基板上の全ての電源配線のレイアウトを行う電源配線レ
イアウト手段と、この電源配線レイアウト手段によりレ
イアウトされた電源配線に対し所定の確認シミュレーシ
ョンを行うシミュレーション手段とを有することを特徴
とするＬＳＩ電源配線レイアウトシステム。 - 【請求項２】 設計基準に、少なくとも、電源配線の配
線幅，配線間隔，配線方向と配線層との関係及び優先配
線方向の規定を含む請求項１記載のＬＳＩ電源配線レイ
アウトシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280997A JP2580982B2 (ja) | 1993-11-10 | 1993-11-10 | Ｌｓｉ電源配線レイアウトシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280997A JP2580982B2 (ja) | 1993-11-10 | 1993-11-10 | Ｌｓｉ電源配線レイアウトシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134732A true JPH07134732A (ja) | 1995-05-23 |
| JP2580982B2 JP2580982B2 (ja) | 1997-02-12 |
Family
ID=17632830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280997A Expired - Lifetime JP2580982B2 (ja) | 1993-11-10 | 1993-11-10 | Ｌｓｉ電源配線レイアウトシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580982B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6629300B1 (en) | 1999-07-27 | 2003-09-30 | Nec Electronics Corporation | CAD system for an ASIC |
-
1993
- 1993-11-10 JP JP5280997A patent/JP2580982B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6629300B1 (en) | 1999-07-27 | 2003-09-30 | Nec Electronics Corporation | CAD system for an ASIC |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2580982B2 (ja) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5225991A (en) | Optimized automated macro embedding for standard cell blocks | |
| US6385758B1 (en) | System and method for compacting a graphic layout | |
| JP3891599B2 (ja) | 集積回路レイアウト内への標準セルの自動挿入装置 | |
| JP4272647B2 (ja) | 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム | |
| JP2000012692A (ja) | Ｌｓｉの製造方法及びレイアウト用ソフトウエアを記録した記録媒体 | |
| US6075934A (en) | Method for optimizing contact pin placement in an integrated circuit | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
| JPH07134732A (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP2006155119A (ja) | Ｌｓｉ物理設計方法、プログラム及び装置 | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JP3556767B2 (ja) | 半導体集積回路装置の設計装置 | |
| JP2003030266A (ja) | 半導体集積回路の配線経路設定方法 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| JP2858652B2 (ja) | 図形レイアウト圧縮装置及びその方法 | |
| JP3204381B2 (ja) | 半導体装置の自動配置配線方法 | |
| JP2943282B2 (ja) | 集積回路設計装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2919412B2 (ja) | マクロセル及びそのレイアウト方法 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JPH07121602A (ja) | 半導体集積回路のレイアウト検証装置及び検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |