JPH07131675A - フィールド判別回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＶＴＲスキューのように映像信号の水平周期
が大きく変動するときに生じる、フィールドの偶奇判別
に対する誤判別をなくすことができるフィールド判別回
路を提供する。 【構成】 フィールド判別回路は、カウンタ１１、位相
比較回路３、ＬＦ４およびＶＣＯ５が互いに共働して構
成するＰＬＬ回路を有する水平同期回路１０と演算回路
１３とを備える。演算回路１３は、カウント値１１１に
ビット反転処理を施し、このビット反転処理が施された
値に出力値１１２を加える演算処理を行う。演算回路１
３で得られた値のＭＳＢ１１３はラッチ回路１４のＤ端
子に与えられ、そのＣ端子には水平同期信号の立上りを
示すタイミング信号１１５がクロック信号として与えら
れる。ラッチ回路１４は、タイミング信号１１５に応じ
てＭＳＢ１１３の値をフィールド判別信号１１６として
Ｑ端子に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号のフィールド
が奇数フィールドであるか偶数フィールドであるかを判
別するフィールド判別回路に関する。

【０００２】

【従来の技術】映像信号のフィールドが奇数フィールド
であるか偶数フィールドであるかを判別するフィールド
判別回路は、様々な映像処理に利用されている。例え
ば、フィールド判別回路は、映像信号の垂直帰線期間に
２値化信号を多重化することによって情報を伝送する方
式の一つであるクローズドキャプション方式のデコード
装置、テレビジョン受像機（以下、ＴＶという）のオン
スクリーン表示装置、ＴＶ、磁気記録再生装置（以下、
ＶＴＲ）などの映像信号処理装置などに利用されてい
る。

【０００３】上述のフィールド判別回路について図を参
照しながら説明する。図７は従来のフィールド判別回路
を示すブロック図である。

【０００４】フィールド判別回路は、図７に示すよう
に、水平同期信号および垂直同期信号を含む複合同期信
号１０１が入力される水平同期回路１を備える。

【０００５】水平同期回路１は、複合同期信号１０１を
取り込むゲート回路２を有する。ゲート回路２は、複合
同期信号１０１から水平同期信号１０２を取り出し、こ
の水平同期信号１０２を出力する。ゲート回路２の出力
動作は後述する垂直同期回路７からのカウンタフリーラ
ン期間信号１０７に基づき制御される。

【０００６】ゲート回路２から出力される水平同期信号
１０２は位相比較回路３に与えられる。位相比較回路３
は、後述するカウンタ６からの位相比較信号１０６とゲ
ート回路２からの水平同期信号１０２の位相とを比較
し、その比較の結果を示す比較結果信号１０３を出力す
る。

【０００７】位相比較回路３からの位相比較結果信号１
０３は、ループフィルタ（以下、ＬＦという）４に与え
られる。ＬＦ４には、位相比較信号１０６の位相が大き
くずれることを防止するための時定数が設定されてい
る。

【０００８】ＬＦ４からの信号１０４は電圧制御発振器
（以下、ＶＣＯという）５に与えられる。ＶＣＯ５はＬ
Ｆ４からの信号１０４に対応する周波数のクロック信号
１０５を発振する。

【０００９】ＶＣＯ５からのクロック信号１０５はカウ
ンタ６に与えられる。カウンタ６は、ＶＣＯ５からのク
ロック信号１０５を分周し、この分周した信号に基づき
位相比較信号１０６を生成する。カウンタ６は位相比較
回路３、ＬＦ４およびＶＣＯ５と互いに共働してＰＬＬ
回路を構成する。

【００１０】カウンタ６の位相比較信号１０６は位相比
較回路３、垂直同期回路７およびラッチ回路８に与えら
れる。垂直同期回路７は、位相比較信号１０６とともに
複合同期信号１０１を取り込み、位相比較信号１０６に
基づきカウンタフリーラン期間信号１０７を生成すると
ともに複合同期信号１０１を積分することによって垂直
同期信号１０８を取り出す。垂直同期回路７で取り出さ
れた垂直同期信号１０８は複合同期信号１０１の垂直同
期期間より３／４Ｈ（３／４水平期間）分遅延している
信号である。垂直同期回路７は、垂直同期信号１０８の
タイミングでクリアし、位相比較信号１０６に基づきカ
ウント動作をするカウント手段（図示せず）を有する。
このカウント手段のカウント値からカウンタフリーラン
期間信号１０７が生成される。カウンタフリーラン期間
信号１０７が“１”を示すとき、ゲート回路２の出力動
作は停止される。カウンタフリーラン期間信号１０７が
“０”を示すとき、ゲート回路２は水平同期信号１０２
を出力する。

【００１１】垂直同期回路７からの垂直同期信号１０８
はラッチ回路８のＣ端子にクロック信号として与えら
れ、そのＤ端子には位相比較信号１０６が与えられる。
ラッチ回路８はＤ型フリップフロップからなる。ラッチ
回路８は、垂直同期信号１０８が取り込まれる毎にＤ端
子に入力された位相比較信号１０６を保持し、Ｑ端子か
らフィールド判別信号１０９を出力する。

【００１２】次に、上述のフィールド判別回路の動作に
ついて図を参照しながら説明する。図８は図７のフィー
ルド判別回路の動作の一例を説明するための図、図９は
図７のフィールド判別回路の他の動作例を説明するため
の図である。

【００１３】複合同期信号１０１の垂直同期付近は、図
８に示すように、水平同期パルス（水平同期信号）、等
化パルス、切り込みパルス（垂直同期信号）、等化パル
ス、水平同期パルス（水平同期信号）の順で構成されて
いる。

【００１４】まず、複合同期信号１０１が水平同期回路
１および垂直同期回路７に入力される。水平同期回路１
のゲート回路２は複合同期信号１０１から水平同期信号
１０２を取り出す。ゲート回路２の出力動作は垂直同期
回路７からのカウンタフリーラン期間信号１０７で制御
される。カウンタフリーラン期間信号１０７が“１”を
示すとき、水平同期信号１０２は位相比較回路３、ＬＦ
４、ＶＣＯ５およびカウンタ６から構成されるＰＬＬ回
路で位相補正され、カウンタ６からの位相比較信号１０
６の位相が制御される。

【００１５】カウンタ６からの位相比較信号１０６は垂
直同期回路７およびラッチ回路８のＤ端子に与えられ
る。垂直同期回路７は複合同期信号１０１から垂直同期
信号１０８を取り出すとともに、カウンタフリーラン期
間信号１０７を生成する。

【００１６】カウンタフリーラン期間信号１０７が
“０”を示すとき、ゲート回路２の出力動作は停止さ
れ、カウンタ６は自走する。カウンタ６の自走時におけ
るカウンタ６からの位相比較信号１０６の位相がＬＦ４
の時定数によって大きくずれることは阻止されている。

【００１７】例えば、複合同期信号１０１の水平周期が
一定であるとき、図８に示すように、複合同期信号１０
１の水平周期に位相同期している位相比較信号１０６が
得られる。位相比較信号１０６のデューティ比は約５０
％に設定されているとすると、複合同期信号１０１の垂
直同期期間に対する水平同期信号の奇数フィールドにお
ける位相と偶数フィールドにおける位相とは１／２Ｈ分
ずれているから、複合同期信号１０１の垂直同期期間よ
り３／４Ｈ遅延している垂直同期信号１０８の立上りの
タイミングにおける位相比較信号１０６のレベルは奇数
フィールドと偶数フィールドとで反転することになる。

【００１８】従って、ラッチ回路８のＤ端子に位相比較
信号１０６を入力し、Ｃ端子に垂直同期信号１０８を入
力することによって、ラッチ回路８のＱ端子から出力さ
れる信号はフィールド判別信号１０９となる。フィール
ド判別信号１０９が“１”を示すとき、フィールドの判
別の結果が奇数フィールドであることを示し、フィール
ド判別信号１０９が“０”を示すとき、フィールドの判
別の結果が偶数フィールドであることを示す。なお、ラ
ッチ回路８の垂直同期信号の立上りタイミングにおける
Ｄ端子への信号入力有余期間（セットアップ時間とホー
ルド時間とを含む）は、±１／４Ｈである。

【００１９】次に、ＶＴＲで再生した映像信号を同期分
離することによって得られた複合同期信号１０１に対す
るフィールド判別処理について図９を参照しながら説明
する。なお、ＶＴＲのスイッチングポイントにおいて、
図９に示すように、水平周期が通常の範囲よりずれ、水
平位相のずれ（以下、ＶＴＲスキューという）が発生し
ていると仮定する。例えば、水平周期が通常より１／４
Ｈ以上ずれていると仮定する。

【００２０】ＶＴＲのスイッチングポイントにおいて、
水平周期が通常より１／４Ｈ以上ずれると、カウンタフ
リーラン期間信号１０７が“１”である場合、水平同期
回路１のＰＬＬ回路は自走状態であるから、複合同期信
号１０１の位相に対する位相比較信号１０６の位相が１
／４Ｈ以上ずれた状態でカウンタフリーラン期間信号１
０７が“０”になると、水平同期回路１は位相同期する
ように動作する。

【００２１】よって、垂直同期信号１０８の立上りタイ
ミングにおけるフィールド判別信号１０９は奇数フィー
ルドにおいて“０”になるから、ＶＴＲスキューがない
ときに比して、フィールド判別信号１０９の値が反転す
ることになり、ＶＴＲスキューのように映像信号の水平
周期が大きく変動するとき、フィールド判別を正確に行
うことができない。

【００２２】

【発明が解決しようとする課題】上述したように、従来
のフィールド判別回路では、映像信号の水平周期が安定
しているとき、正確なフィールド判別を行うことができ
るが、ＶＴＲスキューのように映像信号の水平周期が大
きく変動するとき、フィールド判別を正確に行うことが
できない。

【００２３】本発明は、ＶＴＲスキューのように映像信
号の水平周期が大きく変動するときに生じる、フィール
ドの偶奇判別に対する誤判別をなくすことができるフィ
ールド判別回路を提供することを目的とする。

【００２４】

【課題を解決するための手段】本発明は、水平同期信号
および垂直同期信号を含む映像信号のフィールドが奇数
フィールドであるか偶数フィールドであるかを判別する
フィールド判別回路であって、前記映像信号からそれに
含まれている垂直同期信号を抽出する抽出手段と、前記
映像信号に含まれている水平同期信号の周期をこの水平
同期信号の位相に同期するように計数しかつ前記映像信
号の垂直同期信号発生期間中に自走しながら計数をし、
その計数された値を出力する水平同期手段と、前記抽出
手段で抽出された垂直同期信号のタイミングに合わせて
前記水平同期手段で計数された値を保持する保持手段
と、前記保持手段に保持された値に演算処理を施すこと
によって前記水平同期信号に対する位相誤差値を算出
し、この位相誤差値に基づき前記保持手段に保持された
値を補正することによってその補正値を生成する演算手
段と、前記演算手段で生成された補正値に基づき前記映
像信号のフィールドに対する偶奇判別を行う判別手段と
を備える。

【００２５】

【作 用】本発明のフィールド判別回路では、前記抽出
手段で抽出された垂直同期信号のタイミングに合わせて
前記水平同期手段で計数された値を保持し、この保持さ
れた値を前記水平同期信号に対する位相誤差値に応じて
補正し、その補正値を出力し、この補正値に基づき前記
映像信号のフィールドの偶奇判別を行う。

【００２６】ＶＴＲスキューのように映像信号の水平周
期が大きく変動するとき、前記抽出手段で抽出された垂
直同期信号のタイミングに合わせて保持された前記水平
同期手段の計数値が前記水平同期信号に対する位相誤差
値に応じて補正されるから、この補正値に基づき行われ
る前記映像信号に対する偶奇判別は正確であり、フィー
ルドの偶奇判別に対する誤判別はなくなる。

【００２７】

【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。

【００２８】図１は本発明のフィールド判別回路の一実
施例を示すブロック図である。

【００２９】フィールド判別回路は、図１に示すよう
に、水平同期信号および垂直同期信号を含む複合同期信
号１０１がそれぞれ入力される水平同期回路１０を備え
る。

【００３０】水平同期回路１０は、複合同期信号１０１
を取り込むゲート回路２を有する。ゲート回路２は、複
合同期信号１０１から水平同期信号１０２を取り出し、
この水平同期信号１０２を出力する。ゲート回路２の出
力動作は後述する垂直同期回路７からのカウンタフリー
ラン期間信号１０７で制御される。

【００３１】ゲート回路２から出力される水平同期信号
１０２は位相比較回路３に与えられる。位相比較回路３
は、後述するカウンタ１１からの位相比較信号１０６と
ゲート回路２からの水平同期信号１０２の位相とを比較
し、その比較の結果を示す比較結果信号１０３を出力す
る。

【００３２】位相比較回路３からの位相比較結果信号１
０３は、ＬＦ４に与えられる。ＬＦ４には、位相比較信
号１０６の位相が大きくずれることを防止するための時
定数が設定されている。

【００３３】ＬＦ４からの信号１０４はＶＣＯ５に与え
られる。ＶＣＯ５はＬＦ４からの信号１０４に基づき所
定の周波数のクロック信号１０５を発振する。このクロ
ック信号１０５の周波数は、複合同期信号１０１の水平
同期信号の周波数の３２倍（３２ｆＨ）である。

【００３４】ＶＣＯ５からのクロック信号１０５はカウ
ンタ１１に与えられる。カウンタ１１は、ＶＣＯ５から
のクロック信号１０５を分周し、この分周した信号に基
づきカウント値１１１およびそのカウント値１１１から
求められる位相比較信号１０６を生成する。カウンタ１
１は「０」から「３１」までのカウントを繰り返す５ビ
ットカウンタであり、そのカウント値１１１のＭＳＢが
位相比較信号１０６として用いられる。カウンタ１１は
位相比較回路３、ＬＦ４およびＶＣＯ５と共働してＰＬ
Ｌ回路を構成する。

【００３５】カウンタ１１の位相比較信号１０６は位相
比較回路３および垂直同期回路７に与えられ、カウンタ
１１からのカウント値１１１はラッチ回路１２および演
算回路１３に与えられる。

【００３６】垂直同期回路７は、位相比較信号１０６と
ともに複合同期信号１０１を取り込み、位相比較信号１
０６に基づきカウンタフリーラン期間信号１０７を生成
するとともに複合同期信号１０１を積分することによっ
て垂直同期信号１０８を取り出す。垂直同期回路７で取
り出された垂直同期信号１０８は複合同期信号１０１の
垂直同期期間より３／４Ｈ（３／４水平期間）分遅延し
ている信号である。垂直同期回路７は、垂直同期信号１
０８のタイミングでクリアし、位相比較信号１０６に基
づきカウント動作をするカウント手段（図示せず）を有
する。このカウント手段のカウント値からカウンタフリ
ーラン期間信号１０７が生成される。

【００３７】カウンタフリーラン期間信号１０７が
“１”を示すとき、ゲート回路２の出力動作は停止さ
れ、カウンタ１１は自走する。これに対し、カウンタフ
リーラン期間信号１０７が“０”を示すとき、ゲート回
路２は水平同期信号１０２を出力する。

【００３８】垂直同期回路７からの垂直同期信号１０８
はラッチ回路１２のＣ端子にクロック信号として与えら
れ、そのＤ端子にはカウント値１１１が与えられる。ラ
ッチ回路１２はＤ型フリップフロップからなる。ラッチ
回路１２は、垂直同期信号１０８が取り込まれる毎にＤ
端子に入力されたカウント値１１１を保持し、Ｑ端子か
ら出力値１１２を演算回路１３に出力する。

【００３９】演算回路１３は、カウンタ１１からのカウ
ント値１１１およびラッチ回路１２からの出力値１１２
に基づき演算処理を行う。この演算処理では、カウンタ
１１からのカウント値１１１にビット反転処理を施し、
このビット反転処理が施された値にラッチ回路１２から
の出力値１１２を加える。

【００４０】演算回路１３の演算処理で得られた値のＭ
ＳＢ１１３は、ラッチ回路１４のＤ端子に与えられる。
ラッチ回路１４はＤ型のフリップフロップからなる。ラ
ッチ回路１４のＣ端子には、ゲート回路１５で複合同期
信号１０１から取り出された水平同期信号の立上りを示
すタイミング信号１１５がクロック信号として与えられ
る。ラッチ回路１４は、タイミング信号１１５に応じて
ＭＳＢ１１３の値をフィールド判別信号１１６としてＱ
端子に出力する。

【００４１】次に、フィールド判別回路の動作について
説明する。

【００４２】まず、複合同期信号１０１が水平同期回路
１０、垂直同期回路７およびゲート回路１５に入力され
る。水平同期回路１０のゲート回路２は複合同期信号１
０１から水平同期信号１０２を取り出す。水平同期信号
１０２は位相比較回路３、ＬＦ４、ＶＣＯ５およびカウ
ンタ１１から構成されるＰＬＬ回路で位相補正され、カ
ウンタ１１からの位相比較信号１０６の位相が制御され
る。

【００４３】カウンタ１１からの位相比較信号１０６は
位相比較回路３および垂直同期回路７に与えられる。垂
直同期回路７は複合同期信号１０１から垂直同期信号１
０８を取り出すとともに、カウンタフリーラン期間信号
１０７を生成する。

【００４４】カウンタフリーラン期間信号１０７が
“１”を示すとき、ゲート回路２の出力動作は停止さ
れ、カウンタ６は自走する。カウンタ６の自走時に位相
比較信号１０６の位相が大きくずれることはＬＦ４の時
定数によって阻止されている。

【００４５】次に、ＶＴＲで再生した映像信号を同期分
離することによって得られた複合同期信号１０１に対す
るフィールド判別処理について図を参照しながら説明す
る。図２は図１のフィールド判別回路の動作を説明する
ためのタイムチャートを示す図、図３は図２のＡ部を拡
大して示す図である。なお、ＶＴＲのスイッチングポイ
ントにおいて、図２に示すように、水平周期が通常の範
囲よりずれ、水平位相のずれ（以下、ＶＴＲスキューと
いう）が発生していると仮定する。例えば、水平周期が
通常より１／４Ｈ以上ずれていると仮定する。

【００４６】ＶＴＲのスイッチングポイントにおいて、
通常の水平周期に対するずれが１／４Ｈ以上でありかつ
カウンタフリーラン期間信号１０７が“１”である場
合、水平同期回路１のＰＬＬ回路は自走状態であるか
ら、複合同期信号１０１の位相に対する位相比較信号１
０６の位相が１／４Ｈ以上ずれた状態でカウンタフリー
ラン期間信号１０７が“０”を示すと、水平同期回路１
０は位相同期する（引き込む）ように動作する。

【００４７】カウンタ１１の自走期間の終了後、すなわ
ちカウンタフリーラン期間信号１０７が“０”に移行し
た後、複合同期信号１０１の水平同期信号１０２の立上
り（図２に示すＡ部）においてカウント値が「９」であ
るとすると、図３に示すように、演算回路１３の演算処
理の結果は「−１０」になり、この値は複合同期信号１
０１に対するカウント値の位相ずれ量を示す値であり、
この値にラッチ回路の出力値「１」を加算することによ
ってその値は「−９」になる。この値「−９」を「０」
から「３１」の正の整数で表現すると、「−９」は「２
３」になり、垂直同期信号の立上りのタイミングにおけ
るカウント値は位相補正された正しい値になる。この位
相補正された正しい値は演算回路１３から出力され、そ
の出力値のＭＳＢ１１３はラッチ回路１４に与えられ
る。

【００４８】ゲート回路１５からのタイミング信号１１
５はラッチ回路１４のＣ端子に与えられる。ラッチ回路
１４はタイミング信号１１５に応じて演算回路１３から
のＭＳＢ１１３を保持し、Ｑ端子にフィールド判別信号
１１６を出力する。

【００４９】よって、従来のフィールド判別回路よりフ
ィールド判別をするタイミングは遅れるが、奇数フィー
ルドでは“１”を示す判別信号１１６が得られ、偶数フ
ィールドでは“０”を示す判別信号１１６が得られ、Ｖ
ＴＲスキューのように映像信号の水平周期が大きく変動
するときに生じる、フィールドの偶奇判別に対する誤判
別をなくすことができる。

【００５０】なお、複合同期信号１０１とカウント値１
１１との間に位相のずれがないとき、カウンタ１１の自
走期間終了後における複合同期信号１０１の水平同期信
号の立下りのタイミングで、カウント値は「３１」にな
り、この「３１」の値に対するビット反転の結果は
「０」になる。よって、ラッチ回路１２の出力値１１２
は補正されない。

【００５１】次に、他のフィールド判別回路について図
を参照しながら説明する。図４は本発明のフィールド判
別回路の他の実施例を示すブロック図である。

【００５２】フィールド判別回路は、図４に示すよう
に、水平同期信号および垂直同期信号を含む複合同期信
号１０１が入力される水平同期回路２０を備える。

【００５３】水平同期回路２０は、複合同期信号１０１
を取り込むゲート回路２を有する。ゲート回路２は、複
合同期信号１０１から水平同期信号１０２を取り出し、
この水平同期信号１０２を出力する。ゲート回路２の出
力動作は後述する垂直同期回路７からのカウンタフリー
ラン期間信号１０７で制御される。

【００５４】ゲート回路２から出力される水平同期信号
１０２はゲート回路２１に与えられる。ゲート回路２１
は、ゲート信号発生回路２２からの取込許可信号１２１
が与えられるときに、水平同期信号１０２を取り込み、
所定の期間内の水平同期信号１０２を水平同期信号１２
２として出力する。この水平同期信号１２２は、カウン
タフリーラン期間信号が“０”を示すときに後述するカ
ウンタ２３のカウント値１２３を「０」にリセットする
ためのリセットパルスになる。

【００５５】ゲート信号発生回路２２は、後述するカウ
ンタ２３からのカウント値１２３に基づき取込許可信号
１２１を発生し、この取込許可信号１２１は、水平同期
信号１０２の立上り前後のタイミイングを示す信号であ
る。

【００５６】ゲート回路２１から出力される水平同期信
号１２２はカウンタ２３に与えられる。カウンタ２３は
「０」から「３１」」までのカウントを繰り返す５ビッ
トカウンタであり、このカウンタは外部からのクロック
信号１２４を基準に水平同期信号１２２に対するカウン
ト動作をする。カウンタ２３のカウント値１２３のＭＳ
Ｂは位相比較信号１２５として用いられる。

【００５７】カウンタ２３の位相比較信号１２５は垂直
同期回路７に与えられ、カウンタ２３からのカウント値
１２３はラッチ回路２４および演算回路２５に与えられ
る。

【００５８】垂直同期回路７は、位相比較信号１２５と
ともに複合同期信号１０１を取り込む。垂直同期回路７
は、位相比較信号１２５に基づきカウンタフリーラン期
間信号１０７を生成するとともに複合同期信号１０１を
積分することによって垂直同期信号１０８を取り出す。
垂直同期回路７で生成された垂直同期信号１０８は複合
同期信号１０１の垂直同期期間より３／４Ｈ分遅延して
いる信号である。垂直同期回路７は、垂直同期信号１０
８のタイミングでクリアし、位相比較信号１２５に基づ
きカウント動作をするカウント手段（図示せず）を有す
る。このカウント手段のカウント値からカウンタフリー
ラン期間信号１０７が生成される。

【００５９】垂直同期回路７からの垂直同期信号１０８
はラッチ回路２４のＣ端子にクロック信号として与えら
れ、そのＤ端子にはカウント値１２３が与えられる。ラ
ッチ回路２４はＤ型フリップフロップからなる。ラッチ
回路２４は、垂直同期信号１０８が取り込まれる毎にＤ
端子に入力されたカウント値１２３を保持し、Ｑ端子か
ら出力値１２６を演算回路２５に出力する。

【００６０】演算回路２５は、カウンタ２３からのカウ
ント値１２３およびラッチ回路２４からの出力値１２６
に基づき演算処理を行う。この演算処理では、カウンタ
２３からのカウント値１２３にビット反転処理を施し、
このビット反転処理が施された値にラッチ回路２４から
の出力値１２６を加える。

【００６１】演算回路２５の演算処理で得られた値のＭ
ＳＢ１２７は、ラッチ回路２６のＤ端子に与えられる。
ラッチ回路２６はＤ型のフリップフロップからなる。ラ
ッチ回路２６のＣ端子には、ゲート回路１５で複合同期
信号１０１から取り出された水平同期信号の立上りを示
すタイミング信号１１５がクロック信号として与えられ
る。ラッチ回路２６は、タイミング信号１１５に応じて
ＭＳＢ１２７の値を保持し、フィールド判別信号１２８
をＱ端子に出力する。

【００６２】次に、フィールド判別回路の動作について
説明する。

【００６３】まず、複合同期信号１０１が水平同期回路
２０、垂直同期回路７およびゲート回路１５に入力され
る。水平同期回路２０のゲート回路２は複合同期信号１
０１から水平同期信号１０２を取り出す。水平同期信号
１０２はゲート回路２１に与えられる。ゲート回路２１
の出力動作はゲート信号発生回路１２１からの取込許可
信号１２１に基づき制御される。

【００６４】カウンタ２３は水平同期信号１２２の入力
の有無に応じてカウント動作およびその停止を行う。カ
ウンタ２３に水平同期信号１２２が入力されるとき、カ
ウンタ２３はカウント動作を行い、そのカウント値１２
３が出力される。これに対し、カウンタ２３に水平同期
信号１２２の入力が停止されると、カウンタ２３のカウ
ント値はリセットされ、次の水平同期信号１２２の入力
が開始されると、カウンタ２３のカウント動作がカウン
ト値「０」の状態から再び開始される。カウンタ２３は
カウント動作を行うとともにそのカウント値１２３のＭ
ＳＢを示す位相比較信号１２５を生成する。

【００６５】カウンタ２３からの位相比較信号１２５は
垂直同期回路７に与えられる。垂直同期回路７は複合同
期信号１０１から垂直同期信号１０８を取り出すととも
に、位相比較信号１２５に基づきにカウンタフリーラン
期間信号１０７を生成する。

【００６６】カウンタフリーラン期間信号１０７が
“１”を示すとき、ゲート回路２の出力動作は停止さ
れ、カウンタ２３は「０」から「３１」までの計数動作
を繰り返しながら自走する。

【００６７】次に、ＶＴＲで再生した映像信号を同期分
離することによって得られた複合同期信号に対するフィ
ールド判別処理について図を参照しながら説明する。図
５は図４のフィールド判別回路の動作を説明するための
タイムチャートを示す図、図６は図５のＢ部を拡大して
示す図である。なお、ＶＴＲのスイッチングポイントに
おいて、図５に示すように、水平周期が通常よりずれ、
水平位相のずれ（以下、ＶＴＲスキューという）が発生
していると仮定する。例えば、水平周期が通常より１／
４Ｈ以上ずれていると仮定する。

【００６８】ＶＴＲのスイッチングポイントにおいて、
通常の水平周期に対するずれが１／４Ｈ以上でありかつ
カウンタフリーラン期間信号１０７が“１”である場
合、水平同期回路２０のカウンタ２３は自走状態である
から、複合同期信号１０１の位相に対する位相比較信号
１０６の位相は１／４Ｈ以上ずれた状態で“０”になる
と、水平同期回路１は位相同期する（引き込む）ように
動作する。

【００６９】カウンタ２３の自走期間の終了後、すなわ
ちカウンタフリーラン期間信号が“０”に移行した後、
複合同期信号１０１の水平同期信号の立下り（図２に示
すＢ部）において、カウント値が「９」であるとする
と、図６に示すように、演算回路１３の演算処理の結果
は「−１０」になり、この値は複合同期信号１０１に対
するカウント値の位相ずれ量を示す値であり、この値に
ラッチ回路２４の出力値「１」を加算することによって
その値は「−９」になる。この値「−９」を「０」から
「３１」の正の整数で表現すると、「−９」は「２３」
になる。

【００７０】カウンタ２３は、そのカウント値「９」を
示した後、強制的にそのカウント値を「０」にリセット
され、水平同期信号の立下りのタイミングにおけるカウ
ント値は位相補正された正しい値になる。この位相補正
された正しい値は演算回路１３から出力され、その出力
値のＭＳＢ１１３はラッチ回路２６に与えられる。

【００７１】ゲート回路１５からのタイミング信号１１
５はラッチ回路２６のＣ端子に与えられる。ラッチ回路
２６はタイミング信号１１５に応じて演算回路２５から
のＭＳＢ１１３を保持し、Ｑ端子にフィールド判別信号
１２８を出力する。

【００７２】よって、奇数フィールドでは「１」を示す
判別信号１２８が得られ、偶数フィールドでは「０」を
示す判別信号１２８が得られ、ＶＴＲスキューのように
映像信号の水平周期が大きく変動するときに生じる、フ
ィールドの偶奇判別に対する誤判別をなくすことができ
る。

【００７３】複合同期信号とカウント値との間に位相の
ずれがないとき、カウンタ２３の自走期間終了後におけ
る複合同期信号１０１の水平同期信号の立下りのタイミ
ングで、カウント値は「３１」になり、この「３１」の
値に対するビット反転の結果は「０」になる。よって、
ラッチ回路２４の出力値１２６は補正されない。

【００７４】

【発明の効果】以上に説明したように、本発明のフィー
ルド判別回路によれば、ＶＴＲスキューのように映像信
号の水平周期が大きく変動するときに生じる、フィール
ドの偶奇判別に対する誤判別をなくすことができる。

【図面の簡単な説明】

【図１】本発明のフィールド判別回路の一実施例を示す
ブロック図である。

【図２】図１のフィールド判別回路の動作を説明するた
めのタイムチャートを示す図である。

【図３】図２のＡ部を拡大して示す図である。

【図４】本発明のフィールド判別回路の他の実施例を示
すブロック図である。

【図５】図４のフィールド判別回路の動作を説明するた
めのタイムチャートを示す図である。

【図６】図５のＢ部を拡大して示す図である。

【図７】従来のフィールド判別回路を示すブロック図で
ある。

【図８】図７のフィールド判別回路の動作の一例を説明
するためのタイムチャートを示す図である。

【図９】図７のフィールド判別回路の動作の他の例を説
明するためのタイムチャートを示す図である。

【符号の説明】

７…垂直同期回路（抽出手段）、１０，２０…水平同期
回路（水平同期手段）、１１，２３…カウンタ、１２，
２４…ラッチ回路（保持手段）、１３，２５…演算回路
（演算手段）、１４，２６…ラッチ回路（判別手段）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】水平同期信号および垂直同期信号を含む映
   像信号のフィールドが奇数フィールドであるか偶数フィ
   ールドであるかを判別するフィールド判別回路であっ
   て、 前記映像信号からそれに含まれている垂直同期信号を抽
   出する抽出手段と、 前記映像信号に含まれている水平同期信号の周期をこの
   水平同期信号の位相に同期するように計数しかつ前記映
   像信号の垂直同期信号発生期間中に自走しながら計数を
   し、その計数された値を出力する水平同期手段と、 前記抽出手段で抽出された垂直同期信号のタイミングに
   合わせて前記水平同期手段で計数された値を保持する保
   持手段と、 前記保持手段に保持された値に演算処理を施すことによ
   って前記水平同期信号に対する位相誤差値を算出し、こ
   の位相誤差値に基づき前記保持手段に保持された値を補
   正することによってその補正値を生成する演算手段と、 前記演算手段で生成された補正値に基づき前記映像信号
   のフィールドに対する偶奇判別を行う判別手段とを備え
   ることを特徴とするフィールド判別回路。