JPH07130703A - 半導体ウエハのエッチング方法 - Google Patents

半導体ウエハのエッチング方法

Info

Publication number
JPH07130703A
JPH07130703A JP5275223A JP27522393A JPH07130703A JP H07130703 A JPH07130703 A JP H07130703A JP 5275223 A JP5275223 A JP 5275223A JP 27522393 A JP27522393 A JP 27522393A JP H07130703 A JPH07130703 A JP H07130703A
Authority
JP
Japan
Prior art keywords
etching
protective film
semiconductor wafer
holder
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5275223A
Other languages
English (en)
Other versions
JP3417008B2 (ja
Inventor
Masahiro Tomita
正弘 富田
Yasuo Soki
安男 左右木
Motoki Ito
基樹 伊藤
Kazuo Tanaka
和夫 田中
Hiroshi Tanaka
浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP27522393A priority Critical patent/JP3417008B2/ja
Priority to US08/328,528 priority patent/US5874365A/en
Publication of JPH07130703A publication Critical patent/JPH07130703A/ja
Priority to US09/188,565 priority patent/US6251542B1/en
Application granted granted Critical
Publication of JP3417008B2 publication Critical patent/JP3417008B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 オゾン層を破壊するトリクロロエタンやフロ
ン等の使用規制対象の溶剤を用いることなくエッチング
可能な半導体ウエハのエッチング方法を提供する。 【構成】 少なくともー方の面がエッチングされるエッ
チング面3と、他方のパターン面4および側面である外
周部5がエッチングされない非エッチング面となる半導
体ウエハ2のエッチング方法において、エッチング面3
のうち少なくともエッチングされない外周部と前記非エ
ッチング面全体にシリコン樹脂または耐アルカリ樹脂か
らなる保護膜6を塗布し形成する保護膜形成工程と、エ
ッチング面3の所定の位置にエッチングするエッチング
工程と、保護膜6を剥離洗浄する保護膜剥離工程とから
なることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウエハのエッチ
ング方法に関するものである。
【0002】
【従来の技術】従来この種の半導体ウエハのエッチング
方法として、図6に示すように、半導体ウエハ34のパ
ターン面39に保護レジスト35を設け、少なくともエ
ッチング面38の要エッチング領域を除いて保護膜37
を塗布し、パターン面39側に保護膜37を介してアル
ミナ板36を密着させて、しかる後エッチングを行うも
のがある。
【0003】このエッチング方法では図7に示す各製造
工程(a)〜(f)が実施される。まず第1の保護レジ
スト塗布工程(a)において、半導体ウエハ34のパタ
ーン面39に傷が付くのを防ぐために保護レジスト35
を塗布する。次に第2のアルミナ板貼付工程(b)にお
いて、アルミナ板36をホットプレート等により加熱し
た後に、固体の石油系プロテクトワックスを熱で溶かし
アルミナ板36上に広げる。しかる後パターン面39側
をアルミナ板36側に向けて半導体ウエハ34を押し付
けるように置く。続いて半導体ウエハ34の外周部にも
同様に溶かした石油系プロテクトワックスを塗布する。
さらに第3のエッチング工程(c)において、エッチン
グ面38のアルカリエッチングを行う。アルカリエッチ
ング終了後は、第4のアルミナ板取り外し工程(d)に
おいて、不要になったアルミナ板36を取り外すために
再度ホットプレート等で加熱する。そして第5のワック
ス洗浄工程(e)において、半導体ウエハ34に付着し
ている石油系プロテクトワックスをトリクロロエタンに
て洗浄除去し、最後に第6のレジスト剥離工程(f)に
おいて、保護レジスト35を溶剤として例えば、富士ハ
ント製MS1001及びトリクロロエタンにて剥離洗浄
している。
【0004】
【発明が解決しようとする課題】上記従来の半導体ウエ
ハのエッチング方法では、常温で固体の石油系プロテク
トワックスを加熱溶解して保護膜を形成しているため、
必ずアルミナ板貼付工程(b)およびアルミナ板取り外
し工程(d)が必要であった。このように固体の石油系
プロテクトワックスを半導体ウエハの保護膜として使用
すると、アルミナ板貼付工程(b)において半導体ウエ
ハをアルミナ板へ押し付けるような作業によりアルミナ
板の粗の表面が半導体ウエハのパターン面に影響し、そ
の結果、パターン面が傷ついてしまう。従って、半導体
ウエハのパターン面への傷つき防止のため保護レジスト
が必要となった。そこでエッチング後、これらの保護膜
と保護レジストを剥離洗浄するが両者の剥離溶剤には共
にトリクロロエタンが必ず必要であった。ところが最
近、地球環境問題がクローズアップされ特に中でもオゾ
ン層破壊が世界的規模で深刻な問題として取り上げられ
ており、トリクロロエタンはオゾン層を破壊する有機物
質としてフロンと共に使用が規制されることになる。
【0005】そこで本発明は、トリクロロエタンやフロ
ン等の使用規制対象の溶剤を用いることなくエッチング
可能な半導体ウエハのエッチング方法を提供することを
目的とする。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するために、少なくともー方の面がエッチングされるエ
ッチング面と、他方のパターン面および側面である外周
部がエッチングされない非エッチング面となる半導体ウ
エハのエッチング方法において、前記エッチング面のう
ち少なくともエッチングされない外周部と前記非エッチ
ング面全体にシリコン樹脂若しくは耐アルカリ樹脂から
なる保護膜を塗布し形成する保護膜形成工程と、前記エ
ッチング面の所定の位置にエッチングするエッチング工
程と、前記保護膜を剥離洗浄する保護膜剥離工程とから
なる技術的手段を採用するものである。
【0007】
【作用】本発明によれば、半導体ウエハの少なくともエ
ッチングしない領域にシリコン樹脂からなる保護膜が形
成され、しかる後にエッチング面の所定の位置にエッチ
ングされる。よって、エッチング面のみエッチングされ
る。そして、エッチング後保護膜は少なくともトリクロ
ロエタン若しくはフロン以外の溶剤にて完全に剥離洗浄
される。
【0008】
【実施例】(第1実施例)以下本発明の第1実施例を図
に従って説明する。図1は、半導体ウエハ2のエッチン
グ方法において、図示しない配線等が形成されるパター
ン面4と側面である外周部5とをエッチングしない非エ
ッチング面とし、パターン面4全体には裏面保護膜7を
形成し、側面である外周部5と少なくともエッチング面
3の要エッチング領域を除く外周部には外周部保護膜8
を形成して保護膜6とした状態を示す保護膜付き半導体
ウエハ1である。
【0009】本第1実施例では、このような状態を保持
しつつアルカリエッチングする工程を経て、しかる後保
護膜6を剥離洗浄する工程を実施し図示しないエッチン
グ後の半導体ウエハを得る。以下、このようなエッチン
グ方法を図2に示す保護膜形成工程(a)、エッチング
工程(b)、および保護膜剥離工程(c)の各工程に従
って説明する。
【0010】まず、第1の保護膜形成工程(a)におい
て保護膜6を形成する。ここで、有効な保護膜6の材料
を選定するために、耐熱性および耐アルカリ性に優れた
材料を選択し、後工程のエッチング工程で実施する保護
膜6と半導体ウエハ2との間隙へ侵入するエッチング液
の侵入量の多少について種々試験を鋭意実施し評価した
ところ、テルペンおよびポリスチレン等の耐アルカリ樹
脂や付加型、脱アルコール型、脱オキシム型、および脱
アセトン型等のシリコン樹脂が使用可能であることを確
認した。中でも、テルペンやポリスチレン等の耐アルカ
リ樹脂や脱アルコール型のシリコン樹脂は半導体ウエハ
2との密着性が若干劣るのに対して、付加型や脱オキシ
ム型や脱アセトン型のシリコン樹脂はエッチング液の侵
入量が半導体ウエハ2端面から数mm程度であり、これ
らのシリコン樹脂の採用が最も有効であることを確認し
た。
【0011】この結果を踏まえて今回は、実際に後工程
で保護膜6の剥離除去に使用する溶剤にて十分剥離効果
のあった脱アセトン型と脱オキシム型のうち脱オキシム
型を選定し、これにより裏面保護膜7および外周部保護
膜8を塗布し保護膜6を形成した。このとき裏面保護膜
7の塗布法は通常考え得る方法であれば如何なる方法も
利用できるが、今回は特にスピンコート法を利用し80
0r.p.m、8秒の条件でシリコン樹脂をコートし裏
面保護膜7を得た。また同様に、外周部保護膜8の塗布
法においても通常考え得る方法であれば如何なる方法も
利用可能であるが、今回は特にローラコート法を利用し
10r.p.m、29秒の条件で外周部保護膜8を得
た。こうして裏面保護膜7と外周部保護膜8とを塗布し
て膜厚20μm〜25μmの保護膜6を形成した。形成
した保護膜6は80度、30分間加熱乾燥させ半導体ウ
エハ2に固化密着させて非エッチング面を確実に保護し
た。
【0012】ところで、ここで形成した保護膜6の膜厚
は20μm〜25μmとしたが、例えばこの保護膜6の
膜厚が15μm未満であると図示しないピンホールが発
生することがあり、後工程でのエッチングの際に図示し
ないエッチング液がピンホールから侵入して半導体ウエ
ハ2の非エッチング面を侵す恐れがある。そのため、少
なくとも膜厚は15μm以上確保することが必要であ
る。ー方、例えば膜厚が25μmを越えると保護膜6が
自ら剥離することがあり、同様に剥離面からエッチング
液が侵入し非エッチング面を侵す恐れがある。したがっ
て、少なくともシリコン樹脂からなる保護膜6の場合に
は、膜厚は好ましくは15μm〜25μmにすることが
肝要である。勿論、保護膜6に耐アルカリ樹脂等の他の
材料を使用した場合はこの限りではなく、それぞれの材
料に応じた膜厚を随時測定評価すれば有効範囲が容易に
規定可能であることは言うまでもない。
【0013】次に、第2のエッチング工程(b)におい
てエッチングを実施するが、このエッチング方法として
は従来より通常実施される方法と同様のエッチングで十
分可能である。例えば今回は、33%KOH水溶液、8
0度、70分浸漬によりエッチングを実施し、Siダイ
ヤフラムを形成した。最後に第3の保護膜剥離工程
(c)において、エッチング終了後不要となった保護膜
6を所定の溶剤にて剥離洗浄する。ここで使用する溶剤
には保護膜6が確実に剥離可能でかつ使用規制対象溶剤
とされているトリクロロエタンやフロン等以外のものを
選択する必要があるが、採用するに最も有効であった脱
アセトン型又は脱オキシム型のシリコン樹脂との整合性
を考慮した結果、問題なく十分剥離可能なアルキルベン
ゼンスルホン酸とキシレンの混合溶液(例えば、関東化
学製KSR−1)を選定した。ところで、選定する溶剤
は保護膜6の材料如何により決まることが多く、例えば
上述の耐アルカリ樹脂を設定すれば、これに対する溶剤
として芳香族が有効である。勿論、使用する溶剤は限定
する必要はなく、本実施例の脱アセトン型又は脱オキシ
ム型のシリコン樹脂からなる保護膜6の剥離洗浄の場
合、使用した関東化学製KSR−1以外の溶剤であって
も使用規制対象外でありかつ保護膜6が十分に剥離洗浄
可能であれば通常考え得る総ての溶剤が使用可能であ
る。
【0014】かくして、選定した関東化学製KSR−1
によって保護膜6を剥離洗浄して半導体ウエハ2のエッ
チング工程を終了した。以上のような工程からなる半導
体ウエハのエッチング方法によれば、保護膜形成工程に
おいて裏面保護膜の塗布には特にスピンコート法を、外
周部保護膜の塗布には特にローラコート法を採用し保護
膜を形成したので、保護膜の塗布に機械による自動化が
可能となる。これに対して従来の保護膜形成工程では保
護膜に常温で固体の材料を用いているため、少なくとも
アルミナ板貼付工程およびアルミナ板取り外し工程が必
要となり、これらの工程はいずれも自動化が困難で手作
業にて実施していた。従って、本実施例の自動塗布にか
かる工数は従来の手動塗布にかかっていた工数の略1/
10まで低減することができる。そのため、技術が進歩
するにつれて自動化が要求される昨今においてこの保護
膜塗布方法は非常に有利である。
【0015】さらにこのエッチング方法を用いることに
より、従来の保護レジスト塗布工程、アルミナ板貼付工
程、アルミナ板取り外し工程、アルミナ板を使用する工
程、および保護レジスト剥離工程が必要なくなり、工程
が簡略化され半導体ウエハのエッチング方法全体の工数
が大幅に低減可能となる。尚、本実施例における保護膜
塗布方法は必ずしも自動塗布にとらわれる必要は全くな
く、手動塗布も十分可能であることは言うまでもない。
【0016】さらに、保護膜のシリコン樹脂の膜厚を1
5μm〜25μmと比較的厚くしたため保護レジストを
用いなくても半導体ウエハのパターン面の確実な保護が
できる。また、従来使用のアルミナ板がいらないのでア
ルミナ板の粗の表面の影響を全く心配する必要がなくな
る。また、保護膜に使用する材料に耐アルカリ樹脂やシ
リコン樹脂を採用するため、従来は保護膜を剥離洗浄す
るのに使用規制対象とされているトリクロロエタンが必
ず必要であったのに対して、その他の使用規制対象外の
溶剤でも十分剥離可能となる。なかでも、特に脱オキシ
ム型のシリコン樹脂を使用した本実施例にあっては、溶
剤として関東化学製KSR−1を使用すると保護膜の剥
離性は極めて良好であった。よって半導体ウエハのエッ
チング方法において、トリクロロエタンやフロン等を完
全に全廃することができることになる。
【0017】また、半導体ウエハにおけるシリコンエッ
チング残し厚が5μm〜10μmと薄くなっても、保護
膜の膜厚が十分厚いため補強の役目をもち半導体ウエハ
の割れ防止となる。 (第2実施例)第1実施例のエッチング方法における保
護膜付き半導体ウエハにおいて、シリコン樹脂からなる
保護膜と半導体ウエハとの密着性は、上述の如くエッチ
ング液の侵入量についての試験結果から判断して十分満
足のいくものであった。しかしながら、保護膜にテルペ
ンおよびポリスチレン等の耐アルカリ樹脂や脱アルコー
ル型のシリコン樹脂等を使用する場合は密着性が若干劣
るため、エッチング液が多く侵入する危険性が少なから
ずあった。そのため、これらの密着性が若干劣る材料に
ついてもエッチング液が侵入する危険性を確実に回避す
る必要がある。
【0018】そこで、本発明者は保護膜と半導体ウエハ
との間隙からのエッチング液の侵入を憂慮し種々実験評
価を実施した結果、保護膜と半導体ウエハとの密着力を
より大きくしエッチング液の侵入を防止する方法を実現
したので以下図に示す第2実施例に従って説明する。た
だし、以下本第2実施例に示すエッチング方法は手動に
て実施される。
【0019】図3は保護膜付き半導体ウエハにおける保
護膜と半導体ウエハとの密着力をより大きくする押圧工
程を示し、しかる後この状態を保持しつつエッチングす
ることになる。図3に示す半導体ウエハ10、エッチン
グ面11、パターン面12、側面である外周部13、裏
面保護膜14、および外周部保護膜15により製造され
る保護膜付き半導体ウエハ9は、第1実施例の図1の保
護膜付き半導体ウエハ1と全く同様のものであり図2に
示す製造工程を経て製造される。そして製造された保護
膜付き半導体ウエハ9には、図3に示すようなホルダー
16と押し板17と押圧手段20とが設けられる。
【0020】このような押圧工程は下記に示す方法に従
って実施される。即ち図3において、樹脂からなるホル
ダー16を外周部保護膜15に着設するようにエッチン
グ面11側から保護膜付き半導体ウエハ9に被せた。こ
のホルダー16は保護膜付き半導体ウエハ9を完全に覆
う事ができる程度の大きさであり、外形は略正方形であ
る。また、ホルダー16の外形の中央部には少なくとも
エッチング面11と略同寸法のホルダー窓18を設け
て、後工程のエッチングにおいてエッチング面11を問
題なく十分にエッチング可能としている。さらに、ホル
ダー16には半導体ウエハ10がずれなく収納できるよ
うにホルダー窓18に沿って溝19が設けてあり、溝1
9が外周部保護膜15に着設するようにホルダー窓18
をエッチング面11に併せてホルダー16を保護膜付き
半導体ウエハ9に被せた。次に、少なくともホルダー1
6と外形が略同ー寸法の正方形のステンレスからなる押
し板17をホルダー16の外形に沿う恰好で保護膜14
に着設した。そして、既に着設したホルダー16および
押し板17を同時に拘持するように略正方形の異なる各
辺(四方)に押圧手段20となるクランプを設けた。最
後に、この状態を保持しつつエッチングを実施し図示し
ないエッチング後の半導体ウエハを得た。
【0021】以上のような半導体ウエハのエッチング方
法にあっては、クランプの機械的な押しつけ力によりホ
ルダーと押し板との挾持力を補助的に強化して保護膜が
押圧されているため、保護膜と半導体ウエハとの密着力
が増大する。従って、保護膜と半導体ウエハとの間隙へ
エッチング液が侵入する危険性から確実に回避され、こ
のエッチング方法を以てすれば、比較的密着性の良いシ
リコン樹脂はより強力な保護膜となり、比較的密着性の
悪い耐アルカリ樹脂等であっても確実な密着力が得られ
るので、問題なく保護膜に使用可能となり使用材料の選
択範囲が広がる。例えばここで使用する材料には、テル
ペンやポリスチレン等の耐アルカリ樹脂や脱アルコール
型のシリコン樹脂以外に、使用規制対象外の溶剤にて剥
離可能でかつ耐熱性およびエッチング材料に対して耐薬
品性のある他の材料であれば選定可能となる。
【0022】さらに、外周部保護膜に直接機械的外力を
作用させることでエッチング液の侵入が殆どなくなるこ
とから、エッチング面のうち少なくともエッチングしな
い外周部への保護膜の塗布幅を少なくすることができ、
より広いエッチング領域が確保できる。なお言うまでも
ないが、本実施例に示す押圧工程に使用するホルダー、
押し板、および押圧手段は図3に示す形状等に固守する
必要は全く無く、他の形状等であっても保護膜と半導体
ウエハとの密着力が増大するという同様の効果が得られ
るため問題はない。
【0023】ところで、ホルダーは樹脂からなるため、
押圧手段の機械的な押しつけ力によっては変形が生じる
場合が考えられる。一旦ホルダーに変形が生じると押圧
力のバランスが崩れ、押圧することで局所的にエッチン
グ液の侵入を許してしまう恐れがある。そこで本実施例
に種々の変形を施し、さらに押圧力を均一にさせるため
の他の方法を以下図に従って説明する。
【0024】図4は剛体を利用して押圧力を均一にする
方法である。これは、既に着設したホルダー21および
押し板22において、ホルダー21の外側にホルダー窓
と略同ーサイズかつ略同ー形状の剛体窓24を有し少な
くとも外形がホルダー21の外形より小さい金属或いは
セラミック等からなる剛体23をホルダー21に着設
し、しかる後剛体23を挟み込む恰好でクランプ等の押
圧手段25により外形の四方を拘持するという方法であ
る。これにより常時確実に押圧力のバランスが保持され
ることとなる。
【0025】また、押圧手段の使用個数を増やすことに
より押圧力を均一にすることも可能である。次に、種々
材料の保護膜の使用や上記理由による押圧力の増加に伴
い、押し板と保護膜との剥離性如何により半導体ウエハ
へのダメージが問題となることがある。この場合は図5
に示す方法により対処する。
【0026】図5は保護膜と押し板との剥離性が悪い場
合に採られる手段であり、図3と同様の押圧工程中に保
護膜28と押し板30との間に離間手段31を介在する
工程を採り入れて剥離性を高めたものである。これは、
半導体ウエハ26のパターン面27側から押し板30を
保護膜28に着設する際に、少なくとも半導体ウエハ2
6の外形寸法以上の外形を有するテフロンシートからな
る離間手段31を介在させることにより行われる。これ
により、所定のエッチング後に押し板30を無理なく取
り外すことができ半導体ウエハ26へのダメージが緩和
されることとなる。さらに押し板30に保護膜28が殆
ど残留付着しないため、押し板30の再利用時に、残留
した保護膜28を除去する手間が低減できる。
【0027】また、既に着設したホルダー29および押
し板30を同時に拘持する際の押圧力をさらに均一にす
るために、離間手段31にスポンジ等の弾性体を用いる
こともより効果的である。なお、保護膜のシール性を向
上するために半導体ウエハの周辺部にある外周部保護膜
の膜厚を裏面保護膜の膜厚より厚くすることが望まし
い。
【0028】
【発明の効果】以上述べたように、本発明の請求項1、
2において、シリコン樹脂または耐アルカリ樹脂からな
る保護膜を使用し、この保護膜を少なくともトリクロロ
エタン若しくはフロン以外の溶剤にて洗浄したので、こ
れらの溶剤を用いることなく半導体ウエハのエッチング
方法が可能となるという優れた効果を奏する。
【0029】また、請求項3において、保護膜の形成方
法として裏面保護膜にはスピンコート法を、外周部保護
膜にはローラコート法を用いたので、機械による完全な
自動化工程が可能となる。また、請求項4、5におい
て、保護膜形成工程とエッチング工程との間に押圧工程
を実施したので、保護膜と半導体ウエハとの密着力が増
大し比較的密着性の良い保護膜はより強力なものとなる
と共に比較的密着性の悪い保護膜であっても確実に半導
体ウエハに密着可能となる。
【0030】また、請求項6において、押圧工程におけ
るホルダーの外側に剛体を着設してホルダーと押し板と
剛体とを同時に押圧手段にて拘持したので、押圧力を均
一にしつつ保護膜の密着力を増大させることが可能とな
る。また、請求項7において、保護膜と押し板との間に
半導体ウエハの外形寸法以上の外形を有する離間手段を
介在したので、保護膜と押し板とが剥離し易くなり、半
導体ウエハへのダメージが緩和されるという効果があ
る。
【図面の簡単な説明】
【図1】本発明の保護膜付き半導体ウエハを示す要部断
面図である。
【図2】本発明の半導体ウエハのエッチング工程を示
す。
【図3】他の実施例の保護膜付き半導体ウエハの押圧工
程を示す要部断面図である。
【図4】他の実施例の剛体を用いた状態を示す要部断面
図である。
【図5】他の実施例の離間手段を用いた状態を示す要部
断面図である。
【図6】従来の半導体ウエハのエッチング方法を示す要
部断面図である。
【図7】従来の半導体ウエハのエッチング工程を示す。
【符号の説明】
1 保護膜付き半導体ウエハ 2 半導体ウエハ 3 エッチング面 4 パターン面 5 外周部 6 保護膜 7 裏面保護膜 8 外周部保護膜 16、21、29 ホルダー 17、22、30 押し板 20、25 押圧手段 23 剛体 31 離間手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/308 G (72)発明者 田中 和夫 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 田中 浩 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 少なくともー方の面がエッチングされる
    エッチング面と、他方のパターン面および側面である外
    周部がエッチングされない非エッチング面となる半導体
    ウエハのエッチング方法において、 前記エッチング面のうち少なくともエッチングされない
    外周部と前記非エッチング面全体にシリコン樹脂若しく
    は耐アルカリ樹脂からなる保護膜を塗布し形成する保護
    膜形成工程と、前記エッチング面の所定の位置にエッチ
    ングするエッチング工程と、前記保護膜を剥離洗浄する
    保護膜剥離工程とからなることを特徴とする半導体ウエ
    ハのエッチング方法。
  2. 【請求項2】 前記保護膜形成工程において塗布し形成
    する保護膜は、脱オキシム型若しくは脱アセトン型のう
    ち少なくともーつから選ばれるシリコン樹脂であること
    を特徴とする請求項1記載の半導体ウエハのエッチング
    方法。
  3. 【請求項3】 前記保護膜形成工程は、前記非エッチン
    グ面のうち前記パターン面にスピンコート法を用いて裏
    面保護膜を形成し、かつ前記エッチング面のうち少なく
    とも前記エッチングされない外周部と前記半導体ウエハ
    の側面である外周部にローラコート法を用いて外周部保
    護膜を形成する工程であることを特徴とする請求項1乃
    至請求項2記載の半導体ウエハのエッチング方法。
  4. 【請求項4】 保護膜を塗布し形成する前記保護膜形成
    工程とエッチング面の所定の位置にエッチングする前記
    エッチング工程との間に、少なくとも前記エッチング面
    が開口したホルダー窓を有するホルダーおよび押し板で
    前記保護膜を形成した半導体ウエハを挾持し該ホルダー
    および押し板を押圧手段にて拘持する押圧工程を有する
    ことを特徴とする請求項1乃至請求項3記載の半導体ウ
    エハのエッチング方法。
  5. 【請求項5】 保護膜を塗布し形成する前記保護膜形成
    工程は、前記保護膜のうち半導体ウエハの外周部に形成
    する外周部保護膜の厚さが少なくとも該外周部保護膜以
    外の前記保護膜の厚さより厚くなる工程であることを特
    徴とする請求項4記載の半導体ウエハのエッチング方
    法。
  6. 【請求項6】 前記押圧工程は、ホルダーおよび押し板
    を着設した後に、該ホルダーの外側に前記ホルダー窓と
    略同ーサイズかつ略同ー形状の剛体窓を有し少なくとも
    外形が前記ホルダーの外形より小さい剛体を前記ホルダ
    ーに着設し、しかる後前記ホルダーと前記押し板と前記
    剛体とを同時に前記押圧手段にて拘持する工程であるこ
    とを特徴とする請求項4乃至請求項5記載の半導体ウエ
    ハのエッチング方法。
  7. 【請求項7】 前記押圧工程は、前記保護膜と前記押し
    板との間に少なくとも前記半導体ウエハの外形寸法以上
    の外形を有する離間手段を介在する工程を含む工程であ
    ることを特徴とする請求項4記載乃至請求項6記載の半
    導体ウエハのエッチング方法。
  8. 【請求項8】 前記エッチング工程は、エッチング面の
    所定の位置にアルカリエッチングする工程であることを
    特徴とする請求項1乃至請求項7記載の半導体ウエハの
    エッチング方法。
JP27522393A 1993-11-04 1993-11-04 半導体ウエハのエッチング方法 Expired - Fee Related JP3417008B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27522393A JP3417008B2 (ja) 1993-11-04 1993-11-04 半導体ウエハのエッチング方法
US08/328,528 US5874365A (en) 1993-11-04 1994-10-25 Semiconductor wafer etching method
US09/188,565 US6251542B1 (en) 1993-11-04 1998-11-10 Semiconductor wafer etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27522393A JP3417008B2 (ja) 1993-11-04 1993-11-04 半導体ウエハのエッチング方法

Publications (2)

Publication Number Publication Date
JPH07130703A true JPH07130703A (ja) 1995-05-19
JP3417008B2 JP3417008B2 (ja) 2003-06-16

Family

ID=17552425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27522393A Expired - Fee Related JP3417008B2 (ja) 1993-11-04 1993-11-04 半導体ウエハのエッチング方法

Country Status (2)

Country Link
US (2) US5874365A (ja)
JP (1) JP3417008B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148125B2 (en) 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
JP2012094562A (ja) * 2010-10-22 2012-05-17 Fuji Electric Co Ltd 半導体装置の製造方法
JP2020155496A (ja) * 2019-03-18 2020-09-24 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417008B2 (ja) * 1993-11-04 2003-06-16 株式会社デンソー 半導体ウエハのエッチング方法
JP2000228439A (ja) * 1999-02-05 2000-08-15 Advantest Corp ステージ上のパーティクル除去方法及び清掃板
JP3664605B2 (ja) * 1999-04-30 2005-06-29 信越半導体株式会社 ウェーハの研磨方法、洗浄方法及び処理方法
US6440264B1 (en) * 1999-09-20 2002-08-27 Litton Systems, Inc. Method and system for manufacturing a photocathode
JP3899871B2 (ja) * 2001-08-23 2007-03-28 株式会社デンソー エッチング方法及びエッチング装置並びに薄膜センサの製造方法
TW527678B (en) * 2002-03-07 2003-04-11 Benq Corp Wafer protection device
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4040425B2 (ja) * 2002-10-17 2008-01-30 Necエレクトロニクス株式会社 半導体装置の製造方法
US7316844B2 (en) * 2004-01-16 2008-01-08 Brewer Science Inc. Spin-on protective coatings for wet-etch processing of microelectronic substrates
US7695890B2 (en) * 2005-09-09 2010-04-13 Brewer Science Inc. Negative photoresist for silicon KOH etch without silicon nitride
US20080073570A1 (en) * 2006-07-10 2008-03-27 Yu-Hsien Chen Method of repeatedly using a control wafer to monitor treatments
US7709178B2 (en) 2007-04-17 2010-05-04 Brewer Science Inc. Alkaline-resistant negative photoresist for silicon wet-etch without silicon nitride
US8192642B2 (en) 2007-09-13 2012-06-05 Brewer Science Inc. Spin-on protective coatings for wet-etch processing of microelectronic substrates
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3847690A (en) * 1971-04-19 1974-11-12 Fairchild Camera Instr Co Method of protecting against electrochemical effects during metal etching
US4384919A (en) * 1978-11-13 1983-05-24 Sperry Corporation Method of making x-ray masks
US4304681A (en) * 1980-09-15 1981-12-08 Shipley Company, Inc. Novel stripping composition for positive photoresists and method of using same
JPS5969933A (ja) * 1982-10-14 1984-04-20 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS612152A (ja) * 1984-06-14 1986-01-08 Nagase Sangyo Kk 剥離剤組成物
JPS6340325A (ja) * 1986-08-05 1988-02-20 Tokuyama Soda Co Ltd 半導体ウエハの切り出し方法
JPS63246820A (ja) * 1987-04-02 1988-10-13 Mitsubishi Electric Corp 半導体製造方法
JPS63313159A (ja) * 1987-06-17 1988-12-21 Toshiba Corp レジスト塗布装置
JPH01145816A (ja) * 1987-12-04 1989-06-07 Nissan Motor Co Ltd ウエットエッチング法
JPH0325235A (ja) * 1989-06-20 1991-02-04 Mitsubishi Electric Corp 半導体製造装置
JPH0341935A (ja) * 1989-07-10 1991-02-22 Fujitsu Ltd 超音波診断装置の時相平均化方式
JPH0356132A (ja) * 1989-07-26 1991-03-11 Hitachi Ltd 撹拌装置
JPH03124450A (ja) * 1989-10-11 1991-05-28 Seiko Epson Corp 液体噴射ヘッドの製造方法
JP2834249B2 (ja) * 1990-01-17 1998-12-09 株式会社日立製作所 磁気ヘッドの製造方法
DE4024576A1 (de) * 1990-08-02 1992-02-06 Bosch Gmbh Robert Vorrichtung zum einseitigen aetzen einer halbleiterscheibe
JPH04291921A (ja) * 1991-03-20 1992-10-16 Nissan Motor Co Ltd ウエハ表面処理装置
JP2697390B2 (ja) * 1991-07-26 1998-01-14 株式会社大林組 制振装置
US5300172A (en) * 1991-11-01 1994-04-05 The Furukawa Electric Co., Ltd. Surface-protection method during etching
EP0616701B1 (en) * 1991-12-10 2002-02-13 The Dow Chemical Company Photocurable cyclobutarene compositions
US5217568A (en) * 1992-02-03 1993-06-08 Motorola, Inc. Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法
JP3417008B2 (ja) * 1993-11-04 2003-06-16 株式会社デンソー 半導体ウエハのエッチング方法
JPH07249563A (ja) * 1994-03-14 1995-09-26 Hitachi Ltd レジスト塗布装置または現像装置
JPH0862631A (ja) * 1994-08-18 1996-03-08 Matsushita Electric Ind Co Ltd 粘性液体塗布方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148125B2 (en) 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
JP2012094562A (ja) * 2010-10-22 2012-05-17 Fuji Electric Co Ltd 半導体装置の製造方法
JP2020155496A (ja) * 2019-03-18 2020-09-24 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
JP3417008B2 (ja) 2003-06-16
US5874365A (en) 1999-02-23
US6251542B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
JP3417008B2 (ja) 半導体ウエハのエッチング方法
US7442581B2 (en) Flexible carrier and release method for high volume electronic package fabrication
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
US20070095368A1 (en) Methods of removing a conformal coating, related processes, and articles
US6551905B1 (en) Wafer adhesive for semiconductor dry etch applications
US20070259509A1 (en) Method of thinning a wafer
US20090117832A1 (en) Wafer polishing method
WO2010018767A1 (ja) 半導体加工方法及び粘着テープ
KR102013283B1 (ko) 열팽창 계수를 이용한 박막전극 분리 방법
AU2015344934B2 (en) Mask for the manufacture of corrosion sensor
JPS6190434A (ja) 電子素子の製造方法
JP2001196351A (ja) Kohエッチング液による半導体基板のエッチング中における基板上に形成された構造の表面の金属膜保護
JP2001053041A (ja) 半導体ウェハ裏面加工時の表面保護方法および半導体ウェハの保持方法
JP4588493B2 (ja) 粘着シート及びこの粘着シートを用いた半導体装置の製造方法
KR102365285B1 (ko) 제품 기판을 코팅하기 위한 방법 및 장치
JPH095982A (ja) マスク保護装置の剥離方法
JP3470443B2 (ja) 半導体ウエハのエッチング方法
EP4350750A1 (en) A process for wafer bonding
US6227057B1 (en) Apparatus and method for rapid strain measurement
US4815208A (en) Method of joining substrates for planar electrical interconnections of hybrid circuits
JP2742367B2 (ja) ペレット分離方法
US8128830B2 (en) Labeling an imprint lithography template
US20050076833A1 (en) Paint-shield label
JP2005518657A (ja) 外装コーテッドmems素子
KR100324570B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

LAPS Cancellation because of no payment of annual fees