JPH07120801B2

JPH07120801B2 - 絶縁ゲイト型半導体装置

Info

Publication number: JPH07120801B2
Application number: JP58204444A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1983-10-31
Filing date: 1983-10-31
Publication date: 1995-12-20
Anticipated expiration: 2010-12-20
Also published as: JPS6095970A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、基板上の非単結晶半導体を用いた縦チャネル
型の積層型の相補絶縁ゲイト型半導体装置、並びに相補
型の絶縁ゲイト型半導体装置に関する。

〔従来の技術〕

従来、第１図に示すような単結晶珪素を用いた相補型の
絶縁ゲイト型電界効果半導体装置が知られている。

図面においては、Ｎ型の単結晶シリコン基板（１）にＰ
ウエル（93）を設け、埋置したフィールド絶縁物（94）
によりアイソレイションをしてＰチャネルMOS.FET（1
0）とＮチャネルMOS.FET（10′）がそれぞれソース（2
3），（13）、ドレイン（25），（15）、ゲイト電極（4
2），（40）として設けられた場合が示されている。

かかる相補型の絶縁ゲイト型電界効果半導体装置の集積
回路（IC）は横チャネル型であり、電気的には３つのダ
イオード（90），（91），（92）によるアイソレイショ
ンがなされている。

〔発明が解決しようとする課題〕

しかし上記第１図のような構造をとった場合、この３つ
のダイオードを有せしめるため、アイソレイションの面
積が大きくなってしまい、同一チャネル型の２つの絶縁
ゲイト型半導体装置を設ける場合に必要な占有面積の1.
8〜2.5倍もの面積を必要としてしまう。

これは用いられる半導体が単結晶であるためであり、ど
うしても避けることができない欠点である。そのため、
ラッチアップ現象等のトラブルが発生してしまってい
た。

〔課題を解決するための手段〕

しかし、半導体としてこの単結晶半導体ではなく、アモ
ルファス珪素を含む非単結晶半導体を用いると、かかる
アイソレイションは実質的に不要となり、ラッチアップ
現象も理論的に存在せず、上記のような問題を解決でき
ることを本発明人は見いだした。

本発明は絶縁性基板上の第１の導電性電極、第１の半導
体、第２の半導体または絶縁体、第３の半導体および第
２の導電性電極よりなる５層に積層された少なくとも２
つの積層体と、さらにこの２つの積層体の側周辺に、チ
ャネルを形成する第４の非単結晶半導体を設け、そのそ
れぞれの側周辺を用いて一方にＰチャネル型絶縁ゲイト
型半導体装置を設け、他方にＮチャネル絶縁ゲイト型半
導体装置を設けたものである。

本発明は２つの積層体において、その一方の導電性電極
を互いに共通にせしめることにより、相補型の絶縁ゲイ
ト型半導体装置を直列に連結してインバータ構成とせし
め、また相補型の絶縁ゲイト型半導体装置を並列に連結
し、その双方の電極を共通にして設けることによりスイ
ッチを構成し、１つの積層体でありながら相補型の絶縁
ゲイト型半導体装置を構成したことを特徴としている。

本発明は、非単結晶半導体を用いた相補型の絶縁ゲイト
型半導体装置（積層型の縦チャネルであるため、従来の
横チャネル単結晶半導体で用いられるMOS.FETの装置と
区別してここでは絶縁ゲイト型半導体装置という）であ
るので、アイソレイション用のウエル（第１図（93））
を設けずに異なるチャネル型を持つ２つの積層体にそれ
ぞれ対構造の絶縁ゲイト型半導体装置を設けて相補型の
絶縁ゲイト型半導体装置を得ることができる。

これは、非単結晶半導体においては、形成された半導体
膜の厚さの10倍以上あればそれを完全に絶縁体として取
り扱うことができるという特性を利用したものである。

例えば、非単結晶半導体におけるP,I,N層の厚さがそれ
ぞれ0.1μｍ、１μｍ、0.1μｍあるとき、その巾が１μ
ｍ、10μｍ、１μｍ以上であれば実質的に絶縁体として
取り扱うことができる。

このため、従来の単結晶半導体を用いたC/MOS構造とは
まったく異なるセル面積の小さいC/絶縁ゲイト型半導体
装置を本発明において設けることができた。（Ｃはコン
プリメンタリー（相補型）を意味する）。

本発明は、２つの絶縁ゲイト型半導体装置を同一積層体
内に対構成せしめて、このアイソレイションおよび絶縁
ゲイト型半導体装置の配線に必要な面積を少なくさせた
ことを特長としている。即ち、単結晶のC/MOSに比べ
て、アイソレイションに特に面積を必要としない。

また縦チャネル型とし、第４の半導体であるチャネル形
成領域を構成する半導体は、水素または弗素が添加され
た珪素を主成分とする非単結晶半導体を用いている。し
かし非単結晶半導体は、単結晶半導体に比べてキャリア
移動度が小さいという欠点を有する。そのため、本発明
は第２の半導体または絶縁体の膜厚を１μｍまたはそれ
以下とすることによって、第４の半導体に形成されるチ
ャネルを短チャネルとし、10MHz以上のカットオフ周波
数を有せしめた。

本発明は、その設計仕様に基づいて組み合わせることに
より、ブラウン管に代わる平面テレビ用の固体表示装置
の周辺回路等への応用回路を作ることができる。

〔実施例〕

第２図および第３図は、本発明を用いた実施例である積
層型絶縁ゲイト型半導体装置の縦断面図の製造工程を示
したものである。

本実施例は、図面の第３図に示すように、Ｐ絶縁ゲイト
型半導体装置（53），（54）とＮ絶縁ゲイト型半導体装
置（51），（52）との２つの絶縁ゲイト型半導体装置を
それぞれ１つの積層体（10），（10′）に作製する製造
例を示すが、特に図面ではＰ絶縁ゲイト型半導体装置
（53）およびＮ絶縁ゲイト型半導体装置（52）を直列に
連結したインバータ構造を有したものを示している。

また、さらに集積度を向上させる場合も本実施例に示す
プロセスを応用して作製が可能である。

以下本実施例の作製工程を示す。なお、以下において特
に断らない場合は、半導体とは非単結晶半導体をいうも
のとする。

まず、第２図（Ａ）において、絶縁基板例えば石英ガラ
スまたはホウ珪酸ガラスの基板（１）上に酸化スズ,TiS
i₂,W,Cr等の第１の導電膜（２）を下側電極、リードと
して設けた。この実施例では第１の導電膜（２）として
Crを主成分とする導電膜を0.2μｍの厚さに形成してい
る。これに選択エッチングを施し、パターニングを行っ
た後、さらにこの上面にＰまたはＮ型の導電型を有する
第１の非単結晶半導体（ここではＰ型とする）（３）を
100〜3000Åの厚さに公知のPCVCD法により形成した。こ
の後、フォトレジスト（71）のパターニングを行い、さ
らにこのフォトレジスト（71）をマスクとして半導体
（３）を選択的にエッチングした。

さらに、Ｎ型の非単結晶半導体（３′）を200〜1000Å
の厚さに製膜した。

図面では、Ｐ型半導体（３）はSixC_1-x（０＜ｘ＜１例
えばｘ＝0.1）とし、Ｎ型の半導体（３′）は微結晶半
導体とした。この後半導体（３′）の下側のレジスト
（71）を超音波を用いて溶去した。するとこのレジスト
上のＮ型半導体（３′）も同時にリフトオフされ、除去
することができた。

さらに、第２の半導体または絶縁体（４）を0.3〜３μ
ｍの厚さにをPCVD法により積層した。

本実施例においては、（４）としてSi₃N_4-x（０≦ｘ≦
４）とした。ここで、ｘ＝０では絶縁体に、０＜ｘ≦４
では半導体または半絶縁体となる。さらに再びＰ型半導
体（５）およびＮ型半導体（５′）を200〜2000Åの厚
さに形成した。

かくして第２図（Ｃ）に示すごとく、第１の半導体であ
るＰ型半導体（３）とＮ型半導体（３′）とを概略同一
平面をなして第１の電極（２）上に形成させることがで
きた。

このそれぞれの半導体（３），（３′）は、厚さ方向の
断面で密接するのみであるので、Ｐ型半導体層へのＮ型
の不純物の混入、またその逆もなく、それぞれの半導体
をＰおよびＮとすることができた。

以上の工程により、領域（10）は（３），（４），
（５）とPIP構造（Ｉは絶縁体または真性半導体）を有
せしめ、また領域（10′）は（３′），（４），
（５′）とNIN接合を有せしめることができた。

第２図（Ｃ）の形状を得た後に半導体（５′），（５）
の上面にITO（酸化インジューム・スズ）,MoSi₂,TiSi₂,
WSi₂,W,Ti,Mo等の耐熱性金属の第２の導体（６）を製膜
した。ここでは、Crを電子ビーム法により0.2μｍの厚
さに積層し、第２の導電膜（６）とした。

次にこの第２の導電膜（６）のうち不要部分を取り除い
た。

本実施例においては、領域（10）に形成されるＰ絶縁ゲ
イト型半導体装置（53），（54）を同一積層体において
互いに独立動作をさせるため、第３図（Ａ）で示される
部分の導電膜（６）を選択除去した。

さらにこの積層上にLP CVD法（減圧気相法）,PCVD法ま
たは光CVD法により0.3〜１μｍの厚さに酸化珪素膜
（７）を形成した。PCVD法を用いる場合には、N₂OとSiH
₄との反応を250℃で行うことによって成膜を行った。

なお、本実施例の構成において、第１、第３の半導体の
N,P層をN⁺NまたはP⁺PとしてN⁺NINN⁺,P⁺PIPP⁺（Ｉは絶縁
体または真性半導体）としてＰまたはＮと第１、第２の
電極を構成する導電膜との接触抵抗を下げることは有効
であった。

かくのごとくにして、第１の導電膜、第１の半導体、第
２の半導体または絶縁体、第３の半導体、第２の導電膜
を層状に形成した。

次に第３図（Ｂ）に示すごとく、それぞれの絶縁体
（７），導体（６）および第１の半導体（３），
（３′）、第２の半導体または絶縁体（４）、第３の半
導体（５），（５′）を選択エッチング法により除去
し、２つの積層体（50），（50′）を形成した。

本実施例においては、積層体（50），（50′）における
それぞれの絶縁体（17），（27）、第２の導体（16），
（26），（26′）、第１〜第３の半導体を互いに概略同
一形状に形成して設けた。

この工程は、すべて同一マスクを用い、マイクロ波（2.
45GHz）の異方性プラズマ気相エッチ法を用いた。エッ
チ用気体はCF₄,HFまたはCF₄＋O₂の混合気体を用いた。
エッチング条件は、圧力0.1〜0.5torr、出力200Wとし
て、エッチ速度200Å／分とした。

かくして積層体（50）と（50′），を設けた。

Ｎチャネル絶縁ゲイト型半導体装置用の積層体（50′）
即ち領域（10′）において、第１の導電膜（12），（1
2′）、第１の半導体（13），（13′）、第２の半導体
または絶縁体（14）、第３の半導体（15），（15′）、
第２の導電膜（16）を有している。

また、Ｐチャネル絶縁ゲイト型半導体装置用の積層体
（50）即ちブロック（10）において、第１の導電膜（2
2），（22′）、第１の半導体（23），（23′）、第２
の半導体または絶縁体（24）、第３の半導体（25），
（25′）、第２の導電膜（26），（26′）を有してい
る。

そして、れらの積層体を覆ってチャネル形成領域を構成
する真性またはＰまたはＮ型の非単結晶半導体を第４の
半導体（35）として積層させた。この第４の半導体（3
5）は、シランのグロー放電法（PCVD法），光CVD法,LT
CVD法（HOMO CVD法ともいう）を利用して、室温〜500℃
の温度で成膜するものである。

本実施例においては、PCVD法を用い、250℃の温度で、
0.1torr,30W,13.56MHzの条件下にて成膜を行い、非晶質
（アモルファス）または半非晶質（セミアモルファス）
または多結晶構造の非単結晶珪素半導体を形成した。

さらに、その上面に同一反応炉にて、第４の半導体表面
を大気に触れさせることなく窒化珪素膜（34）を光CVD
法にて300〜2000Åの厚さに成膜した。この光CVD法は、
シラン（ジシランでも可）とアンモニアとを水銀励起法
によって反応させる方法を用いた。

なお、この窒化珪素膜（34）は、13.56MHz〜2.45GHzの
周波数の電磁エネルギにより活性化した窒素またはアン
モニア雰囲気（100〜400℃）に基体浸し、固相−気相反
応による窒化珪素を形成する方法でもよい。

また、PCVD法により窒化珪素を形成させる方法を用いて
もよい。

以上の工程の結果、第３図（Ｃ）に示すように、第２の
半導体または絶縁体（14），（24）の側周辺に、チャネ
ル形成領域（９′）（９）が構成される。

また、チャネル形成領域（９′）（９）の側部におい
て、窒化珪素膜（34）がゲイト絶縁物として機能するこ
とになる。

なお、第４の半導体（35）は第１の半導体（13），（1
3′），（23），（23′）さらには第２の半導体（1
5），（15′），（25），（25′）とダイオード接合を
構成している。

この第４の半導体（35）（例えばＰ型の珪素）およびゲ
イト絶縁物（34）を最初領域（51），（52）に対しての
み設け、さらに酸化珪素物マスクをして領域（10）に他
の第４の半導体（例えばＮの珪素）および絶縁物を積層
し、それぞれの領域に適した微量のＰまたはＮ型の不純
物が添加された半導体をチャネル形成領域とすること
は、パターニング工程が増えるという欠点はあるが、ス
レッシュホールト電圧の制御に関しては有効である。

第３図（Ｂ）において、さらに電極用の穴開けを行い、
この後この積層体上のゲイト絶縁物の窒化珪素膜（34）
を覆って導電膜（30）を0.3〜１μｍの厚さに形成し
た。

この導電膜（30）はITO（酸化インジューム・スズ）の
ごとき透光性導電膜,TiTi₂,MoSi₂,WSi₂,W,Ti,Mo等の耐
熱性導電膜としてもよい。ここではＮ型の不純物の多量
にドープされた珪素半導体をPCVD法で作った。即ち、0.
4μｍの厚さにリンが１％添加され、かつ微結晶性（粒
径50〜300Å）の非単結晶半導体をPCVD法で作製した。

この後、この上面にレジスト（38），（38′），（3
8″）を形成した。

さらに第３図（Ｃ）に示されるごとく、フォトリソグラ
フィ技術を用いて垂直方向よりの異方性エッチングを行
った。この異方性エッチングは、CF₂Cl₂,CF₄＋O₂,HF等
の反応性気体をマイクロ波にてプラズマ化し、さらにこ
のプラズマを基板の上方より加えることによって行っ
た。

この異方性エッチングの結果、導体（30）の平面（上表
面）（厚さ0.4μｍ）はエッチングされ除去されるが、
側面では積層体の厚さおよび被膜の厚さの合計の２〜３
μｍを垂直方向の厚さとして有するので、破線（39），
（39′）のごとくにこれら導体をマスク（38），（3
8′），（38″）のある領域以外にも三角形状に残すこ
とができた。

その結果、第３図（Ｃ）に示すごとく、積層体（10），
（10′）の側周辺のみに選択的にゲイト電極用の残存物
（40），（41），（42），（43）を設けることができ
た。

本実施例においては、この残存物がゲイト電極とし、そ
れらは第２の半導体の上方には存在せず、結果として第
２の半導体とゲイト電極との寄生容量を実質的にないに
等しくすることができた。

また、積層体の側周辺の導体のうち、ゲイト電極および
そのリード（40）〜（43）とする以外の他の側周辺の導
体を気相エッチ法により除去しそれぞれのゲイトを独立
動作させた。

かくして第３図（Ｃ）を得た。

第４図（Ａ）のＡ−Ａ′を中心とした縦断面図の電気的
等価回路を第４図（Ｂ）に示す。なお、第４図（Ａ）の
Ａ−Ａ′を中心とした縦断面図は、第３図（Ｃ）に対応
しており、第３図（Ｃ）の等価回路が第４図（Ｂ）であ
る。

図面より明らかなごとく（53），（54）はＰ絶縁ゲイト
型半導体装置、（51），（52）はＮ絶縁ゲイト型半導体
装置である。番号はそれぞれ第３図（Ｃ）に対応させて
いる。

第４図（Ａ）（Ｂ）および第３図（Ｃ）にて明らかなご
とく、２つのブロックの異なる導電型の絶縁ゲイト型半
導体装置を互いに連結させて相補型の絶縁ゲイト型半導
体装置を有せしめることができた。ここでは４つの絶縁
ゲイト型半導体装置（51）〜（54）を有し、それぞれ対
を為す２つのチャネル（９），（９′）を有している。
そして絶縁ゲイト型半導体装置（52），（53）によりイ
ンバータを構成するために、ゲイト電極（41），（42）
は互いに入力（63）によって連結され、第１の導体は互
いに出力（64）にて共通となっている。

ドレイン電圧V_DDは（62）、V_SSは（65）に加えられる。
ここで重要なことは１つのブロックに２つの絶縁ゲイト
型半導体装置があってもそれらはまったく独立して扱う
ことができるということである。このことにより絶縁ゲ
イト型半導体装置は１つの積層体の片側に複数個配設し
ても、それらが10μｍ以上離れていれば同様に独立動作
をさせることができるという顕著な特徴を得ることがで
きる。

さらにゲイト電極（63）が２つの積層体のS3上を横切っ
ても横方向における非単結晶特有の絶縁性のため絶縁ゲ
イト型半導体装置（52），（53）には寄生容量の発生を
促さない。

また、アイソレイション領域（（71）で示される）を設
けることにより、クロストーク、リークを除去すること
ができる。これはIC化をする時の設計ルールとして重要
である。なお、このアイソレイション領域は非単結晶を
用いるからこそ設けることができるものであり、単結晶
を半導体として用いた場合には、絶縁物によるアイソレ
イション領域が必要なことは前述の通りである。

即ち、図面では２つの絶縁ゲイト型半導体装置（51），
（52）および（53），（54）を対（ペア）として設ける
ことができる。これは２つの絶縁ゲイト型半導体装置の
チャネル間の半導体または絶縁体が絶縁性であり、10μ
ｍ以上の巾をS1,S2,S3が有すれば数十ＭΩの抵抗とな
り、実質的に独立構成をし得るためであり、その特性を
利用することにより結晶半導体とはまったく異なった縦
チャネル型の構造を有せしめることができた。

本実施例においては、第４の半導体（30）としてアモル
ファス珪素を含む非単結晶半導体を用い、その中の不対
結合手の中和用に水素を用いた。そして、その表面を大
気に触れさせることなくゲイト絶縁物を作製した。さら
にこの第４の半導体を形成する際においては、フォトレ
ジストを用いる工程がそのプロセス中になく、また外気
に触れる工程もないので、チャネル形成領域として特性
劣化がないという作製工程上の特徴を得ることができ
た。

本発明の絶縁ゲイト型半導体装置をVLSIに応用する場合
には、電子移動度がホールに比べて５〜30倍もあるた
め、この相補型の絶縁ゲイト型半導体装置を一部に用
い、さらに他部をＮチャネル型動作とするのが好まし
い。

例えば、平面型ディスプレイ（固体表示装置）における
マトリックス構成をする絵素用のトランジスタはＮ絶縁
ゲイト型半導体装置とし、その周辺部分を構成するはデ
コーダ、ドライバは相補型の絶縁ゲイト型半導体装置と
してその動作特性の向上、消費電力の低減化を図ること
がその代表的応用として用い得る。

この発明において、チャネル長は第２の半導体または絶
縁体（第２図（Ｂ）における（14），（24））（第２図
（Ｃ）における（４））の厚さで決められる。この厚さ
は、一般には0.1〜３μｍとすることができるが、ここ
では1.0μｍとした。

かくのごとき短チャネルのため非単結晶半導体（25）の
移動度が単結晶の1/5〜1/100しかないにもかかわらず、
10MHz以上のカットオフ周波数特性を双対のトランジス
タに有せしめることができた。

かくして、相補型の絶縁ゲイト型半導体装置をインバー
タとしてV_DD＝10,V_GG＝10V,動作周波数17.6MHzで得るこ
とができた。

第１の半導体並びに第３の半導体ををSi_xC_1-x（０＜ｘ
＜１例えばｘ＝0.2）とし、さらに第２の半導体または
絶縁体をSi₃N_4-x（０≦ｘ≦４）またはSi_xC_1-x（０＜ｘ
≦１）として絶縁物化することにより、逆方向に10Vを
加えた場合であっても逆方向リークは10nA/cm²以下とす
ることができた。

これは単結晶を用いた場合の逆リークよりもさらに２〜
３桁も少なく、非単結晶半導体特有の物性を積極的に利
用したことによる好ましいものであった。

さらに高温での動作において、電極の金属が非単結晶半
導体で構成された第１並びに第３の半導体内に混入して
不良になりやすいため、この電極に密接した側をSi_xC
_1-x（０＜ｘ＜１例えばｘ＝0.2）とすることによって、
150℃で1000時間動作させた場合の、何等の動作不良が1
000素子を評価しても見られなかった。これはこの電極
に密接してアモルファス珪素のみで第１の半導体または
第３の半導体を形成した場合、150℃で10時間も素子が
耐えないことを考えると、きわめて高い信頼性の向上と
なった。

以上の説明においては、チャネル形成領域として第４の
半導体を用いた構成とした。しかし第２の半導体を水素
が添加された非単結晶珪素とし、この側表面部をしてチ
ャネル形成領域とすることも可能である。この場合、ゲ
イト絶縁物は第１、第２および第３の半導体の側表面上
に第３図と同様にして作製すればよい。

そして、一方の領域（10）にPIP接合を構成し、他方の
領域（10）にNIN接合を構成することにより、相補型の
絶縁ゲイト型半導体装置を形成することができる。

かかる構造とすることにより、第４の半導体を積層する
工程が省くことができるという工程上の特徴を得ること
ができる。

しかしながらこの構成をとった場合、第２の半導体の表
面が大気等に触れることになるため、界面で再結合中心
が多くなり、周波数特性は３〜4MHzも下がってしまうと
いう欠点を有する。

〔効果〕

以上の説明のごとく、本発明は積層型の絶縁ゲイト型半
導体装置のため、従来のように高精度のフォトリソグラ
フィ技術を用いることなく、基板特に絶縁基板上に複数
個の相補型の絶縁ゲイト型半導体装置を作ることが可能
になった。そしてその応用として、イメージセンサ、液
晶表示ディスプレイにまで発展させることが可能になっ
た。本発明において用いることができる非単結晶半導体
は珪素、ゲルマニュームまたは炭化珪素（Si_xC_1-x0＜ｘ
＜１）であり、絶縁体としては炭化珪素または窒化珪素
を用いることができる。

【図面の簡単な説明】

第１図は従来の相補型絶縁ゲイト型半導体装置を示す。第２図および第３図は本発明の相補型積層型絶縁ゲイト
型半導体装置の工程を示す縦断面図を示す。第４図は本発明構造の積層型絶縁ゲイト型半導体の平面
図および等価回路を示す。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/08 ３２１Ｃ

Claims

【特許請求の範囲】

【請求項１】基板上の導体の第１の電極上のＰ型の第１
の半導体、第２の絶縁体、Ｐ型の第３の半導体および導
体の第２の電極を概略同一形状に積層した第１の積層体
を有し、前記積層体の側部に隣接して第４の半導体をチ
ャネル形成領域を構成して設け、該第４の半導体上のゲ
イト絶縁膜と該ゲイト絶縁膜上に隣接してゲイト電極を
前記積層体上方に残存させずに前記積層体の側面に配設
した第１のＰチャネル型絶縁ゲイト型半導体装置と、前
記基板上の導体の第１の電極上のＮ型の第１の半導体、
第２の絶縁体、Ｎ型の第３の半導体および導体の第２の
電極を概略同一形状に積層した第２の積層体を有し、前
記積層体の側部に隣接して第４の半導体をチャネル形成
領域を構成して設け、該第４の半導体上のゲイト絶縁膜
と該ゲイト絶縁膜上に隣接してゲイト電極を前記積層体
上方に残存させずに前記積層体の側面に配設した第２の
Ｎチャネル型絶縁ゲイト型半導体装置とを有することを
特徴とする絶縁ゲイト型半導体装置。
【請求項２】特許請求の範囲第１項において、第１およ
び第２の絶縁ゲイト型電界効果半導体装置における第１
の電極または第２の電極の少なくとも一方は、共通の導
体により連結されたことを特徴とする絶縁ゲイト型半導
体装置。
【請求項３】特許請求の範囲第１項において、第２の絶
縁体はSi₃N_4-x（０≦ｘ≦４）またはSi_xC_1-x（０≦ｘ＜
１）を主成分としたことを特徴とする絶縁ゲイト型半動
体装置。
【請求項４】基板上の導体の第１の電極上のＰ型の第１
の半導体、第２の半導体、Ｐ型の第３の半導体および導
体の第２の電極を概略同一形状に積層した第１の積層体
を有し、前記第２の半導体の側表面部にチャネル形成領
域を構成して設け、該第２の半導体上のゲイト絶縁膜と
該ゲイト絶縁膜上に隣接してゲイト電極を前記積層体上
方に残存させずに前記積層体の側面に配設した第１のＰ
チャネル型絶縁ゲイト型半導体装置と、前記基板上に導
体を第１の電極上のＮ型の第１の半導体、第２の半導
体、Ｎ型の第３の半導体および導体の第２の電極を概略
同一形状に積層した第２の積層体を有し、前記第２の半
導体の側表面部にチャネル形成領域を構成して設け、該
第２の半導体上のゲイト絶縁膜と該ゲイト絶縁膜上に隣
接してゲイト電極を前記積層体上方に残存させずに前記
積層体の側面に配設した第２のＮチャネル型絶縁ゲイト
型半導体装置とを有することを特徴とする絶縁ゲイト型
半導体装置。
【請求項５】特許請求の範囲第４項において、第１およ
び第２の絶縁ゲイト型電界効果半導体装置における第１
の電極または第２の電極の少なくとも一方は、共通の導
体により連結されたことを特徴とする絶縁ゲイト型半導
体装置。
【請求項６】特許請求の範囲第４項において、第２の半
導体はSi₃N_4-x（０＜ｘ≦４）またはSi_xC_1-x（０＜ｘ≦
１）を主成分としたことを特徴とする絶縁ゲイト型半導
体装置。