JPH07118545B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH07118545B2 JPH07118545B2 JP5197508A JP19750893A JPH07118545B2 JP H07118545 B2 JPH07118545 B2 JP H07118545B2 JP 5197508 A JP5197508 A JP 5197508A JP 19750893 A JP19750893 A JP 19750893A JP H07118545 B2 JPH07118545 B2 JP H07118545B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- display panel
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを有
する液晶表示パネルに関するものである。
する液晶表示パネルに関するものである。
【０００２】
【従来の技術】液晶表示パネルにおいて、ＭＯＳ型薄膜
半導体装置でスイッチングトランジスタアレイを形成し
たものは、グラフィック表示装置を小型化できるものと
して、注目されている。しかしながら、従来の薄膜半導
体装置においては、チャネル部の多結晶シリコン薄膜１
は、２５００〜３０００Åが最も薄い値であった。この
ような膜厚の多結晶シリコンを用いた薄膜トランジスタ
では、膜厚はチャネルが形成されるのに充分な厚さであ
るから、オン電流は多結晶シリコンの膜厚に依存しない
が、オフ電流が大きいという問題がある。
半導体装置でスイッチングトランジスタアレイを形成し
たものは、グラフィック表示装置を小型化できるものと
して、注目されている。しかしながら、従来の薄膜半導
体装置においては、チャネル部の多結晶シリコン薄膜１
は、２５００〜３０００Åが最も薄い値であった。この
ような膜厚の多結晶シリコンを用いた薄膜トランジスタ
では、膜厚はチャネルが形成されるのに充分な厚さであ
るから、オン電流は多結晶シリコンの膜厚に依存しない
が、オフ電流が大きいという問題がある。
【０００３】このような薄膜トランジスタをスイッチン
グトランジスタアレイとして用いた従来の液晶表示パネ
ルでは、直射日光下及び裏面から照明を行なった場合
に、スイッチングトランジスタのリーク電流が増大し、
キャパシタに蓄積された電荷が消失して表示機能が失わ
れる欠点を有している。
グトランジスタアレイとして用いた従来の液晶表示パネ
ルでは、直射日光下及び裏面から照明を行なった場合
に、スイッチングトランジスタのリーク電流が増大し、
キャパシタに蓄積された電荷が消失して表示機能が失わ
れる欠点を有している。
【０００４】
【発明が解決しようとする課題】本発明は、上記の薄膜
半導体装置の光−リーク特性を改善して液晶表示パネル
の特性を向上させることを目的とするものである。
半導体装置の光−リーク特性を改善して液晶表示パネル
の特性を向上させることを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は、一方の基板上
に薄膜トランジスタが形成されてなる液晶表示パネルに
おいて、前記薄膜トランジスタは、互いに離間されて島
状に形成されてなるシリコン薄膜と、該島状のシリコン
薄膜間及び該島状のシリコン薄膜領域上に形成された膜
厚が１０００Å以下である帯状の多結晶シリコン薄膜と
を含み、前記薄膜トランジスタのチャネル領域は前記帯
状の多結晶シリコン薄膜の一部からなり且つ前記島状の
シリコン薄膜間に形成され、前記チャネル領域上にはゲ
ート絶縁膜を介してゲート電極が形成され、コンタクト
領域が前記島状のシリコン薄膜領域上に形成されてなる
ことを特徴とするものである。
に薄膜トランジスタが形成されてなる液晶表示パネルに
おいて、前記薄膜トランジスタは、互いに離間されて島
状に形成されてなるシリコン薄膜と、該島状のシリコン
薄膜間及び該島状のシリコン薄膜領域上に形成された膜
厚が１０００Å以下である帯状の多結晶シリコン薄膜と
を含み、前記薄膜トランジスタのチャネル領域は前記帯
状の多結晶シリコン薄膜の一部からなり且つ前記島状の
シリコン薄膜間に形成され、前記チャネル領域上にはゲ
ート絶縁膜を介してゲート電極が形成され、コンタクト
領域が前記島状のシリコン薄膜領域上に形成されてなる
ことを特徴とするものである。
【０００６】
【作用】本発明によれば、薄膜トランジスタのチャネル
領域が、膜厚が１０００Å以下である帯状の多結晶シリ
コン薄膜の一部からなり且つ島状のシリコン薄膜間に形
成されることにより、オフ電流を小さくして、液晶表示
パネルの光−リーク特性を改善できる。また、コンタク
ト領域が島状のシリコン薄膜領域上に形成されてなるこ
とにより、膜厚が１０００Å以下である帯状の多結晶シ
リコン薄膜を用いても、配線とのコンタクト不良が防止
できる。
領域が、膜厚が１０００Å以下である帯状の多結晶シリ
コン薄膜の一部からなり且つ島状のシリコン薄膜間に形
成されることにより、オフ電流を小さくして、液晶表示
パネルの光−リーク特性を改善できる。また、コンタク
ト領域が島状のシリコン薄膜領域上に形成されてなるこ
とにより、膜厚が１０００Å以下である帯状の多結晶シ
リコン薄膜を用いても、配線とのコンタクト不良が防止
できる。
【０００７】
【実施例】以下、実施例によって詳しく説明する。本発
明は、上記の目的を達成するためにチャネル部のシリコ
ン膜厚を従来のものと比較して薄くする。図１は本発明
の液晶表示パネルにおける薄膜半導体装置の断面図であ
る。図中、１，５，６はシリコン薄膜、２はゲート絶縁
膜、３，４はアルミ配線、７はゲート電極、８は基板、
９は絶縁膜である。
明は、上記の目的を達成するためにチャネル部のシリコ
ン膜厚を従来のものと比較して薄くする。図１は本発明
の液晶表示パネルにおける薄膜半導体装置の断面図であ
る。図中、１，５，６はシリコン薄膜、２はゲート絶縁
膜、３，４はアルミ配線、７はゲート電極、８は基板、
９は絶縁膜である。
【０００８】基板８は、液晶を挟持する一方の基板であ
り、その上にシリコン薄膜５，６が互いに離間されて島
状に形成されている。この島状のシリコン薄膜５，６間
および島状のシリコン薄膜５，６の領域上に多結晶シリ
コン薄膜１が帯状に形成されている。シリコン薄膜１の
表面にゲート絶縁膜２が形成され、その上にゲート電極
７が形成されている。これらの上に絶縁膜９が形成さ
れ、コンタクトホールを通してアルミ配線３，４が設け
られている。
り、その上にシリコン薄膜５，６が互いに離間されて島
状に形成されている。この島状のシリコン薄膜５，６間
および島状のシリコン薄膜５，６の領域上に多結晶シリ
コン薄膜１が帯状に形成されている。シリコン薄膜１の
表面にゲート絶縁膜２が形成され、その上にゲート電極
７が形成されている。これらの上に絶縁膜９が形成さ
れ、コンタクトホールを通してアルミ配線３，４が設け
られている。
【０００９】多結晶シリコン薄膜１がゲート電極７に対
向する領域は、チャネル領域である。上述したように、
従来の多結晶シリコンを用いた薄膜トランジスタでは、
チャネル領域の厚さは、２５００〜３０００Åが最も薄
い値であったが、本発明では、離間した島状のシリコン
薄膜５，６から、その間にかけて多結晶シリコン薄膜１
を形成し、その膜厚を薄くすることにより、チャネル領
域の膜厚の薄い薄膜トランジスタを実現した。多結晶シ
リコン薄膜の膜厚は、１０００Å以下である。
向する領域は、チャネル領域である。上述したように、
従来の多結晶シリコンを用いた薄膜トランジスタでは、
チャネル領域の厚さは、２５００〜３０００Åが最も薄
い値であったが、本発明では、離間した島状のシリコン
薄膜５，６から、その間にかけて多結晶シリコン薄膜１
を形成し、その膜厚を薄くすることにより、チャネル領
域の膜厚の薄い薄膜トランジスタを実現した。多結晶シ
リコン薄膜の膜厚は、１０００Å以下である。
【００１０】このようにして、チャネル部の多結晶シリ
コンの膜厚を１０００Å以下の極めて薄いものとするこ
とにより、光照射が無い場合でも有る場合でもリーク電
流を減少させることができ、光−リーク特性が改善され
る。しかし、ゲート絶縁膜２を多結晶シリコン膜の酸化
によって形成する場合には、多結晶表面の凹凸を考慮し
て残留シリコン膜厚を５００〜１０００Åとすることが
量産上は妥当な値である。
コンの膜厚を１０００Å以下の極めて薄いものとするこ
とにより、光照射が無い場合でも有る場合でもリーク電
流を減少させることができ、光−リーク特性が改善され
る。しかし、ゲート絶縁膜２を多結晶シリコン膜の酸化
によって形成する場合には、多結晶表面の凹凸を考慮し
て残留シリコン膜厚を５００〜１０００Åとすることが
量産上は妥当な値である。
【００１１】チャネル部の多結晶シリコン薄膜１の厚さ
を少なくすることによって、アルミ配線３，４とのコン
タクト不良を生じる度合いが大きくなるという問題が派
生する。そこで、チャネル部のシリコン膜形成前に、ア
ルミ配線とのコンタクト部分のみシリコン膜厚を大きく
するためにシリコン薄膜５，６を島状に形成しておく。
この島状のシリコン薄膜が形成された領域において、ア
ルミ配線３，４とのコンタクトを行なうようにした。し
たがって、コンタクト不良を防止できる。
を少なくすることによって、アルミ配線３，４とのコン
タクト不良を生じる度合いが大きくなるという問題が派
生する。そこで、チャネル部のシリコン膜形成前に、ア
ルミ配線とのコンタクト部分のみシリコン膜厚を大きく
するためにシリコン薄膜５，６を島状に形成しておく。
この島状のシリコン薄膜が形成された領域において、ア
ルミ配線３，４とのコンタクトを行なうようにした。し
たがって、コンタクト不良を防止できる。
【００１２】
【発明の効果】以上述べた様に、本発明の薄膜半導体装
置を有する液晶表示パネルは、従来のものと比較して、
光の影響を受けないので、携帯用機器等の表示装置とし
て大いに適している。
置を有する液晶表示パネルは、従来のものと比較して、
光の影響を受けないので、携帯用機器等の表示装置とし
て大いに適している。
【図１】 本発明の液晶表示パネルにおける薄膜半導体
装置の断面図である。
装置の断面図である。
１，５，６・・・シリコン膜 ２・・・ゲート絶縁膜 ３，４・・・アルミ配線 ７・・・ゲート電極 ８・・・基板 ９・・・絶縁膜
Claims (1)
- 【請求項１】 一方の基板上に薄膜トランジスタが形成
されてなる液晶表示パネルにおいて、前記薄膜トランジ
スタは、互いに離間されて島状に形成されてなるシリコ
ン薄膜と、該島状のシリコン薄膜間及び該島状のシリコ
ン薄膜領域上に形成された膜厚が１０００Å以下である
帯状の多結晶シリコン薄膜とを含み、前記薄膜トランジ
スタのチャネル領域は前記帯状の多結晶シリコン薄膜の
一部からなり且つ前記島状のシリコン薄膜間に形成さ
れ、前記チャネル領域上にはゲート絶縁膜を介してゲー
ト電極が形成され、コンタクト領域が前記島状のシリコ
ン薄膜領域上に形成されてなることを特徴とする液晶表
示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197508A JPH07118545B2 (ja) | 1982-03-16 | 1993-08-09 | 液晶表示パネル |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041168A JPH0828507B2 (ja) | 1982-03-16 | 1982-03-16 | 半導体装置 |
| JP5197508A JPH07118545B2 (ja) | 1982-03-16 | 1993-08-09 | 液晶表示パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041168A Division JPH0828507B2 (ja) | 1982-03-16 | 1982-03-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163899A JPH06163899A (ja) | 1994-06-10 |
| JPH07118545B2 true JPH07118545B2 (ja) | 1995-12-18 |
Family
ID=26380731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197508A Expired - Lifetime JPH07118545B2 (ja) | 1982-03-16 | 1993-08-09 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118545B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670640B1 (en) | 1994-09-15 | 2003-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| JP3296975B2 (ja) * | 1996-08-22 | 2002-07-02 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
-
1993
- 1993-08-09 JP JP5197508A patent/JPH07118545B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163899A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672888A (en) | Thin-film transistor and thin-film transistor array | |
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH01289917A (ja) | アクティブマトリクスパネル，投写型表示装置及びビューファインダー | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| US5053354A (en) | Method of fabricating a reverse staggered type silicon thin film transistor | |
| JPH0828507B2 (ja) | 半導体装置 | |
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| KR940015576A (ko) | 액정표시장치 제조방법 | |
| KR950004600A (ko) | 다결정 실리콘 박막 트랜지스터 | |
| JP3156400B2 (ja) | 反射型液晶表示デバイス | |
| US20060124930A1 (en) | Thin film transistor and method of making the same | |
| JPH07118545B2 (ja) | 液晶表示パネル | |
| US4979006A (en) | Reverse staggered type silicon thin film transistor | |
| JPS61170724A (ja) | アクテイブマトリクス表示装置用基板 | |
| KR970054502A (ko) | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 | |
| JPS641053B2 (ja) | ||
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| KR970059799A (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP2855155B2 (ja) | 薄膜トランジスタ | |
| JPS613459A (ja) | アクテイブマトリクス表示装置の基板 | |
| JPS57176757A (en) | Semiconductor device | |
| JPH04320063A (ja) | 薄膜トランジスタ | |
| JPS6138472B2 (ja) |