JPH07115100A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPH07115100A
JPH07115100A JP5260550A JP26055093A JPH07115100A JP H07115100 A JPH07115100 A JP H07115100A JP 5260550 A JP5260550 A JP 5260550A JP 26055093 A JP26055093 A JP 26055093A JP H07115100 A JPH07115100 A JP H07115100A
Authority
JP
Japan
Prior art keywords
electronic component
adhesive
notch
wiring board
adhesive surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5260550A
Other languages
English (en)
Other versions
JP3351053B2 (ja
Inventor
Kazuhiro Maeno
一弘 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP26055093A priority Critical patent/JP3351053B2/ja
Publication of JPH07115100A publication Critical patent/JPH07115100A/ja
Application granted granted Critical
Publication of JP3351053B2 publication Critical patent/JP3351053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Abstract

(57)【要約】 【目的】配線基板の高集積化、及び高密度化を達成した
上で、信頼性の高い、接着剤による電子部品の接着を達
成する事を目的とする。 【構成】電子部品３ａの接着面１ａと、該接着面１ａに
繋がる側面４ａとによって形成される角部全てに、凹型
曲面の形状を持つ切り欠き２ａを設けた該電子部品３ａ
を、配線基板５上の、予めペースト状接着剤７が塗布さ
れた位置にマウント、圧着し、余剰な接着剤７を、該切
り欠き２ａに逃がすと同時に、該切り欠き２ａ内の空気
を効率良く排出する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、接着剤を用いて配線基
板上に接着される、電子部品に関するものである。
【０００２】
【従来の技術】図８は、従来の電子部品の接着の一例を
示す図である。同図（ａ）に示す，配線基板５上には、
図示しないベアチップ、チップ抵抗、チップコンデンサ
等の部品が実装されている。さらに、前記配線基板５上
に電子部品３ｌをマウントする際には、該配線基板５上
のマウントされる位置に、例えばペ−スト状接着剤７
が、予め、図示しないディスペンサ等で塗布されてい
る。
【０００３】その後、同図（ｂ）に示す様に、前記電子
部品３ｌは、図示しないマウンタ等で、前記配線基板５
上の前記位置にマウント、圧着される。
【０００４】
【発明が解決しようとする課題】以上の様に、従来の電
子部品３ｌの接着方法は、予め接着剤７が供給された配
線基板５上に、該電子部品３ｌをマウント、圧着する事
で行われるが、この際、余剰な接着剤７が図８（ｃ）に
示す図８（ｂ）のＢ−Ｂ’断面図の様に、電子部品３ｌ
の周囲からはみ出す。その結果、図９（ａ）に示す様
に、隣接するベアチップ８を覆ったり、図９（ｂ）に示
す様に、隣接する配線接続用ランド９を覆ったり、或い
は図９（ｃ）に示す様に、隣接する電子部品１０を覆っ
たりする。
【０００５】接着剤７が、隣接するベアチップ８を覆う
と、該接着剤７中に含まれる不純物で汚染され、故障の
原因となったり、該ベアチップ８上面に設けてあるパッ
ドから外部へのワイヤボンドができなくなる問題があっ
た。又、接着剤７が、配線接続用ランド９を覆うと、電
子部品３ｌと配線基板５との配線接続ができなくなる問
題があった。さらに、接着剤７が電子部品１０を覆う
と、該接着剤７の熱応力により、該電子部品１０と配線
基板５との接続部を破壊したり、時には該電子部品１０
自体を破壊するという問題があった。
【０００６】上記諸問題は、接着剤で接着する電子部品
の周囲に、接着剤で覆われてはまずい部品やランド等を
近接させない配置をする事で、解決できる。しかし、近
年の電子製品の小型軽量化への進展に伴い、配線基板に
ついても高集積化、及び高密度化が要求されている。従
って、配線基板の配線幅や配線間隔の狭ピッチ化は勿
論、実装部品間の間隔や、ベアチップと配線基板との接
続間隔も縮小化する必要があるが、前述の方法では、達
成できなくなる。
【０００７】一方、上記諸問題を解決する他の方法とし
て、接着剤の量を減らす事が挙げられる。しかし、この
方法では未充填部分が発生し易いという問題がある。未
充填部分が発生すると、接着強度が低下したり、電子部
品が発熱する場合に、放熱性が低下し、電子部品が熱破
壊する事がある。本発明はこの様な諸問題を解決するも
のであり、配線基板の高集積化、及び高密度化を達成し
た上で、信頼性の高い、接着剤による電子部品の接着を
達成する事を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する為に
本発明では、切り欠きを、電子部品の接合面に、以下に
示す位置や形状で設けた。請求項１に記載の発明は、前
記切り欠きを、前記電子部品の接着面と、該接着面に繋
がる側面とによって形成される角部に設けている。
【０００９】請求項２に記載の発明は、前記切り欠き
を、前記角部の、接着剤のはみ出し易い部分に、少なく
とも一か所以上、部分的に設けている。請求項３に記載
の発明は、前記切り欠きを、前記接着面の中心部から前
記角部に向けて広がる形で設けている。請求項４に記載
の発明は、請求項１、２或いは３記載の切り欠きの形状
を、凹型曲面にしている。
【００１０】請求項５に記載の発明は、請求項１、２或
いは３記載の切り欠きの形状を、テーパー状にしてい
る。請求項６に記載の発明は、請求項１、２或いは３記
載の切り欠きの形状を、段状にしている。
【００１１】
【作用】前記構成により、電子部品が配線基板上にマウ
ント、圧着された時、余剰な接着剤を該切り欠きに逃が
す様にしたので、該電子部品の周囲にはみ出す接着剤の
量を大幅に抑えられるか、或いは無くする事が可能とな
る。又、該切り欠きから、空気が効率良く排出される
為、未充填部分の発生を大幅に抑えられるか、或いは無
くする事が可能となる。
【００１２】ところで、電子部品の接着面の形状が、例
えば長方形の場合、接着面中心からの距離の最も短い、
各辺の中央部分において、はみ出す傾向があるが、この
様なはみ出し易い位置に、部分的に切り欠きを設ける請
求項２及び３に記載の方法でも同様の作用が得られる。
【００１３】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１（ａ）において、電子部品３ａ
は、例えばベアチップが搭載された、長方形の接着面１
ａを有するヒートスプレッダであり、該接着面１ａと、
該接着面１ａに繋がる側面４ａとによって形成される角
部全てに、例えば凹型曲面の形状を持つ切り欠き２ａを
設けてある。
【００１４】図１（ｂ）において、配線基板５は、例え
ばＰＣＢ又はセラミック基板であり、その表面（両面基
板の場合は、裏面、多層基板の場合は、内層にも形成さ
れる）には所定の回路を構成する配線パタ−ン６が形成
されている。そして、図中には特に示さないが、前記配
線基板５上にはベアチップ、チップ抵抗、チップコンデ
ンサ等の部品が実装されている。さらに、前記配線基板
５上に前記電子部品３ａをマウントする際には、前記配
線基板５上のマウントされる位置に、例えばペースト状
接着剤７が、予め、図示しないディスペンサ等で塗布さ
れている。
【００１５】その後、図１（ｃ）に示す様に、前記電子
部品３ａは、図示しないマウンタ等で、前記配線基板５
上の前記位置にマウント、圧着される。その結果、前記
接着剤７は、該電子部品３ａと該配線基板５間を押し広
げられるが、余剰な接着剤は、該電子部品３ａに設けた
前記切り欠き２ａに逃げる為、図１（ｄ）に示す様に、
該電子部品３ａの周囲にはみ出す量は大幅に抑えられる
か、或いは無くせる。
【００１６】又、前記切り欠き２ａは、凹型曲面となっ
ている為、前記電子部品３ａをマウントした際、該切り
欠き２ａ内の空気は速やかに排出されるので、空気が滞
留することは無く、未充填部分（ボイド）の発生は大幅
に抑えられるか、或いは無くせる。ところで、上記構成
においては、接着する電子部品側に切り欠きを設ける構
造になっているが、接着される配線基板側に切り欠きを
設けても、余剰な接着剤のはみ出し防止効果は得られ
る。しかし、電子製品に用いられる配線基板は通常、は
み出し防止効果が得られるに充分な深さの切り欠きが設
けられるほど厚みがないので、該配線基板側に切り欠き
を設けることはできない。
【００１７】又、たとえ配線基板の厚みが充分あり、切
り欠きが設けられたとしても、電子部品をマウントする
と、切り欠きが全て該電子部品で覆われるので空気の逃
げ道が無くなり、接着剤の未充填部分が発生する。一
方、空気の逃げ道を設ける為に、切り欠きを電子部品の
外形寸法より大きくすると、配線基板の実装密度が低下
する。本実施例の方法であれば、これらの問題は全て解
決する。
【００１８】次に、図２、及び図３に本発明の他の実施
例における、電子部品３ｂ及び３ｃの各接着面１ｂ及び
１ｃ側の斜視図を各々示す。両図において図１と同じ構
成は同じ番号を付し、説明を省略する。図２に示す例で
は、電子部品３ｂに、なだらかな凹型曲面を持つ切り欠
き２ｂを、接着面１ｂと該接着面１ｂに繋がる側面４ｂ
とによって形成される角部のうち、各辺の中央部分にの
み設けてある。
【００１９】ところで、前記接着面１ａ或いは１ｂの様
に、接着面の形状が長方形の場合、該接着面の，中心か
らの距離の最も短い、各辺の中央部分において、接着剤
がはみ出す傾向がある。従って、切り欠き２ｂを図２に
示した様な位置に設ければ、接着剤のはみ出し易い部分
のみが、効率よく防止できる。図３に示す例では、電子
部品３ｃに、なだらかな凹型曲面を持つ切り欠き２ｃ
を、接着面１ｃの中心部から、前記角部のうちの各辺の
中央部分に向けて広がる形で設けてある。
【００２０】前記切り欠き２ｃを設けると、図２に示し
た実施例で述べた前記作用の他に、前記電子部品３ｃを
配線基板にマウント、圧着する際、該電子部品３ｃと該
配線基板間の空気が、外気へ効率良く排出されるので、
接着材層中に未充填部分（ボイド）が発生するのを、大
幅に抑えるか、或いは無くする事ができる。尚、接着面
の形状は、前記接着面１ａ、１ｂ或いは１ｃの様な長方
形に限定されず、例えば、図４に示す三角形、或いは図
５に示す台形等の、他の種々の形状の接着面に、切り欠
きを適宜設けても、同様の作用が得られる。
【００２１】即ち、図４（ａ）に示す、電子部品３ｄに
おいて、三角形の接着面１ｄと、該接着面１ｄに繋がる
側面４ｄとによって形成される角部全てに、例えば凹型
曲面の形状を持つ切り欠き２ｄを設けてあり、図１に示
した実施例と同様の作用が得られる。又、図４（ｂ）に
示す、電子部品３ｅにおいて、前記角部のうち、各辺の
中央部分にのみ、例えばなだらかな凹型曲面の形状を持
つ切り欠き２ｅを設けてあり、図２に示した実施例と同
様の作用が得られる。
【００２２】さらに、図４（ｃ）に示す、電子部品３ｆ
において、三角形の接着面１ｆの中心部から、前記角部
のうち、各辺の中央部分に向けて広がる形で、例えばな
だらかな凹型曲面の形状を持つ切り欠き２ｆを設けてあ
り、図３に示した実施例と同様の作用が得られる。図５
では、電子部品３ｇ、３ｈ及び３ｉにおける、各接着面
１ｇ、１ｈ及び１ｉが台形の場合の実施例であり、図４
と同様の構成及び作用を有する。次に、図６及び図７に
は、さらに他の実施例における、電子部品３ｊ及び３ｋ
の各切り欠き２ｊ及び２ｋの、一部断面図を示す。両図
において、図１と同じ構成は、同じ番号を付し、説明を
省略する。
【００２３】図６では、切り欠き２ｊの断面形状をテー
パー状に、図７では、切り欠き２ｋの断面形状を段状に
形成してある。両切り欠き２ｊ、２ｋ共、図１、図２、
図３、図４或いは図５の各実施例で設けた、切り欠き２
ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ或いは
２ｉと同様の位置に設け、同様の作用が得られる。以
上、本発明の実施例を示したが、電子部品の形状は、菱
形や五角形又はその他複雑な形状であっても同様に適宜
切り欠きを設けても良く、又切り欠きの形状及び位置
は、同様の作用が得られるものであれば、実施例に限定
されるものではない。
【００２４】
【発明の効果】以上説明した様に、本発明によれば、電
子部品の接合面に切り欠きを設け、例えば配線基板上に
マウント、圧着された時、余剰な接着剤を該切り欠きに
逃がす様にしたので、該電子部品の周囲にはみ出す量は
大幅に抑えられるか、或いは無くせる。その結果、前記
電子部品の近接した周囲に、ベアチップ、電子部品、或
いは配線接続用ランド等を配置できる様になる為、高密
度実装が可能となり、配線基板の小型、軽量化が図れ
る。
【００２５】又、同時に、前記切り欠きから空気が効率
良く排出されるので、接着剤層中に未充填部分が発生す
るのを、大幅に抑えるか、或いは無くする事ができ、確
実かつ安定した高品質の接着が得られ、配線基板の信頼
性が飛躍的に向上する。
【図面の簡単な説明】
【図１】 本発明の実施例を説明する図であり、同図
（ａ）は配線基板に接着する前の電子部品３ａの接着面
１ａ側の斜視図、同図（ｂ）は電子部品を接着する前の
配線基板５の斜視図、同図（ｃ）は電子部品３ａを配線
基板５にマウント、圧着した状態の斜視図、同図（ｄ）
は同図（ｃ）のＡ−Ａ’線の一部断面図である。
【図２】 本発明の他の実施例における、電子部品３ｂ
の接着面１ｂ側の斜視図である。
【図３】 本発明のさらに他の実施例における、電子部
品３ｃの接着面１ｃ側の斜視図である。
【図４】 本発明のさらに他の実施例における、電子部
品３ｄ、３ｅ及び３ｆの各接着面１ｄ、１ｅ及び１ｆ側
の斜視図である。
【図５】 本発明のさらに他の実施例における、電子部
品３ｇ、３ｈ及び３ｉの各接着面１ｇ、１ｈ及び１ｉ側
の斜視図である。
【図６】 本発明のさらに他の実施例における、電子部
品３ｊの切り欠き２ｊ部分の一部断面図である。
【図７】 本発明のさらに他の実施例における、電子部
品３ｋの切り欠き２ｋ部分の一部断面図である。
【図８】 従来の、電子部品３ｌの接着の一例を示す図
であり、同図（ａ）は、接着する前の電子部品３ｌ、及
び配線基板５の斜視図、同図（ｂ）は、電子部品３ｌを
配線基板５にマウント、圧着した状態の斜視図、同図
（ｃ）は、同図（ｂ）のＢ−Ｂ’線の一部断面図であ
る。
【図９】 従来の、電子部品３ｌを接着する際に起こる
問題点の例を示す図であり、同図（ａ）は、はみ出した
接着剤７が隣接するベアチップ８を覆った状態の斜視
図、同図（ｂ）は、はみ出した接着剤７が隣接する配線
接続用ランド９を覆った状態の斜視図、同図（ｃ）は、
はみ出した接着剤７が隣接する電子部品１０を覆った状
態の斜視図である。
【符合の説明】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１
ｉ，１ｊ，１ｋ…接着面、２ａ，２ｂ，２ｃ，２ｄ，２
ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ，２ｋ…切り欠き、
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３
ｉ，３ｊ，３ｋ，３ｌ…電子部品、４ａ，４ｂ，４ｃ，
４ｄ，４ｅ，４ｆ，４ｇ，４ｈ，４ｉ，４ｊ，４ｋ…側
面、５…配線基板、６…配線パターン、７…接着剤、８
…ベアチップ、９…配線接続用ランド、１０…電子部品

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上に接着剤により接着する電子
    部品において、接着面と該接着面に繋がる側面とによっ
    て形成される角部に切り欠きを設けたことを特徴とする
    電子部品。
  2. 【請求項２】 前記角部の接着剤のはみ出し易い部分に
    少なくとも一か所以上部分的に切り欠きを設けたことを
    特徴とする請求項１記載の電子部品。
  3. 【請求項３】 前記切り欠きを前記接着面の中心部から
    前記角部に向けて広がる形で設けたことを特徴とする請
    求項１記載の電子部品。
  4. 【請求項４】 前記切り欠きの形状を凹型曲面にしたこ
    とを特徴とする請求項１或いは２或いは３記載の電子部
    品。
  5. 【請求項５】 前記切り欠きの形状をテーパー状にした
    ことを特徴とする請求項１或いは２或いは３記載の電子
    部品。
  6. 【請求項６】 前記切り欠きの形状を段状にしたことを
    特徴とする請求項１或いは２或いは３記載の電子部品。
JP26055093A 1993-10-19 1993-10-19 電子部品 Expired - Fee Related JP3351053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26055093A JP3351053B2 (ja) 1993-10-19 1993-10-19 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26055093A JP3351053B2 (ja) 1993-10-19 1993-10-19 電子部品

Publications (2)

Publication Number Publication Date
JPH07115100A true JPH07115100A (ja) 1995-05-02
JP3351053B2 JP3351053B2 (ja) 2002-11-25

Family

ID=17349520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26055093A Expired - Fee Related JP3351053B2 (ja) 1993-10-19 1993-10-19 電子部品

Country Status (1)

Country Link
JP (1) JP3351053B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120993A (ja) * 2004-10-25 2006-05-11 Toppan Forms Co Ltd Ｉｃチップおよびこれが実装されたシート
JP2006272756A (ja) * 2005-03-29 2006-10-12 Kyocera Corp 半導体ブロックの保持装置
JP2010056553A (ja) * 2008-08-26 2010-03-11 Jason C Caudill プローブ先端
US8692350B2 (en) 2010-10-21 2014-04-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
WO2014185010A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
JP2015050366A (ja) * 2013-09-03 2015-03-16 ウシオ電機株式会社 半導体レーザ装置
JP2022180123A (ja) * 2021-05-24 2022-12-06 日亜化学工業株式会社 発光装置および発光装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120993A (ja) * 2004-10-25 2006-05-11 Toppan Forms Co Ltd Ｉｃチップおよびこれが実装されたシート
JP2006272756A (ja) * 2005-03-29 2006-10-12 Kyocera Corp 半導体ブロックの保持装置
JP4721743B2 (ja) * 2005-03-29 2011-07-13 京セラ株式会社 半導体ブロックの保持装置
JP2010056553A (ja) * 2008-08-26 2010-03-11 Jason C Caudill プローブ先端
US8692350B2 (en) 2010-10-21 2014-04-08 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
WO2014185010A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
US9362366B2 (en) 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP5942212B2 (ja) * 2013-05-13 2016-06-29 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
JP2015050366A (ja) * 2013-09-03 2015-03-16 ウシオ電機株式会社 半導体レーザ装置
JP2022180123A (ja) * 2021-05-24 2022-12-06 日亜化学工業株式会社 発光装置および発光装置の製造方法

Also Published As

Publication number Publication date
JP3351053B2 (ja) 2002-11-25

Similar Documents

Publication Publication Date Title
EP0997935B1 (en) Printed wiring board
US6232652B1 (en) Semiconductor device having a packaged semiconductor element and permanent vent and manufacturing method thereof
US7222776B2 (en) Printed wiring board and manufacturing method therefor
JPH11176887A (ja) 半導体装置およびその製造方法
JP2001127188A (ja) モジュール基板及びその製造方法
EP1703555A3 (en) Printed wiring board and method for manufacturing the same
US6195256B1 (en) Card assembly of power device in plastic package with external heat sink soldered to the internal heat sink
JP3351053B2 (ja) 電子部品
JP3545019B2 (ja) 電子製品の封止ケース
JP2001308221A (ja) モジュール基板の製造方法
JPH11126795A (ja) 実装基板およびその製造方法ならびに電子部品の実装方法
JP2000232179A (ja) Ｐｇａ型電子部品用基板、その製造方法及び半導体装置
JP3901625B2 (ja) チップ部品のバスバーへの接合構造
JP2002232099A (ja) セラミック回路基板
JP2003298240A (ja) 多層回路基板
JP2517672B2 (ja) プリント配線基板の形成方法
JP3804370B2 (ja) モジュール基板及びその製造方法
JPH09312358A (ja) Ｉｃパッケージ
JPH08264928A (ja) はんだバンプ形成用パッド
JP2001291792A (ja) 半導体装置
JP3469168B2 (ja) 配線基板及び半導体装置
JP4214640B2 (ja) 多層プリント配線板
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JP2002374060A (ja) 電子回路板
JP2006041238A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees