JPH07106446A - 半導体不揮発性記憶装置及びその製造方法 - Google Patents
半導体不揮発性記憶装置及びその製造方法Info
- Publication number
- JPH07106446A JPH07106446A JP5249244A JP24924493A JPH07106446A JP H07106446 A JPH07106446 A JP H07106446A JP 5249244 A JP5249244 A JP 5249244A JP 24924493 A JP24924493 A JP 24924493A JP H07106446 A JPH07106446 A JP H07106446A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- select
- film
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 ゲート長を小さくできる高集積に適した半導
体不揮発性記憶装置及びその製造方法を提供する。 【構成】 フローティングゲートとコントロールゲート
の積層構造を有し、かつ、この積層構造に接してセレク
トゲートを有する半導体不揮発性記憶装置において、半
導体基板２１上にゲート酸化膜２２を介して形成される
セレクトゲート２３と、このセレクトゲート２３の少な
くとも一方側にゲート酸化膜２２より薄く形成されるト
ンネル酸化膜２４と、このトンネル酸化膜２４に接する
Ｌ字状のフローティングゲート２５ａと、このフローテ
ィングゲート２５ａに接するＬ字状の絶縁膜２６ａと、
この絶縁膜２６ａに接する略四角形状のコントロールゲ
ート２５ａからなるサイドウォール状の積層膜を設け、
フローティングゲート２５ａ及びコントロールゲート２
７によって規定される第１のゲート長Ｌ11を縮小する。
体不揮発性記憶装置及びその製造方法を提供する。 【構成】 フローティングゲートとコントロールゲート
の積層構造を有し、かつ、この積層構造に接してセレク
トゲートを有する半導体不揮発性記憶装置において、半
導体基板２１上にゲート酸化膜２２を介して形成される
セレクトゲート２３と、このセレクトゲート２３の少な
くとも一方側にゲート酸化膜２２より薄く形成されるト
ンネル酸化膜２４と、このトンネル酸化膜２４に接する
Ｌ字状のフローティングゲート２５ａと、このフローテ
ィングゲート２５ａに接するＬ字状の絶縁膜２６ａと、
この絶縁膜２６ａに接する略四角形状のコントロールゲ
ート２５ａからなるサイドウォール状の積層膜を設け、
フローティングゲート２５ａ及びコントロールゲート２
７によって規定される第１のゲート長Ｌ11を縮小する。
Description
【０００１】
【産業上の利用分野】本発明は、電気的に書き換えので
きる半導体不揮発性記憶装置（メモリ）及びその製造方
法に関するものである。
きる半導体不揮発性記憶装置（メモリ）及びその製造方
法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、『「Ａ ＮＥＷ ＦＬＡＳＨ−ＥＲＡＳＥ Ｅ
ＥＰＲＯＭ ＣＥＬＬ ＷＩＴＨ Ａ ＳＩＤＥＷＡＬ
Ｌ ＳＥＬＥＣＴ−ＧＡＴＥ ＯＮ ＩＴＳ ＳＯＵＲ
ＣＥ ＳＩＤＥ」，Ｋ．Ｎａｒｕｋｅ ｅｔ ａｌ．，
ＩＥＤＭ８９ ｐｐ６０３』に開示されるような、サイ
ドウォール型セレクトゲートを有する半導体不揮発性メ
モリは、メモリセル面積の増加を抑えながら、セレクト
ゲートを付加することにより、高集積と高性能を同時に
達成しようとするものである。
例えば、『「Ａ ＮＥＷ ＦＬＡＳＨ−ＥＲＡＳＥ Ｅ
ＥＰＲＯＭ ＣＥＬＬ ＷＩＴＨ Ａ ＳＩＤＥＷＡＬ
Ｌ ＳＥＬＥＣＴ−ＧＡＴＥ ＯＮ ＩＴＳ ＳＯＵＲ
ＣＥ ＳＩＤＥ」，Ｋ．Ｎａｒｕｋｅ ｅｔ ａｌ．，
ＩＥＤＭ８９ ｐｐ６０３』に開示されるような、サイ
ドウォール型セレクトゲートを有する半導体不揮発性メ
モリは、メモリセル面積の増加を抑えながら、セレクト
ゲートを付加することにより、高集積と高性能を同時に
達成しようとするものである。
【０００３】図３はかかる従来の半導体不揮発性メモリ
セルの断面図である。図３に示すように、Ｓｉ単結晶基
板１１上に極薄のトンネル酸化膜１２を介してフローテ
ィングゲート１３、更に、絶縁膜１４を介してコントロ
ールゲート１５を積層状に形成し、前記積層したフロー
ティングゲート１３、及びコントロールゲート１５の一
方側にサイドウォール型のセレクトゲート１７を配し、
更に、ドレイン拡散層１８、ソース拡散層１９をＳｉ単
結晶基板１１の表面に配するという構造になっている。
セルの断面図である。図３に示すように、Ｓｉ単結晶基
板１１上に極薄のトンネル酸化膜１２を介してフローテ
ィングゲート１３、更に、絶縁膜１４を介してコントロ
ールゲート１５を積層状に形成し、前記積層したフロー
ティングゲート１３、及びコントロールゲート１５の一
方側にサイドウォール型のセレクトゲート１７を配し、
更に、ドレイン拡散層１８、ソース拡散層１９をＳｉ単
結晶基板１１の表面に配するという構造になっている。
【０００４】ここで、前記セレクトゲート１７は、積層
したフローティングゲート１３及びコントロールゲート
１５を形成し、ゲート酸化膜１６を形成した後、例え
ば、不純物をドーピングした多結晶シリコン膜を５００
０Å積層し、異方性エッチングを施すことにより、積層
したフローティングゲート１３、及びコントロールゲー
ト１５の側壁に、サイドウォール状に前記多結晶シリコ
ン膜を残すことができ、前記サイドウォール型のセレク
トゲート１７とすることが可能である。なお、多結晶シ
リコン膜の膜厚が５０００Åの場合、前記セレクトゲー
ト１７のゲート長Ｌ2 は０．４μｍ程度となる。
したフローティングゲート１３及びコントロールゲート
１５を形成し、ゲート酸化膜１６を形成した後、例え
ば、不純物をドーピングした多結晶シリコン膜を５００
０Å積層し、異方性エッチングを施すことにより、積層
したフローティングゲート１３、及びコントロールゲー
ト１５の側壁に、サイドウォール状に前記多結晶シリコ
ン膜を残すことができ、前記サイドウォール型のセレク
トゲート１７とすることが可能である。なお、多結晶シ
リコン膜の膜厚が５０００Åの場合、前記セレクトゲー
ト１７のゲート長Ｌ2 は０．４μｍ程度となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体メモリセルにおいては、前記フローティ
ングゲート１３あるいは前記コントロールゲート１５の
ゲート長Ｌ1 は、製造ラインのリソグラフィの限界以下
にはできないので、例えば、０．６μｍルールでは０．
６μｍが最小寸法となる。
た従来の半導体メモリセルにおいては、前記フローティ
ングゲート１３あるいは前記コントロールゲート１５の
ゲート長Ｌ1 は、製造ラインのリソグラフィの限界以下
にはできないので、例えば、０．６μｍルールでは０．
６μｍが最小寸法となる。
【０００６】他方、前記セレクトゲート１７のゲート長
Ｌ2 は、このセレクトゲート１７のトランジスタ（Ｔ
ｒ）パンチスルー限界まで縮小することが可能であるた
め、例えば、０．４μｍとリソグラフィ限界以下とする
ことができるが、前記ゲート長Ｌ1 と前記ゲート長Ｌ2
を合計すると１．０μｍと大きな値となってしまうとい
う問題点があった。
Ｌ2 は、このセレクトゲート１７のトランジスタ（Ｔ
ｒ）パンチスルー限界まで縮小することが可能であるた
め、例えば、０．４μｍとリソグラフィ限界以下とする
ことができるが、前記ゲート長Ｌ1 と前記ゲート長Ｌ2
を合計すると１．０μｍと大きな値となってしまうとい
う問題点があった。
【０００７】なお、前記セレクトゲート１７のゲート長
Ｌ2 は、前記ゲート酸化膜１６の膜厚や前記ソース拡散
層１９の横方向拡散、さらには動作電圧等によって決ま
る値であり、上記の０．４μｍという値は、前記ゲート
酸化膜１６の膜厚が２５０Å、前記ソース拡散層１９の
深さが約０．２μｍの場合の値である。本発明は、以上
述べた前記ゲート長Ｌ1 とＬ2 の和が大きいという問題
点を除去するため、ゲート長（Ｌ1 とＬ2 の和）を小さ
くできる高集積に適した半導体不揮発性記憶装置及びそ
の製造方法を提供することを目的とする。
Ｌ2 は、前記ゲート酸化膜１６の膜厚や前記ソース拡散
層１９の横方向拡散、さらには動作電圧等によって決ま
る値であり、上記の０．４μｍという値は、前記ゲート
酸化膜１６の膜厚が２５０Å、前記ソース拡散層１９の
深さが約０．２μｍの場合の値である。本発明は、以上
述べた前記ゲート長Ｌ1 とＬ2 の和が大きいという問題
点を除去するため、ゲート長（Ｌ1 とＬ2 の和）を小さ
くできる高集積に適した半導体不揮発性記憶装置及びそ
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、フローティングゲートとコントロールゲ
ートの積層構造を有し、かつ、該積層構造に接してセレ
クトゲートを有する半導体不揮発性記憶装置において、
半導体基板上にゲート酸化膜を介して形成されるセレク
トゲートと、このセレクトゲートの少なくとも一方側に
前記ゲート酸化膜より薄く形成されるトンネル酸化膜
と、このトンネル酸化膜に接するＬ字状のフローティン
グゲートと、このフローティングゲートに接するＬ字状
の絶縁膜と、該絶縁膜に接する略四角形状のコントロー
ルゲートからなるサイドウォール状の積層膜を設け、前
記フローティングゲート及び前記コントロールゲートに
よって規定される第１のゲート長を縮小するようにした
ものである。
成するために、フローティングゲートとコントロールゲ
ートの積層構造を有し、かつ、該積層構造に接してセレ
クトゲートを有する半導体不揮発性記憶装置において、
半導体基板上にゲート酸化膜を介して形成されるセレク
トゲートと、このセレクトゲートの少なくとも一方側に
前記ゲート酸化膜より薄く形成されるトンネル酸化膜
と、このトンネル酸化膜に接するＬ字状のフローティン
グゲートと、このフローティングゲートに接するＬ字状
の絶縁膜と、該絶縁膜に接する略四角形状のコントロー
ルゲートからなるサイドウォール状の積層膜を設け、前
記フローティングゲート及び前記コントロールゲートに
よって規定される第１のゲート長を縮小するようにした
ものである。
【０００９】また、フローティングゲートとコントロー
ルゲートの積層構造を有し、かつ、該積層構造に接して
セレクトゲートを有する半導体不揮発性記憶装置の製造
方法において、半導体基板上にゲート酸化膜を介してセ
レクトゲートを形成する工程と、該セレクトゲート形成
後、前記ゲート酸化膜より薄いトンネル酸化膜を形成す
る工程と、該トンネル酸化膜上にフローティングゲート
となる不純物をドープした多結晶シリコン層、絶縁膜、
コントロールゲートとなる不純物をドープした多結晶シ
リコン層を順次形成する工程と、異方性エッチングによ
り前記セレクトゲートの少なくとも一方側にフローティ
ングゲート、絶縁膜、コントロールゲートよりなる積層
膜がサイドウォール状に残るようにエッチングする工程
とを施すようにしたものである。
ルゲートの積層構造を有し、かつ、該積層構造に接して
セレクトゲートを有する半導体不揮発性記憶装置の製造
方法において、半導体基板上にゲート酸化膜を介してセ
レクトゲートを形成する工程と、該セレクトゲート形成
後、前記ゲート酸化膜より薄いトンネル酸化膜を形成す
る工程と、該トンネル酸化膜上にフローティングゲート
となる不純物をドープした多結晶シリコン層、絶縁膜、
コントロールゲートとなる不純物をドープした多結晶シ
リコン層を順次形成する工程と、異方性エッチングによ
り前記セレクトゲートの少なくとも一方側にフローティ
ングゲート、絶縁膜、コントロールゲートよりなる積層
膜がサイドウォール状に残るようにエッチングする工程
とを施すようにしたものである。
【００１０】
【作用】本発明によれば、上記したように構成したの
で、前記セレクトゲートの一方側に前記フローティング
ゲート及び前記コントロールゲートを、リソグラフィ限
界以下の前記ゲート長Ｌ11とする。すなわち、ゲート長
Ｌ11を従来によるリソグラフィ限界、例えば０．６μｍ
に比べて、０．３μｍ近傍まで縮小することができる。
で、前記セレクトゲートの一方側に前記フローティング
ゲート及び前記コントロールゲートを、リソグラフィ限
界以下の前記ゲート長Ｌ11とする。すなわち、ゲート長
Ｌ11を従来によるリソグラフィ限界、例えば０．６μｍ
に比べて、０．３μｍ近傍まで縮小することができる。
【００１１】したがって、半導体不揮発性記憶装置の高
集積化を図ることができる。
集積化を図ることができる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体不揮発性記憶装置の製造工程断面図である。 （１）まず、図１（ａ）に示すように、Ｓｉ単結晶基板
２１に、能動領域を確定するようにＬＯＣＯＳ法等によ
り、フィールド酸化膜を選択的に形成する（図示な
し）。その後、ゲート酸化膜２２を２５０Å、Ｓｉ単結
晶基板２１上に形成し、次いで、不純物をドープした単
結晶シリコン層を例えば５０００Å堆積し、リソグラフ
ィ及びエッチングによりセレクトゲート２３を形成す
る。
ながら詳細に説明する。図１は本発明の実施例を示す半
導体不揮発性記憶装置の製造工程断面図である。 （１）まず、図１（ａ）に示すように、Ｓｉ単結晶基板
２１に、能動領域を確定するようにＬＯＣＯＳ法等によ
り、フィールド酸化膜を選択的に形成する（図示な
し）。その後、ゲート酸化膜２２を２５０Å、Ｓｉ単結
晶基板２１上に形成し、次いで、不純物をドープした単
結晶シリコン層を例えば５０００Å堆積し、リソグラフ
ィ及びエッチングによりセレクトゲート２３を形成す
る。
【００１３】（２）次いで、図１（ｂ）に示すように、
トンネル酸化膜２４、フローティングゲートとなる不純
物をドープした多結晶シリコン層２５、絶縁膜２６、コ
ントロールゲートとなる不純物をドープした多結晶シリ
コン層２７を順次形成する。 （３）続いて、図１（ｃ）に示すように、異方性エッチ
ングにより、前記セレクトゲート２３の側方にフローテ
ィングゲート２５ａ、前記絶縁膜２６ａ、コントロール
ゲート２７ａよりなる積層膜がサイドウォール状に残る
ようにエッチング処理する。
トンネル酸化膜２４、フローティングゲートとなる不純
物をドープした多結晶シリコン層２５、絶縁膜２６、コ
ントロールゲートとなる不純物をドープした多結晶シリ
コン層２７を順次形成する。 （３）続いて、図１（ｃ）に示すように、異方性エッチ
ングにより、前記セレクトゲート２３の側方にフローテ
ィングゲート２５ａ、前記絶縁膜２６ａ、コントロール
ゲート２７ａよりなる積層膜がサイドウォール状に残る
ようにエッチング処理する。
【００１４】この時、前記サイドウォール積層膜の幅、
すなわち、ゲート長Ｌ11は、フローティングゲート２５
ａとなる多結晶シリコン層２５、前記絶縁膜２６、前記
コントロールゲート２７ａとなる多結晶シリコン層２７
の、それぞれの膜厚によって制御することができる。例
えば、フローティングゲート２５ａとなる多結晶シリコ
ン層２５の膜厚を１０００Å、前記絶縁膜２６を２００
Å、前記コントロールゲート２７ａとなる多結晶シリコ
ン層２７の膜厚を３０００Åとすることで、前記ゲート
長Ｌ11が、約０．３μｍとなる前記サイドウォール積層
膜を形成することができる。
すなわち、ゲート長Ｌ11は、フローティングゲート２５
ａとなる多結晶シリコン層２５、前記絶縁膜２６、前記
コントロールゲート２７ａとなる多結晶シリコン層２７
の、それぞれの膜厚によって制御することができる。例
えば、フローティングゲート２５ａとなる多結晶シリコ
ン層２５の膜厚を１０００Å、前記絶縁膜２６を２００
Å、前記コントロールゲート２７ａとなる多結晶シリコ
ン層２７の膜厚を３０００Åとすることで、前記ゲート
長Ｌ11が、約０．３μｍとなる前記サイドウォール積層
膜を形成することができる。
【００１５】しかる後、図１（ｄ）に示すように、前記
セレクトゲート２３の一方側の前記サイドウォール積層
膜をレジストで被覆し、他方側の前記サイドウォール積
層膜を除去し、ドレイン拡散層２８、ソース拡散層２９
を形成する。なお、前記サイドウォール積層膜を形成す
る異方性エッチングとして、前記多結晶シリコン膜のエ
ッチングには、Ｃｌ系ガスあるいはＢｒ系ガスを用い、
前記絶縁膜が酸化膜を含む膜である場合、Ｆ系ガスを用
いたプラズマエッチングが好適である。
セレクトゲート２３の一方側の前記サイドウォール積層
膜をレジストで被覆し、他方側の前記サイドウォール積
層膜を除去し、ドレイン拡散層２８、ソース拡散層２９
を形成する。なお、前記サイドウォール積層膜を形成す
る異方性エッチングとして、前記多結晶シリコン膜のエ
ッチングには、Ｃｌ系ガスあるいはＢｒ系ガスを用い、
前記絶縁膜が酸化膜を含む膜である場合、Ｆ系ガスを用
いたプラズマエッチングが好適である。
【００１６】また、上記実施例では、前記セレクトゲー
ト２３の一方側のサイドウォール積層膜を除去したが、
これを除去せずに残し、さらなるゲート電極として使用
しても差し支えない。この時、前記ソース拡散層２９の
形成を、前記フローティングゲート２５ａとなる多結晶
シリコン層２５の堆積の前に行い、前記セレクトゲート
２３と前記ソース拡散層２９をオーバーラップするよう
に、つまり、実効ゲート長（前記ドレイン拡散層２８と
前記ソース拡散層２９の間隔）を、前記一方側の前記サ
イドウォール積層膜を除去する場合と同等にすることが
可能である。
ト２３の一方側のサイドウォール積層膜を除去したが、
これを除去せずに残し、さらなるゲート電極として使用
しても差し支えない。この時、前記ソース拡散層２９の
形成を、前記フローティングゲート２５ａとなる多結晶
シリコン層２５の堆積の前に行い、前記セレクトゲート
２３と前記ソース拡散層２９をオーバーラップするよう
に、つまり、実効ゲート長（前記ドレイン拡散層２８と
前記ソース拡散層２９の間隔）を、前記一方側の前記サ
イドウォール積層膜を除去する場合と同等にすることが
可能である。
【００１７】このように、セレクトゲートを形成した後
に、フローティングゲート、絶縁膜、コントロールゲー
トよりなる積層膜を、セレクトゲートの一方側にサイド
ウォール状に異方性エッチングにより形成するようにし
たので、前記サイドウォール積層膜のゲート長Ｌ11を、
従来によるリソグラフィ限界、例えば０．６μｍに比べ
て０．３μｍとすることができる。
に、フローティングゲート、絶縁膜、コントロールゲー
トよりなる積層膜を、セレクトゲートの一方側にサイド
ウォール状に異方性エッチングにより形成するようにし
たので、前記サイドウォール積層膜のゲート長Ｌ11を、
従来によるリソグラフィ限界、例えば０．６μｍに比べ
て０．３μｍとすることができる。
【００１８】ここで、セレクトゲート長Ｌ21は、リソグ
ラフィによるゲートの場合は（更に微細パターンを形成
する手段を用いた場合はこの限りにあらず）、リソグラ
フィ限界のため、従来法の０．４μｍから０．６μｍへ
と太くなるが、セレクトゲート長Ｌ11とＬ21の和は、
１．０μｍから０．９μｍと従来法に比べ小さくするこ
とが可能である。
ラフィによるゲートの場合は（更に微細パターンを形成
する手段を用いた場合はこの限りにあらず）、リソグラ
フィ限界のため、従来法の０．４μｍから０．６μｍへ
と太くなるが、セレクトゲート長Ｌ11とＬ21の和は、
１．０μｍから０．９μｍと従来法に比べ小さくするこ
とが可能である。
【００１９】その理由は、セレクトゲート２３のゲート
酸化膜２２は、通常、前記フローティングゲート下の前
記トンネル酸化膜よりも厚いために、前記フローティン
グゲート部分の方が、前記セレクトゲート部分よりもパ
ンチスルー限界となるゲート長11を短くできることによ
る（図２参照）。ここで、図２はトランジスタ閾値のゲ
ート長依存特性図であり、縦軸に閾値（Ｖ）、横軸にゲ
ート長（μｍ）を示し、○印はセレクトゲートトランジ
スタを、△印はフローティングゲート（電圧の印加なし
の場合）及びコントロールゲート積層トランジスタを示
している。
酸化膜２２は、通常、前記フローティングゲート下の前
記トンネル酸化膜よりも厚いために、前記フローティン
グゲート部分の方が、前記セレクトゲート部分よりもパ
ンチスルー限界となるゲート長11を短くできることによ
る（図２参照）。ここで、図２はトランジスタ閾値のゲ
ート長依存特性図であり、縦軸に閾値（Ｖ）、横軸にゲ
ート長（μｍ）を示し、○印はセレクトゲートトランジ
スタを、△印はフローティングゲート（電圧の印加なし
の場合）及びコントロールゲート積層トランジスタを示
している。
【００２０】この図から明らかなように、ここでは、フ
ローティングゲート及びコントロールゲート積層トラン
ジスタのゲート長は０．３μｍ近傍まで縮小することが
できる。また、フローティングゲート部のトランジスタ
がパンチスルーしてはならない場合（カットオフしなけ
ればならない場合）には、電子が、前記フローティング
ゲートに蓄積されているというメモリ動作を行うことに
なる。この場合、前記蓄積された電子が、パンチスルー
を抑止する方向に働くので、本発明による前記サイドウ
ォール積層膜のゲート長Ｌ11を、前記０．３μｍから、
例えば０．２５μｍと更に細くすることも可能となる。
ローティングゲート及びコントロールゲート積層トラン
ジスタのゲート長は０．３μｍ近傍まで縮小することが
できる。また、フローティングゲート部のトランジスタ
がパンチスルーしてはならない場合（カットオフしなけ
ればならない場合）には、電子が、前記フローティング
ゲートに蓄積されているというメモリ動作を行うことに
なる。この場合、前記蓄積された電子が、パンチスルー
を抑止する方向に働くので、本発明による前記サイドウ
ォール積層膜のゲート長Ｌ11を、前記０．３μｍから、
例えば０．２５μｍと更に細くすることも可能となる。
【００２１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、セレクトゲートを形成した後に、フローティン
グゲート、絶縁膜、コントロールゲートよりなる積層膜
を前記セレクトゲートの一方側にサイドウォール状に異
方性エッチングにより形成するようにしたので、このサ
イドウォール積層膜のゲート長Ｌ11を、従来によるリソ
グラフィ限界、例えば０．６μｍに比べて、０．３μｍ
近傍まで縮小することができる。
よれば、セレクトゲートを形成した後に、フローティン
グゲート、絶縁膜、コントロールゲートよりなる積層膜
を前記セレクトゲートの一方側にサイドウォール状に異
方性エッチングにより形成するようにしたので、このサ
イドウォール積層膜のゲート長Ｌ11を、従来によるリソ
グラフィ限界、例えば０．６μｍに比べて、０．３μｍ
近傍まで縮小することができる。
【００２３】したがって、半導体不揮発性記憶装置の高
集積化を図ることができる。
集積化を図ることができる。
【図１】本発明の実施例を示す半導体不揮発性記憶装置
の製造工程断面図である。
の製造工程断面図である。
【図２】トランジスタ閾値のゲート長依存特性を示す図
である。
である。
【図３】従来の半導体不揮発性メモリセルの断面図であ
る。
る。
２１ Ｓｉ単結晶基板 ２２ ゲート酸化膜 ２３ セレクトゲート ２４ トンネル酸化膜 ２５，２７ 不純物をドープした多結晶シリコン層 ２５ａ フローティングゲート ２６，２６ａ 絶縁膜 ２７ａ コントロールゲート ２８ ドレイン拡散層 ２９ ソース拡散層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 16/02 16/04
Claims (2)
- 【請求項１】 フローティングゲートとコントロールゲ
ートの積層構造を有し、かつ、該積層構造に接してセレ
クトゲートを有する半導体不揮発性記憶装置において、 （ａ）半導体基板上にゲート酸化膜を介して形成される
セレクトゲートと、 （ｂ）該セレクトゲートの少なくとも一方側に前記ゲー
ト酸化膜より薄く形成されるトンネル酸化膜と、該トン
ネル酸化膜に接するＬ字状のフローティングゲートと、
該フローティングゲートに接するＬ字状の絶縁膜と、該
絶縁膜に接する略四角形状のコントロールゲートからな
るサイドウォール状の積層膜を設け、 （ｃ）前記フローティングゲート及び前記コントロール
ゲートによって規定される第１のゲート長を縮小するこ
とを特徴とする半導体不揮発性記憶装置。 - 【請求項２】 フローティングゲートとコントロールゲ
ートの積層構造を有し、かつ、該積層構造に接してセレ
クトゲートを有する半導体不揮発性記憶装置の製造方法
において、 （ａ）半導体基板上にゲート酸化膜を介してセレクトゲ
ートを形成する工程と、 （ｂ）前記セレクトゲート形成後、前記ゲート酸化膜よ
り薄いトンネル酸化膜を形成する工程と、 （ｃ）該トンネル酸化膜上にフローティングゲートとな
る不純物をドープした多結晶シリコン層、絶縁膜、コン
トロールゲートとなる不純物をドープした多結晶シリコ
ン層を順次形成する工程と、 （ｄ）異方性エッチングにより前記セレクトゲートの少
なくとも一方側にフローティングゲート、絶縁膜、コン
トロールゲートよりなる積層膜がサイドウォール状に残
るようにエッチングする工程とを施すことを特徴とする
半導体不揮発性記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24924493A JP3494458B2 (ja) | 1993-10-05 | 1993-10-05 | 半導体不揮発性記憶装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24924493A JP3494458B2 (ja) | 1993-10-05 | 1993-10-05 | 半導体不揮発性記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106446A true JPH07106446A (ja) | 1995-04-21 |
| JP3494458B2 JP3494458B2 (ja) | 2004-02-09 |
Family
ID=17190076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24924493A Expired - Fee Related JP3494458B2 (ja) | 1993-10-05 | 1993-10-05 | 半導体不揮発性記憶装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3494458B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555839B2 (en) | 2000-05-26 | 2003-04-29 | Amberwave Systems Corporation | Buried channel strained silicon FET using a supply layer created through ion implantation |
| KR100454132B1 (ko) * | 2002-09-09 | 2004-10-26 | 삼성전자주식회사 | 비휘발성 기억소자 및 그 형성방법 |
| US6916727B2 (en) | 2001-06-21 | 2005-07-12 | Massachusetts Institute Of Technology | Enhancement of P-type metal-oxide-semiconductor field effect transistors |
| US6974735B2 (en) | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
| US7138649B2 (en) | 2001-08-09 | 2006-11-21 | Amberwave Systems Corporation | Dual-channel CMOS transistors with differentially strained channels |
| US7138310B2 (en) | 2002-06-07 | 2006-11-21 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| US7141820B2 (en) | 2001-08-06 | 2006-11-28 | Amberwave Systems Corporation | Structures with planar strained layers |
| US7301180B2 (en) | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
-
1993
- 1993-10-05 JP JP24924493A patent/JP3494458B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555839B2 (en) | 2000-05-26 | 2003-04-29 | Amberwave Systems Corporation | Buried channel strained silicon FET using a supply layer created through ion implantation |
| US7301180B2 (en) | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
| US6916727B2 (en) | 2001-06-21 | 2005-07-12 | Massachusetts Institute Of Technology | Enhancement of P-type metal-oxide-semiconductor field effect transistors |
| US7141820B2 (en) | 2001-08-06 | 2006-11-28 | Amberwave Systems Corporation | Structures with planar strained layers |
| US6974735B2 (en) | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
| US7138649B2 (en) | 2001-08-09 | 2006-11-21 | Amberwave Systems Corporation | Dual-channel CMOS transistors with differentially strained channels |
| US7138310B2 (en) | 2002-06-07 | 2006-11-21 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| KR100454132B1 (ko) * | 2002-09-09 | 2004-10-26 | 삼성전자주식회사 | 비휘발성 기억소자 및 그 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3494458B2 (ja) | 2004-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614746A (en) | Structure and process of manufacture of split gate flash memory cell | |
| US7081651B2 (en) | Non-volatile memory device with protruding charge storage layer and method of fabricating the same | |
| US5702965A (en) | Flash memory cell and method of making the same | |
| JP3043135B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| US6818510B2 (en) | Non-volatile memory device and method for fabricating the same | |
| US6284637B1 (en) | Method to fabricate a floating gate with a sloping sidewall for a flash memory | |
| US6482728B2 (en) | Method for fabricating floating gate | |
| KR100348311B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| JPH07106446A (ja) | 半導体不揮発性記憶装置及びその製造方法 | |
| US7172938B2 (en) | Method of manufacturing a semiconductor memory device | |
| JP2000114500A (ja) | フラッシュメモリデバイスの製造方法 | |
| US7948022B2 (en) | Flash memory device and method for manufacturing the same | |
| US7282758B2 (en) | Method of fabricating a floating gate for a nonvolatile memory | |
| US7348239B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3100759B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20140027834A1 (en) | Shallow trench isolation for a memory | |
| JP2970984B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| US6365449B1 (en) | Process for making a non-volatile memory cell with a polysilicon spacer defined select gate | |
| JP3054530B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR950011030B1 (ko) | 반도체 장치의 이이피롬 제조방법 | |
| JPH0272671A (ja) | 不揮発性メモリ装置の製造方法 | |
| US20050064662A1 (en) | [method of fabricating flash memory] | |
| KR100262002B1 (ko) | 플래쉬 메모리 제조방법 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| KR100444841B1 (ko) | 플래쉬 메모리 셀의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031104 |
|
| LAPS | Cancellation because of no payment of annual fees |