JPH0691665B2

JPH0691665B2 - 映像信号処理回路

Info

Publication number: JPH0691665B2
Application number: JP61081619A
Authority: JP
Inventors: 正男原; 昇藤井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-04-09
Filing date: 1986-04-09
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPS62237886A

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁構成の説明 G₂動作の説明 G₃効果の説明Ｈ発明の効果Ａ産業上の利用分野本発明は、例えば２系統の色信号が夫々時間軸圧縮さ
れ、この２系統の色信号が交互に配された１系統の色信
号とされて記録再生され、再生側で時間軸伸長されて２
系統の色信号とされるビデオテープレコーダ（VTR）の
再生側で形成された２系統の色信号を処理するのに使用
して好適な映像信号処理回路に関する。

Ｂ発明の概要本発明は、現映像信号及び１水平期間前の映像信号の相
関を検出し、相関がないときには現映像信号を出力し、
一方相関があるときには現映像信号と１水平期間前の映
像信号との加算平均信号を出力する映像信号処理回路に
おいて、デジタル状態で処理するようにしたことによ
り、処理回路の小型化、高精度化、無調整化を図るよう
にしたものである。

Ｃ従来の技術従来、輝度信号と色信号とを別トラックに記録し再生す
るVTRが提案されている。第３図は記録系の一例を示し
ている。同図において、例えばテレビカメラより出力さ
れた輝度信号Ｙ及びコンポーネントの色信号（例えば、
Ｒ−Y,B−Ｙの色差信号、I,Q信号等）、この例では色差
信号Ｒ−Y,B−Ｙが記録される。

即ち、輝度信号Ｙはプリエンファシス回路（１）で高域
が強調されたのちFM変調器（２）にてFM変調され、これ
からのFM輝度信号Y_FMはアンプ（３）を介して、互いに
略180゜の角間隔を有して配された回転磁気ヘッドH_Y1及
びH_Y2に供給され、磁気テープ（４）にはこれらヘッドH
_Y1及びH_Y2によって１フィールド毎に斜め記録トラックT
_Yが形成される。また、色差信号Ｒ−Y,B−Ｙは時間軸圧
縮器（５）に供給されて、夫々の時間軸が1/2に圧縮さ
れたのち、Ｒ−Y,B−Ｙ信号の順に１水平区間内に並べ
られる。すなわち１水平周期（1H）の前半にＲ−Ｙ信号
が、その後半にＢ−Ｙ信号がくるように組合せられる。
この時間軸圧縮された圧縮色差信号Ｃはプリエンファシ
ス回路（６）で高域が強調されたのちFM変調器（７）に
よってFM変調され、これからのFM色差信号C_FMはアンプ
（８）を介して、夫々ヘッドH_Y1及びH_Y2に隣接し、互い
に略180゜の角間隔を有して配された回転磁気ヘッドH_C1
及びH_C2に供給され、磁気テープ（４）には、記録トラ
ックT_Yに隣接して、これらヘッドH_C1及びH_C2によって１
フィールド毎に斜め記録トラックT_Cが形成される。第４
図は磁気テープ（４）上の記録トラックパターンを示し
ている。

第５図A,Bは、色差信号Ｒ−Y,B−Ｙの波形の一例を示
し、夫々の時間軸を1/2に圧縮して夫々の信号を順次交
互に選択することで、同図Ｃに示す圧縮色差信号Ｃが形
成される。そして、この圧縮色差信号ＣがFM変調され
て、記録トラックT_Cに記録される。

ここで、同図Ｃに示すように、圧縮色差信号Ｃには、輝
度信号Ｙの水平同期パルスP_Yと等価な水平同期パルスP_C
が同期パルスP_Yと時間的に同じ位置に挿入される。

また、第６図は再生系の一例を示すものである。同図に
おいて、ヘッドH_Y1及びH_Y2からの再生FM輝度信号Y_FMは
アンプ（61）を介してFM復調器（62）に供給される。こ
の復調器（62）で復調された輝度信号Ｙはデエンファシ
ス回路（63）を介してＡ−Ｄ変換器（13）に供給され、
デジタル信号に変換される。また、復調された輝度信号
Ｙは同期分離回路（14）に供給されて水平周期ごとに輝
度信号Ｙ中に挿入された同期パルス（水平同期パルス若
しくは時間軸の基準となる同等のパルス）P_Yが分離さ
れ、この同期パルスP_Yに基づいて書込みクロックＷ・CK
の発生器（15）が駆動されて同期パルスP_Yと同一のジッ
ターをもつ書込みクロックＷ・CK及び書込みゼロパルス
Ｗ・ZEROが形成される。

書込みクロックＷ・CKはA/D変換器（13）及びこれの後
段に設けられたドロップアウト補償回路（16）に供給さ
れる。ドロップアウト補償回路（16）ではアンプ（61）
の出力が供給されるドロップアウト検出回路（17）で形
成された検出パルスP_Dと書込みクロックＷ・CKとに基づ
きドロップアウトの補償が行なわれる。

書込みクロックＷ・CKと書込みゼロパルスＷ・ZEROはさ
らにTBC（20）を構成する書込みアドレスカウンタ（2
1）に供給され、これより得られる書込みのアドレス信
号に基づきデジタル輝度信号がラインメモリ（22）に書
込まれる。ここで、ラインメモリ（22）はスタティック
RAMで構成され少なくとも２ライン分のメモリ容量があ
ればよい。

一方、基準クロックの発生器（25）はジッターのない基
準の時間軸をもったビデオ信号で同期駆動され、これに
より出力される読出しクロック（書込みクロックＷ・CK
と同一周波数）Ｒ・CK（例えば910f_Hの周波数を有す
る。f_Hは水平周波数である。）と読出しゼロパルスＲ・
ZEROで読出しアドレスカウンタ（26）が駆動されて、読
出しアドレス信号が形成される。そして、この時間軸の
揃ったアドレス信号でラインメモリ（22）からデジタル
輝度信号が読出される。従って、読出されたデジタル輝
度信号はジッターのない、つまり時間軸が基準の時間軸
に補正されたデータとなる。このデジタル輝度信号はD/
A変換器（27）でアナログ信号に変換される。

なお、（28）は書込みアドレス信号と読出しアドレス信
号とを選択する選択回路である。

つぎに、再生されるFM色差信号C_FMの処理について、第
７図及び第８図をも参照して説明しよう。ヘッドH_C1及
びH_C2で再生されたFM色差信号C_FMはアンプ（60）を介し
てFM復調器（64）に供給される。この復調器（64）で復
調された圧縮色差信号Ｃはデエンファシス回路（65）を
介してA/D変換器（31）に供給され、デジタル信号に変
換される。また、復調された圧縮色差信号Ｃは同期分離
回路（32）に供給され、１水平周期ごとに圧縮色差信号
Ｃ中に挿入された同期パルスP_Cが分離される。上述した
ように、この同期パルスP_Cは、輝度信号Ｙの中の同期パ
ルスP_Yと時間的に同じ位置に挿入されている。

また、同期分離回路（32）で分離された同期パルスP_Cは
書込みクロック発生器（33）に供給され、この書込みク
ロック発生器（33）では、同期パルスP_Cと同一のジッタ
ーを持つ書込みクロックＷ・CK及ひ書込みゼロパルスＷ
・ZEROが形成される。

書込みクロックＷ・CKはA/D変換器（31）に供給され
る。

また、書込みクロックＷ・CK及び書込みゼロパルスＷ・
ZEROはTBC機能を有する時間軸伸長器（40）を構成する
書込みアドレスカウンタ（41）に供給される。

このアドレスタウンタ（41）の出力（アドレス信号）は
選択回路（42）を介してメモリ（43）に供給されて書込
み用のアドレスが指定される。メモリ（43）はA/D変換
器（31）でデジタル化された圧縮色差信号を記憶するた
めのラインメモリと、ドッロプアウトのデータを記憶す
るためのメモリとを有する。ドロップアウトのデータと
は、アンプ（60）の出力がドロップアウト検出回路（3
5）に供給され、このドロップアウト検出回路（35）よ
り出力された検出パルスP_Dである。ラインメモリはスタ
ティックRAMで構成され、少なくとも２ライン分のメモ
リ容量があればよい。

第７図Ａは、第５図Ｃと同等の圧縮色差信号Ｃの一例を
示す波形図である。１水平周期Ｈの前半に圧縮されたＲ
−Ｙ信号が、後半に圧縮されたＢ−Ｙ信号が挿入されて
いる。

第７図Ｂは、圧縮色差信号ＣがA/D変換器（31）により
デジタル化された信号C_DIを模式的に示したものであ
る。

第７図Ｃはデジタル化された圧縮色差信号C_DIをメモリ
（43）に書込むための書込みクロックＷ・CKを示し、こ
の書込みクロックＷ・CKによって書込みアドレスカウン
タ（41）が駆動される。そして、第７図Ｄに示されるよ
うな書込みアドレスカウンタ（41）からの書込みアドレ
スにより圧縮色差信号C_DIがメモリ（43）に書込まれ
る。すなわち、書込みアドレス１〜ｋにＲ−Ｙ信号が、
また、書込みアドレスｋ＋１〜ｎにＢ−Ｙ信号が書込ま
れる。

メモリ（43）からのデータの読出しは、読出しアドレス
カウンタ（45）の出力に基づいて行なわれるが、このア
ドレスタウンタ（45）には基準クロックの発生器（25）
から輝度信号再生系と同じように読出しクロックＲ・CK
と読出しゼロパルスＲ・ZEROが供給される。

上述したように、メモリ（43）の中には、第８図Ａに示
すようにデータが記憶されているが、第８図Ｂに示すよ
うに読出しアドレスカウンタ（45）からは、1,k＋1,2,k
＋2,‥‥,k−1,n−1,k,nというように、Ｒ−Ｙ信号とＢ
−Ｙ信号とを交互に読出すような読出しアドレスがメモ
リ（43）に供給される。

また、メモリ（43）から読出されたデータは、ラッチ回
路（46）及び（47）に供給される。ラッチ回路（46）で
は、第９図Ａに示される読出しクロックＲ・CKを1/2に
逓降したクロック1/2R・CK（第９図Ｂに図示）によっ
て、即ち第８図Ｃのタイミングでラッチ動作が行われ
る。したがって、ラッチ回路（46）の出力には、第８図
Ｅに示すアドレス1,2,3,k−2,k−1,k,1′,2′,3′，‥
‥ｋ′−2,k′−1,k′のデータが順次現れる。すなわ
ち、２倍に伸長されたＲ−Ｙ信号だけのデータＲ−Y
_Dが、ラッチ回路（46）より出力される。また、ラッチ
回路（47）では、クロック1/2R・CKよりＷ（Ｒ・CKの1/
2サイクル分）だけずらされたクロック1/2R・CK′（第
９図Ｃに図示）によって、即ち第８図Ｄのタイミングで
ラッチ動作が行なわれる。したがって、ラッチ回路（4
7）の出力には、第８図Ｇに示すアドレスｋ＋1,k＋2,‥
‥,n−1,n,k′＋1,k′＋2,‥‥ｎ′−1,n′のデータが
順次現れる。すなわち、２倍に伸長されたＢ−Ｙ信号だ
けのデータＢ−Y_Dがラッチ回路（47）より出力される。

ところで、このままでは、データＲ−Y_DとデータＢ−Y_D
とがＷだけ時間軸上でずれているので、例えば第８図Ｆ
に示すように、遅延回路（53）によってデータＲ−Y_Dが
遅延させられ、データＲ−Y_DとデータＢ−Y_Dとの時間軸
合せが行なわれる。

これら時間軸合せの行なわれたデータＲ−Y_D及びＢ−Y_D
はドロップアウト補償回路（48）に供給される。

メモリ（43）より読出されたドロップアウトデータP_Dは
ドロップアウトパルス発生器（52）に供給される。ドロ
ップアウトパルス発生器（52）より出力されたドロップ
アウトパルスD_Pは、第９図Ｃに示すようなクロック1/2R
・CK′と共にドロップアウト補償回路（48）に供給さ
れ、データＲ−Y_DとＢ−Y_Dのドロップアウト補償が次の
ように行なわれる。即ち、一対のデータＲ−Y_DとＢ−Y_D
のいづれか一方のデータＲ−Y_D（Ｂ−Y_D）にドロップア
ウトが発生した場合、ドロップアウト補償回路（48）で
はデータＲ−Y_D（Ｂ−Y_D）だけでなく時間的にそれと対
応するデータＢ−Y_D（Ｒ−Y_D）の相当部分も同じく以前
のデータと入れ換えが行なわれる。このようなドロップ
アウト補償を行なうことにより、後にＲ−Ｙ信号とＢ−
Ｙ信号が変換され、搬送色信号S_Cとなっても、不自然な
色が発生することがなくなる。

さらに、ドロップアウト補償されたデータＲ−Y_D,B−Y_D
は、1/2R・CK′のクロックにより駆動されるD/A変換器
（49），（50）に夫々供給され、アナログのＲ−Ｙ信
号、Ｂ−Ｙ信号に変換される。そして、これらＲ−Ｙ信
号、Ｂ−Ｙ信号はデコーダ（51）によって搬送色信号S_C
に変換される。

Ｄ発明が解決しようとする問題点ところで、第３図に示す記録系の時間軸圧縮器（５）
は、１水平期間（1H）分の容量を有するCCDが４個用い
られて構成される。すなわち、Ｒ−Ｙ信号に対して２
個、Ｂ−Ｙ信号に対して２個使用され、Ｒ−Ｙ信号、Ｂ
−Ｙ信号は、夫々第１及び第２のCCDに1H毎に交互に1H
分入力され、入力側とは逆側より1H分が1/2Hで出力さ
れ、圧縮色差信号Ｃが形成される。

このような圧縮器（５）において、Ｒ−Ｙ信号、Ｂ−Ｙ
信号の夫々に使用される第１及び第２のCCDの特性が一
致していないときには、第６図に示す再生系で時間軸伸
長されて得られるＲ−Ｙ信号、Ｂ−Ｙ信号夫々に1H毎に
レベル差が生じる不都合があった。

そこで、従来、再生系において現信号と1H前の信号とが
相関があるときには、現信号と1H前の信号とを加算平均
して出力とし、上述レベル差を軽減することが提案され
ている。即ち、現信号及び1H前の信号の相関を検出し、
相関がないときには現信号を出力し、一方相関があると
きには現信号と1H前の信号との加算平均信号を出力する
ように処理するものである。

このような処理を行なうことにより、上述したように1H
毎のレベル差を軽減することができるが、従来、この処
理は相関検出をはじめとしてアナログ処理がなされ、例
えば1H遅延線としてはガラスまたはCCD等が用いられて
いる。そのため、リニアリティ、S/N、ｆ特、温特等の
問題があり、様々な補正回路が必要で回路が大型化し、
また調整が必要であり、高精度化も困難であった。

本発明は斯る点に鑑み、処理回路の小型化、高精度化、
無調整化を図るものである。

Ｅ問題点を解決するための手段本発明は上述問題点を解決するため、時間軸伸長されて
形成された２系統の映像信号（例えばＲ−Ｙ信号、Ｂ−
Ｙ信号）のデジタルデータは直接及び１水平期間（1H）
の遅延線（72R），（72B）を介してROM（73R），（73
B）例えばＰ−ROMにアドレス信号として供給され、ROM
（73R）（73B）からは、直接及び遅延線（72R），（72
B）を介して供給されるデジタルデータに相関がないと
きには直接供給されるデジタルデータと同じデジタルデ
ータが出力されると共に、相関があるときには直接及び
遅延線を介して供給されるデジタルデータの加算平均さ
れたものと同じデジタルデータが出力され、ROM（73
R），（73B）の出力が２系統の映像信号とされるもので
ある。

Ｆ作用以上の構成において、相関はROM（73R），（73B）でデ
ジタル的に一律に判断される。そのため、アナログ的に
判断するものに比べ、リニアリティ、S/N、ｆ特、温特
等の問題がなく、補正回路が不要で、小型化、高精度
化、無調整化が図られる。

Ｇ実施例以下、第１図を参照しながら本発明の一実施例について
説明しよう。この第１図において第６図と対応する部分
には同一符号を付し、その詳細説明は省略する。本例は
ドロップアウト補償回路（48）の1H遅延線を兼用したも
のである。

G₁構成の説明第１図において、遅延回路（53）からのデータＲ−Y_Dは
ドロップアウト補償回路（48）を構成するスイッチ回路
（71R）の一方に供給される。また、このスイッチ回路
（71R）の出力データＲ−Y_D1は1H遅延線を構成するシフ
トレジスタ（72R）に供給され、このシフトレジスタ（7
2R）の出力データＲ−Y_D2はスイッチ回路（71R）の他方
に供給される。

また、スイッチ回路（71R）の出力データＲ−Y_D1はROM
（73R）、例えばＰ−ROMにアドレス信号の上位ビットと
して供給されると共に、シフトレジスタ（72R）の出力
データＲ−Y_D2はROM（73R）にアドレス信号の下位ビッ
トとして供給される。この場合、出力データＲ−Y_D1と
Ｒ−Y_D2とで指定されるROM（73R）のアドレスには、出
力データＲ−Y_D1とＲ−Y_D2とが相関があるとするときに
は、データが記憶され、相関がないとするときには、データＲ−Y
_D1が記憶されている。また、ROM（73R）の出力データは
ラッチ回路（74R）でラッチされ、このラッチ出力はD/A
変換器（49）に供給される。

また、スイッチ回路（71R）にはドロップアウトパルス
発生器（52）（第６図参照）よりドロップアウトパルス
D_Pが供給され、シフトレジスタ（72R）及びラッチ回路
（74R）には基準クロックの発生器（25）（第６図参
照）よりクロック1/2R・CK′が供給される。

G₂動作の説明以上の構成において、スイッチ回路（71R）にドロップ
アウトパルスD_Pが供給されていないときには、スイッチ
回路（71R）の出力データＲ−Y_D1として現データＲ−Y_D
が出力されると共に、ドロップアウトパルスD_Pが供給さ
れるときには、スイッチ回路（71R）の出力データＲ−Y
_D1として1H前のデータＲ−Y_D2が出力され、ドロップア
ウトの補償がなされる。

また、ROM（73R）からは、スイッチ回路（71R）の出力
データＲ−Y_D1とシフトレジスタ（72R）の出力データＲ
−Y_D2とで指定されるアドレスよりデータが読出され
る。即ち、出力データＲ−Y_D1とＲ−Y_D2との相関がある
ときには、が読出される。このデータは現データＲ−Y_D1と1H前の
データＲ−Y_D2との加算平均である。また、出力データ
Ｒ−Y_D1とＲ−Y_D2との相関がないときには、データＲ−
Y_D1が読出される。このデータは現データである。

例えば、スイッチ回路（71R）の出力データＲ−Y_D1が第
２図Ｂに示すように時間と共に変化（同図Ａはそのアナ
ログ波形）し、一方シフトレジスタ（72R）の出力デー
タＲ−Y_D2が同図Ｄに示すように時間と共に変化（同図
Ｃはそのアナログ波形）するとき、例えばROM（73R）の
出力データは同図Ｆに示すように時間と共に変化する
（同図Ｅはそのアナログ波形）。この例では、データＲ
−Y_D1が〔11111110〕でデータＲ−Y_D2が〔11111111〕で
あるときは相関があるとされ、データ〔11111101〕が出
力される。

また、ROM（73R）の出力データがラッチ回路（74R）を
介してD/A変換器（49）に供給される。

また、第１図において、データＢ−Y_Dの系も、上述した
データＲ−Y_Dの系と同様に構成され、同様の動作をする
ので詳細説明は省略する。尚、（71B）はスイッチ回
路、（72B）はシフトレジスタ、（73B）はROM、（74B）
はラッチ回路である。

G₃効果の説明このように本例によれば、相関はROM（73R），（73B）
でデジタル的に一律に判断され、処理がなされる。した
がって、リニアリティ、S/N、ｆ特、温特等の問題がな
く、従来のアナログ処理時に必要としていた様々な補正
回路も不要となり、回路の小型化、高精度化、無調整化
を図ることができる。また、無調整であることから作業
性も向上する。

また、本発明によれば、シフトレジスタ（72R），（72
B）はドロップアウト補償回路（48）のものを共用する
ので、ROM（73R），（73B）、ラッチ回路（74R），（74
B）のみの付加で実現できる利益がある。

尚、上述実施例においては、スイッチ回路（71R），（7
1B）の出力データの全ビットとシフトレジスタ（72
R），（72B）の出力データの全ビットをROM（73R），
（73B）のアドレス信号として利用する旨述べたが、夫
々の上位数ビットのみを利用するようにしてもよい。こ
れによれば、ROM（73R），（73B）の容量の節約を図る
ことができる。

また、上述実施例は、色差信号Ｒ−Y,B−Ｙの処理系に
適用したものであるが、同様の問題を生じる他の映像信
号の処理系にも適用できることは勿論である。

Ｈ発明の効果以上述べた本発明によれば、相関はROMでデジタル的に
一律に判断されるので、リニアリティ、S/N、ｆ特、温
特等の問題がなく、アナログ処理時に必要としていた様
々な補正回路も不要となり、回路の小型化、高精度化、
無調整化を図ることができる。また、無調整のため作業
性も向上する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図〜第９図は従来例の説明のため
の図である。（48）はドロップアウト補償回路、（71R）及び（71B）
はスイッチ回路、（72R）及び（72B）はシフトレジス
タ、（73R）及び（73B）はROMである。

Claims

【特許請求の範囲】

【請求項１】２系統の映像信号が、夫々の系統に対して
１水平期間分の容量を有するメモリを２以上用いて時間
軸圧縮され、上記２系統の映像信号が交互に配された１
系統の映像信号とされて伝送されると共にこの１系統の
映像信号が時間軸伸長されて上記２系統の映像信号とさ
れたものを処理するものにおいて、上記時間軸伸長されて形成された上記２系統の映像信号
の夫々のデジタルデータが直接及び１水平期間の遅延線
を介してROMにアドレス信号として供給され、上記ROMか
らは、上記直接及び遅延線を介して供給されるデジタル
データに相関がないときには上記直接供給されるデジタ
ルデータと同じデジタルデータが出力されると共に上記
相関があるときには上記直接及び遅延線を介して供給さ
れるデジタルデータの加算平均されたものと同じデジタ
ルデータが出力され、上記ROMの出力が上記２系統の映
像信号とされることを特徴とする映像信号処理回路。