JPS62237886A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPS62237886A JPS62237886A JP61081619A JP8161986A JPS62237886A JP S62237886 A JPS62237886 A JP S62237886A JP 61081619 A JP61081619 A JP 61081619A JP 8161986 A JP8161986 A JP 8161986A JP S62237886 A JPS62237886 A JP S62237886A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- digital data
- correlation
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 241000276457 Gadidae Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序で本発明を説明する。
A 産業上の利用分野
B 発明の概要
C従来の技術
D 発明が解決しようとする問題点
E 問題点を解決するための手段(第1図)F 作用
G 実施例
G1構成の説明
G2wJ作の説明
G3効果の説明
H発明の効果
A 産業上の利用分野
本発明は、例えば2系統の色信号が夫々時間軸圧縮され
、この2系統の色信号が交互に配された1系統の色信号
とされて記録再生され、再生側で時間軸伸長されて2系
統の色信号とされるビデオテープレコーダ(VTR)の
再生側で形成された2系統の色信号を処理するのに使用
して好適な映像信号処理回路に関する。
、この2系統の色信号が交互に配された1系統の色信号
とされて記録再生され、再生側で時間軸伸長されて2系
統の色信号とされるビデオテープレコーダ(VTR)の
再生側で形成された2系統の色信号を処理するのに使用
して好適な映像信号処理回路に関する。
B 発明の概要
本発明は、現映像信号及び1水平期間前の映像信号の相
関を検出し、相関がないときには現映像信号を出力し、
一方相関があるときには現映像信号と1水平期間前の映
像信号との加算平均信号を出力する映像信号処理回路に
おいて、デジタル状態で処理するようにしたことにより
、処理回路の小型化、高精度化、無調整化を図るように
したものである。
関を検出し、相関がないときには現映像信号を出力し、
一方相関があるときには現映像信号と1水平期間前の映
像信号との加算平均信号を出力する映像信号処理回路に
おいて、デジタル状態で処理するようにしたことにより
、処理回路の小型化、高精度化、無調整化を図るように
したものである。
C従来の技術
従来、輝度信号と色信号とを別トラックに記録し再生す
るVTRが提案されている。第3図は記録系の一例を示
している。同図において、例えばテレビカメラより出力
された輝度信号Y及びコンポーネントの色信号(例えば
、R−Y、B−Yの色差信号、I、 Q信号等)、この
例では色差信号R−Y、B−Yが記録される。
るVTRが提案されている。第3図は記録系の一例を示
している。同図において、例えばテレビカメラより出力
された輝度信号Y及びコンポーネントの色信号(例えば
、R−Y、B−Yの色差信号、I、 Q信号等)、この
例では色差信号R−Y、B−Yが記録される。
即ち、輝度信号Yはプリエンファシス回路(1)で高域
が強調されたのちFM変調器(2)にてFM変調され、
これからのFM輝度信号YFMはアンプ(3)を介して
、互いに略180°の角間隔を有して配された回転磁気
ヘッドHy1及びI(Y2に供給され、磁気テープ(4
)にはこれらヘッドHyt及びHY2によって1フイー
ルド毎に斜め記録トラックTYが形成される。また、色
差信号R−Y、B−Yは時間軸圧縮器(5)に供給され
て、夫々の時間軸が1/2に圧縮されたのち、R−Y、
B−Y信号の順に1水平区間内に並べられる。すなわち
1水平周期(IH)の前半にR−Y信号が、その後半に
B−Y信号がくるように組合せられる。この時間軸圧縮
された圧縮色差信号Cはプリエンファシス回路(6)で
高域が強調されたのちFM変調器(7)によってFM変
調され、これからのFM色差信号CPMはアンプ(8)
を介して、夫にヘッドHYI及びHY2に隣接し、互い
に略180°の角間隔を有して配された回転磁気ヘッド
HCt及びHClに供給され、磁気テープ(4)には、
記録トラックTyに隣接して、これらへラドHC1及び
HClによって1フイールド毎に斜め記録トラックTc
が形成される。第4図は磁気テープ(4)上の記録トラ
ックパターンを示している。
が強調されたのちFM変調器(2)にてFM変調され、
これからのFM輝度信号YFMはアンプ(3)を介して
、互いに略180°の角間隔を有して配された回転磁気
ヘッドHy1及びI(Y2に供給され、磁気テープ(4
)にはこれらヘッドHyt及びHY2によって1フイー
ルド毎に斜め記録トラックTYが形成される。また、色
差信号R−Y、B−Yは時間軸圧縮器(5)に供給され
て、夫々の時間軸が1/2に圧縮されたのち、R−Y、
B−Y信号の順に1水平区間内に並べられる。すなわち
1水平周期(IH)の前半にR−Y信号が、その後半に
B−Y信号がくるように組合せられる。この時間軸圧縮
された圧縮色差信号Cはプリエンファシス回路(6)で
高域が強調されたのちFM変調器(7)によってFM変
調され、これからのFM色差信号CPMはアンプ(8)
を介して、夫にヘッドHYI及びHY2に隣接し、互い
に略180°の角間隔を有して配された回転磁気ヘッド
HCt及びHClに供給され、磁気テープ(4)には、
記録トラックTyに隣接して、これらへラドHC1及び
HClによって1フイールド毎に斜め記録トラックTc
が形成される。第4図は磁気テープ(4)上の記録トラ
ックパターンを示している。
第5図A、Bは、色差信号R−Y、B−Yの波形の一例
を示し、夫々の時間軸を1/2に圧縮して夫々の信号を
順次交互に選択することで、同図Cに示す圧縮色差信号
Cが形成される。そして、この圧縮色差信号C−h<
F M変調されて、記録トラック’reに記録される。
を示し、夫々の時間軸を1/2に圧縮して夫々の信号を
順次交互に選択することで、同図Cに示す圧縮色差信号
Cが形成される。そして、この圧縮色差信号C−h<
F M変調されて、記録トラック’reに記録される。
ここで、同図Cに示すように、圧縮色差信号Cには、輝
度信号Yの水平同期パルスPyと等価な水平同期パルス
PCが同期パルスPvと時間的に同じ位置に挿入される
。
度信号Yの水平同期パルスPyと等価な水平同期パルス
PCが同期パルスPvと時間的に同じ位置に挿入される
。
また、第6図は再生系の一例を示すものである。
同図において、ヘッドHy1及びHY2からの再生FM
輝度信号YFMはアンプ(61)を介してFM復凋器(
62)に供給される。この復調器(62)で復調された
輝度信号Yはデエンファシス回路(63)を介してA−
D変換器(13)に供給され、デジタル信号に変換され
る。また、復調された輝度信号Yは同期分離回路(14
)に供給されて水平周期ごとに輝度信号Y中に挿入され
た同期パルス(水平同期パルス若しくは時間軸の基準と
なる同等のパルス)Pyが分離され、この同期パルスP
Yに基づいて書込みクロックW−CKの発生W(15)
が駆動されて同期パルスPYと同一のジッターをもつ書
込みクロックW−CK及び書込みゼロパルスW・ZER
Oが形成される。
輝度信号YFMはアンプ(61)を介してFM復凋器(
62)に供給される。この復調器(62)で復調された
輝度信号Yはデエンファシス回路(63)を介してA−
D変換器(13)に供給され、デジタル信号に変換され
る。また、復調された輝度信号Yは同期分離回路(14
)に供給されて水平周期ごとに輝度信号Y中に挿入され
た同期パルス(水平同期パルス若しくは時間軸の基準と
なる同等のパルス)Pyが分離され、この同期パルスP
Yに基づいて書込みクロックW−CKの発生W(15)
が駆動されて同期パルスPYと同一のジッターをもつ書
込みクロックW−CK及び書込みゼロパルスW・ZER
Oが形成される。
書込みクロックW−CKはA/D変換器(13)及びこ
れの後段に設けられたドロップアウト補償回路(16)
に供給される。ドロップアウト補償回路(16)ではア
ンプ(61)の出力が供給されるドロップアウト検出回
路(17)で形成された検出パルスpoと書込みクロッ
クW−CKとに基づきドロップアウトの補償が行なわれ
る。
れの後段に設けられたドロップアウト補償回路(16)
に供給される。ドロップアウト補償回路(16)ではア
ンプ(61)の出力が供給されるドロップアウト検出回
路(17)で形成された検出パルスpoと書込みクロッ
クW−CKとに基づきドロップアウトの補償が行なわれ
る。
書込みクロックW−CKと書込みゼロパルスW・ZER
OはさらにTBC(20)を構成する書込みアドレスカ
ウンタ(21)に供給され、これより得られる書込みの
アドレス信号に基づきデジタル輝度信号がラインメモリ
(22)に書込まれる。ここで、ラインメモリ (2
2)はスタティックRAMで構成され少なくとも2ライ
ン分のメモリ容量があればよい。
OはさらにTBC(20)を構成する書込みアドレスカ
ウンタ(21)に供給され、これより得られる書込みの
アドレス信号に基づきデジタル輝度信号がラインメモリ
(22)に書込まれる。ここで、ラインメモリ (2
2)はスタティックRAMで構成され少なくとも2ライ
ン分のメモリ容量があればよい。
一方、基準クロックの発生器(25)はジッターのない
基準の時間軸をもったビデオ信号で同期駆動され、これ
より出力される読出しクロック(書込みクロックW−C
Kと同一周波数)R−CK(例えば910fHの周波数
を有する。fHは水平周波数である。)と読出しゼロパ
ルスR−ZEROで読出しアドレスカウンタ(26)が
駆動されて、読出しアドレス信号が形成される。そして
、この時間軸の揃ったアドレス信号でラインメモリ (
22)からデジタル輝度信号が読出される。従って、読
出されたデジタル輝度信号はジッターのない、つまり時
間軸が基準の時間軸に補正されたデータとなる。このデ
ジタル輝度信号はD/A変換器(27)でアナログ信号
に変換される。
基準の時間軸をもったビデオ信号で同期駆動され、これ
より出力される読出しクロック(書込みクロックW−C
Kと同一周波数)R−CK(例えば910fHの周波数
を有する。fHは水平周波数である。)と読出しゼロパ
ルスR−ZEROで読出しアドレスカウンタ(26)が
駆動されて、読出しアドレス信号が形成される。そして
、この時間軸の揃ったアドレス信号でラインメモリ (
22)からデジタル輝度信号が読出される。従って、読
出されたデジタル輝度信号はジッターのない、つまり時
間軸が基準の時間軸に補正されたデータとなる。このデ
ジタル輝度信号はD/A変換器(27)でアナログ信号
に変換される。
なお、(28)は書込みアドレス信号と読出しアドレス
信号とを選択する選択回路である。
信号とを選択する選択回路である。
つぎに、再生されるFM色差信号CFHの処理について
、第7図及び第8図をも参照して説明しよう。ヘッドH
C1及びHO2で再生されたFM色差信号CFMはアン
プ(60)を介してFM復調器(64)に供給される。
、第7図及び第8図をも参照して説明しよう。ヘッドH
C1及びHO2で再生されたFM色差信号CFMはアン
プ(60)を介してFM復調器(64)に供給される。
この復II器(64)で復調された圧縮色差信号Cはデ
エンフプ、シス回路(65)を介してA/D変換器(3
1)に供給され、デジタル信号に変換される。また、復
調された圧縮色差信号Cは同期分離回路(32)に供給
され、1水平周期ごとに圧縮色差信号C中に挿入された
同期パルスpcが分離される。上述したように、この同
期パルスPCは、輝度信号Yの中の同期パルスPvと時
間的に同じ位置に挿入されている。
エンフプ、シス回路(65)を介してA/D変換器(3
1)に供給され、デジタル信号に変換される。また、復
調された圧縮色差信号Cは同期分離回路(32)に供給
され、1水平周期ごとに圧縮色差信号C中に挿入された
同期パルスpcが分離される。上述したように、この同
期パルスPCは、輝度信号Yの中の同期パルスPvと時
間的に同じ位置に挿入されている。
また、同期分離回路(32)で分離された同期パルスp
cは書込みクロック発生器(33)に供給され、この書
込みクロック発生器(33)では、同期パルスPCと同
一のジッターを持つ書込みクロックW−CK及び書込み
ゼロパルスW−ZF、ROが形成される。
cは書込みクロック発生器(33)に供給され、この書
込みクロック発生器(33)では、同期パルスPCと同
一のジッターを持つ書込みクロックW−CK及び書込み
ゼロパルスW−ZF、ROが形成される。
書込みクロックW−CKはA/D変換器(31)に供給
される。
される。
また、書込みクロックW−GK及び書込みゼロパルスW
−ZEROはTBC機能を有する時間軸伸長器(40)
を構成する書込みアドレスカウンタ(41)に供給され
る。
−ZEROはTBC機能を有する時間軸伸長器(40)
を構成する書込みアドレスカウンタ(41)に供給され
る。
このアドレスタウンタ(41)の出力(アドレス信号)
は選択回路(42)を介してメモリ(43)に供給され
て書込み用のアドレスが指定される。メモIJ (4
3) ハA/D変換器(31)でデジタル化された圧縮
色差信号を記憶するためのラインメモリと、ドロッアウ
トのデータを記1.αするためのメモリとを有する。ド
ロップアウトのデータとは、アンプ(60)の出力がド
ロップアウト検出回路(35)に供給され、このドロッ
プアウト検出回路(35)より出力された検出パルスP
Dである。ラインメモリはスタティックRAMで構成さ
れ、少なくとも2ライン分のメモリ容量があればよい。
は選択回路(42)を介してメモリ(43)に供給され
て書込み用のアドレスが指定される。メモIJ (4
3) ハA/D変換器(31)でデジタル化された圧縮
色差信号を記憶するためのラインメモリと、ドロッアウ
トのデータを記1.αするためのメモリとを有する。ド
ロップアウトのデータとは、アンプ(60)の出力がド
ロップアウト検出回路(35)に供給され、このドロッ
プアウト検出回路(35)より出力された検出パルスP
Dである。ラインメモリはスタティックRAMで構成さ
れ、少なくとも2ライン分のメモリ容量があればよい。
第7図Aは、第5図Cと同等の圧縮色差信号Cの一例を
示す波形図である。1水平周期Hの前半に圧縮されたR
−Y信号が、後半に圧縮されたB−Y信号が挿入されて
いる。
示す波形図である。1水平周期Hの前半に圧縮されたR
−Y信号が、後半に圧縮されたB−Y信号が挿入されて
いる。
第7図Bは、圧縮色差信号CがA/D変換器(31)に
よりデジタル化された信号CDIを模式的に示したもの
である。
よりデジタル化された信号CDIを模式的に示したもの
である。
第7図Cはデジタル化された圧縮色差信号COtをメモ
リ (43)に書込むための書込みクロックW・GKを
示し、この書込みクロックW−CKによって書込みアド
レスカウンタ(41)が駆動される。
リ (43)に書込むための書込みクロックW・GKを
示し、この書込みクロックW−CKによって書込みアド
レスカウンタ(41)が駆動される。
そして、第7図りに示されるような書込みアドレスカウ
ンタ(41)からの書込みアドレスにより圧縮色差信号
Co+がメモリ (43)に書込まれる。すなわち、書
込みアドレス1〜kにR−Y信号が、また、書込みアド
レスに+l−nにB−Y信号が書込まれる。
ンタ(41)からの書込みアドレスにより圧縮色差信号
Co+がメモリ (43)に書込まれる。すなわち、書
込みアドレス1〜kにR−Y信号が、また、書込みアド
レスに+l−nにB−Y信号が書込まれる。
メモリ (43)からのデータの読出しは、読出しアド
レスカウンタ(45)の出力に基づいて行なわれるが、
このアドレスタウンタ(45)には基準クロックの発生
器(25)から輝度信号再生系と同じように読出しクロ
ックR−CKと読出しゼロパルスR−ZEROが供給さ
れる。
レスカウンタ(45)の出力に基づいて行なわれるが、
このアドレスタウンタ(45)には基準クロックの発生
器(25)から輝度信号再生系と同じように読出しクロ
ックR−CKと読出しゼロパルスR−ZEROが供給さ
れる。
上述したように、メモリ (43)の中には、第8図A
に示すようにデータが記憶されているが、第8図Bに示
すように読出しアドレスカウンタ(45)からは、1.
に+1.2.に+2. ・・・・、に−1゜n−1,
に、nというように、R−Y信号とB−Y信号とを交互
に読出すような読出しアドレスがメモリ (43)に供
給される。
に示すようにデータが記憶されているが、第8図Bに示
すように読出しアドレスカウンタ(45)からは、1.
に+1.2.に+2. ・・・・、に−1゜n−1,
に、nというように、R−Y信号とB−Y信号とを交互
に読出すような読出しアドレスがメモリ (43)に供
給される。
また、メモリ (43)から読出されたデータは、ラッ
チ回路(46)及び(47)に供給される。ラッチ回路
(46)では、第9図Aに示される読出しクロックR−
CKを1/2に逓降したクロック 1/2R−CK(第
9図Bに図示)によって、即ち第8図Cのタイミングで
ラッチ動作が行われる。したがって、ラッチ回路(46
)の出力には、第8図Eに示すアドレスl、2,3.に
−2,に−1,k。
チ回路(46)及び(47)に供給される。ラッチ回路
(46)では、第9図Aに示される読出しクロックR−
CKを1/2に逓降したクロック 1/2R−CK(第
9図Bに図示)によって、即ち第8図Cのタイミングで
ラッチ動作が行われる。したがって、ラッチ回路(46
)の出力には、第8図Eに示すアドレスl、2,3.に
−2,に−1,k。
1’、 2’、 3’、・・・・k’−2,k’−1,
k’のデータが順次現れる。ずなわぢ、2倍に伸長され
たR−y(g号だけのデータR−YDが、ラッチ回路(
46)より出力される。また、ラッチ回路(47)では
、クロック 1/2R−CKよりW(R−CKの172
サイクル分)だけずらされたクロック1/2R−CK’
(第9図Cに図示)によって、即ち第8図りのタイ
ミングでラッチ動作が行なわれる。したがって、ラッチ
回路(47)の出力には、第8図Gに示すアドレスに+
1.に+2. ・・・・。
k’のデータが順次現れる。ずなわぢ、2倍に伸長され
たR−y(g号だけのデータR−YDが、ラッチ回路(
46)より出力される。また、ラッチ回路(47)では
、クロック 1/2R−CKよりW(R−CKの172
サイクル分)だけずらされたクロック1/2R−CK’
(第9図Cに図示)によって、即ち第8図りのタイ
ミングでラッチ動作が行なわれる。したがって、ラッチ
回路(47)の出力には、第8図Gに示すアドレスに+
1.に+2. ・・・・。
n L n* k’+l、に’+2+ ””
n’−L n’のデータが順次現れる。すなわち、2
倍に伸長されたl3−Y信号だけのデータB−YDがラ
ッチ回路(47)より出力される。
n’−L n’のデータが順次現れる。すなわち、2
倍に伸長されたl3−Y信号だけのデータB−YDがラ
ッチ回路(47)より出力される。
ところで、このままでは、データR−YDとデータB−
YDとがWだけ時間軸上でずれているので、例えば第8
図Fに示すように、遅延回路(53)によってデータR
−YDが遅延させられ、データR−YDとデータB−Y
、との時間軸合せが行なわれる。
YDとがWだけ時間軸上でずれているので、例えば第8
図Fに示すように、遅延回路(53)によってデータR
−YDが遅延させられ、データR−YDとデータB−Y
、との時間軸合せが行なわれる。
これら時間軸合せの行なわれたデータR−YD及びB−
YDはドロップアウト補償回路(48)に供給される。
YDはドロップアウト補償回路(48)に供給される。
メモリ (43)より読出されたドロップアウトデータ
P()はドロップアウトパルス発生器(52)に供給さ
れる。ドロップアウトパルス発生器(52)より出力さ
れたドロップアウトパルスDPは、第9図Cに示すよう
なりロック 1/2R−CK’と共にドロップアウト補
償回路(48)に供給され、データR−YoとB−Y(
1のドロップアウト補償が次のように行なわれる。即ち
、一対のデータR−YOとB−YDのいづれか一方のデ
ータR−Y D(BYo)にドロップアウトが発生した
場合、ドロップアウト補償回路(48)ではデータR−
Y。
P()はドロップアウトパルス発生器(52)に供給さ
れる。ドロップアウトパルス発生器(52)より出力さ
れたドロップアウトパルスDPは、第9図Cに示すよう
なりロック 1/2R−CK’と共にドロップアウト補
償回路(48)に供給され、データR−YoとB−Y(
1のドロップアウト補償が次のように行なわれる。即ち
、一対のデータR−YOとB−YDのいづれか一方のデ
ータR−Y D(BYo)にドロップアウトが発生した
場合、ドロップアウト補償回路(48)ではデータR−
Y。
(B−Yo)だけでなく時間的にそれと対応するデータ
B −’/ o (RY o )の相当部分も同じく
以前のデータと入れ換えが行なわれる。このようなドロ
ップアウト補償を行なうことにより、後にR−Y信号と
B−Y信号が変換され、搬送色信号Scとなっても、不
自然な色が発生することがなくなる。
B −’/ o (RY o )の相当部分も同じく
以前のデータと入れ換えが行なわれる。このようなドロ
ップアウト補償を行なうことにより、後にR−Y信号と
B−Y信号が変換され、搬送色信号Scとなっても、不
自然な色が発生することがなくなる。
さらに、ドロップアウト補償されたデータR−Yo、
B−Y、は、1/2R−CK’のりoツクにより駆動さ
れるD/A変換器(49) 、 (50)に夫々供給
され、アナログのR−Y信号、B−Y信号に変換される
。そして、これらR−Y信号、B−Y信号はデコーダ(
51)によって搬送色信号SCに変換される。
B−Y、は、1/2R−CK’のりoツクにより駆動さ
れるD/A変換器(49) 、 (50)に夫々供給
され、アナログのR−Y信号、B−Y信号に変換される
。そして、これらR−Y信号、B−Y信号はデコーダ(
51)によって搬送色信号SCに変換される。
D 発明が解決しようとする問題点
ところで、第3図に示す記録系の時間軸圧縮器(5)は
、1水平期間(11()分の容量を有するCODが4個
用いられて構成される。すなわち、R−Y信号に対して
2個、B−Y信号に対して2個使用され、R−Y信号、
B−Y信号は、夫々第1及び第2のCODにIH毎に交
互にI H分入力され、入力側とは逆側よりl 11分
が1/2Hで出力され、圧縮色差信号Cが形成される。
、1水平期間(11()分の容量を有するCODが4個
用いられて構成される。すなわち、R−Y信号に対して
2個、B−Y信号に対して2個使用され、R−Y信号、
B−Y信号は、夫々第1及び第2のCODにIH毎に交
互にI H分入力され、入力側とは逆側よりl 11分
が1/2Hで出力され、圧縮色差信号Cが形成される。
このような圧縮器(5)において、R−Y信号、B−Y
信号の夫々に使用される第1及び第2のCODの特性が
一致していないときには、第6図に示す再生系で時間軸
伸区されて得られるR−Y信号、B−Y信号夫々にIH
毎にレベル差が生じる不都合があった。
信号の夫々に使用される第1及び第2のCODの特性が
一致していないときには、第6図に示す再生系で時間軸
伸区されて得られるR−Y信号、B−Y信号夫々にIH
毎にレベル差が生じる不都合があった。
そこで、従来、再生系において現信号とIH前の信号と
が相関があるときには、現信号とIH前の信号とを加算
平均して出力とし、上述レベル差を軽減することが従業
されている。即ち、現信号及びIH前の信号の相関を検
出し、相関がないときには現信号を出力し、一方相関が
あるときには現信号と11(前の信号との加算平均信号
を出力するように処理するものである。
が相関があるときには、現信号とIH前の信号とを加算
平均して出力とし、上述レベル差を軽減することが従業
されている。即ち、現信号及びIH前の信号の相関を検
出し、相関がないときには現信号を出力し、一方相関が
あるときには現信号と11(前の信号との加算平均信号
を出力するように処理するものである。
このような処理を行なうことにより、上述したようにI
H毎のレベル差を軽減することができるが、従来、この
処理は相関検出をはじめとしてアナログ処理がなされ、
例えばlH遅延線としてはガラスまたはCOD等が用い
られている。そのため、リニアリティ、S/N、f特、
温特等の問題があり、様々な補正回路が必要で回路が大
型化し、また調整が必要であり、高精度化も困難であっ
た。
H毎のレベル差を軽減することができるが、従来、この
処理は相関検出をはじめとしてアナログ処理がなされ、
例えばlH遅延線としてはガラスまたはCOD等が用い
られている。そのため、リニアリティ、S/N、f特、
温特等の問題があり、様々な補正回路が必要で回路が大
型化し、また調整が必要であり、高精度化も困難であっ
た。
本発明は斯る点に鑑み、処理回路の小型化、高精度化、
無調整化を図るものである。
無調整化を図るものである。
E 問題点を解決するための手段
本発明は上述問題点を解決するため、時間軸伸長されて
形成された2系統の映像信号(例えばR−Y信号、B−
Y信号)のデジタルデータは直接及び1水平期間(IH
)の遅延線(72R) 、 (72B )を介してR
OM (73R) 、 (73B)例えばP−ROM
にアドレス信号として供給され、ROM(73R)
(73[1)からは、直接及び遅延線(72R)。
形成された2系統の映像信号(例えばR−Y信号、B−
Y信号)のデジタルデータは直接及び1水平期間(IH
)の遅延線(72R) 、 (72B )を介してR
OM (73R) 、 (73B)例えばP−ROM
にアドレス信号として供給され、ROM(73R)
(73[1)からは、直接及び遅延線(72R)。
(72B)を介して供給されるデジタルデータに相関が
ないときには直接供給されるデジタルデータと同じデジ
タルデータが出力されると共に、相関があるときには直
接及び遅延線を介して供給されるデジタルデータの加算
平均されたものと同じデジタルデータが出力され、RO
M (73R) 、 (73B)の出力が2系統の映
像信号とされるものである。
ないときには直接供給されるデジタルデータと同じデジ
タルデータが出力されると共に、相関があるときには直
接及び遅延線を介して供給されるデジタルデータの加算
平均されたものと同じデジタルデータが出力され、RO
M (73R) 、 (73B)の出力が2系統の映
像信号とされるものである。
F 作用
以上の構成において、相関はROM (73R) 。
(73B)でデジタル的に一律に判断される。そのため
、アナログ的に判断するものに比べ、リニアリティ、S
/N、f特、温特等の問題がなく、補正回路が不要で、
小型化、高精度化、無調整化が図られる。
、アナログ的に判断するものに比べ、リニアリティ、S
/N、f特、温特等の問題がなく、補正回路が不要で、
小型化、高精度化、無調整化が図られる。
G 実施例
以下、第1図を参照しながら本発明の一実施例について
説明しよう。この第1図において第6図と対応する部分
には同一符号を付し、その詳細説明は省略する。本例は
ドロップアウト補償回路(48)のI H遅延線を兼用
したものである。
説明しよう。この第1図において第6図と対応する部分
には同一符号を付し、その詳細説明は省略する。本例は
ドロップアウト補償回路(48)のI H遅延線を兼用
したものである。
G1構成の説明
第1図において、遅延回路(53)からのデータR−Y
Dはドロップアウト補償回路(48)を構成するスイッ
チ回路(71R)の一方に供給される。
Dはドロップアウト補償回路(48)を構成するスイッ
チ回路(71R)の一方に供給される。
また、このスイッチ回路(711? )の出力データR
−Yo1はl H遅延線を構成するシフトレジスタ(7
2R)に供給され、このシフトレジスタ(72R)の出
力データR−YD2はスイッチ回路(71R)の他方に
供給される。
−Yo1はl H遅延線を構成するシフトレジスタ(7
2R)に供給され、このシフトレジスタ(72R)の出
力データR−YD2はスイッチ回路(71R)の他方に
供給される。
また、スイッチ回路(71R)の出力データR−YDL
はROM (73R’) 、例えばP−ROMにアドレ
ス信号の上位ビットとして供給されると共に、シフトレ
ジスタ(72R)の出力データR−YD2はROM(7
3R)にアドレス信号の下位ビットとして供給される。
はROM (73R’) 、例えばP−ROMにアドレ
ス信号の上位ビットとして供給されると共に、シフトレ
ジスタ(72R)の出力データR−YD2はROM(7
3R)にアドレス信号の下位ビットとして供給される。
この場合、出力データR−YDIとR−YD2とで指定
されるROM(73R)のアドレスには、出力データR
−YDiとR−Y D2とが相関があるとするときには
、データ され、相関がないとするときには、データR−Yotが
記憶されている。また、ROM(73R)の出力データ
はラッチ回路(74R’)でラッチされ、このラッチ出
力はD/A変換器(49)に供給される。
されるROM(73R)のアドレスには、出力データR
−YDiとR−Y D2とが相関があるとするときには
、データ され、相関がないとするときには、データR−Yotが
記憶されている。また、ROM(73R)の出力データ
はラッチ回路(74R’)でラッチされ、このラッチ出
力はD/A変換器(49)に供給される。
また、スイッチ回路(71R)にはドロップアウトパル
ス発生器(52) (第6図参照)よりドロップアウ
トパルスDpが供給され、シフトレジスタ(72R)及
びラッチ回路(74R)には基準クロックの発生器(2
5) (第6図参照)よりクロック1/2R−CK’
が供給される。
ス発生器(52) (第6図参照)よりドロップアウ
トパルスDpが供給され、シフトレジスタ(72R)及
びラッチ回路(74R)には基準クロックの発生器(2
5) (第6図参照)よりクロック1/2R−CK’
が供給される。
G2動作の説明
以上の構成において、スイッチ回路(71R)にドロッ
プアウトパルスDPが供給されていないときには、スイ
ッチ回路(71R)の出力データI’2−YD1として
現データR−YDが出力されると共に、ドロップアウト
パルスDpが供給されるときには、スイッチ回路(71
R)の出力データR−YDLとして111前のデータR
−Y D2が出力され、ドロップアウトの補償がなされ
る。
プアウトパルスDPが供給されていないときには、スイ
ッチ回路(71R)の出力データI’2−YD1として
現データR−YDが出力されると共に、ドロップアウト
パルスDpが供給されるときには、スイッチ回路(71
R)の出力データR−YDLとして111前のデータR
−Y D2が出力され、ドロップアウトの補償がなされ
る。
また、ROM(73R)からは、スイッチ回路(71R
)の出力データR−Yo1とシフトレジスタ(72R)
の出力データR−YD2とで指定されるアドレスよりデ
ータが読出される。即ち、出力データR−YotとRY
O2との相関があるときには、が読出される。このデー
タは現データR−Yotとl H前のデータR−YD2
との加算平均である。また、出力データR−Yo1とR
−Y D2との相関がないときには、データRYDlが
読出される。このデータは現データである。
)の出力データR−Yo1とシフトレジスタ(72R)
の出力データR−YD2とで指定されるアドレスよりデ
ータが読出される。即ち、出力データR−YotとRY
O2との相関があるときには、が読出される。このデー
タは現データR−Yotとl H前のデータR−YD2
との加算平均である。また、出力データR−Yo1とR
−Y D2との相関がないときには、データRYDlが
読出される。このデータは現データである。
例えば、スイッチ回路(71R)の出力データRYDL
が第2図Bに示すように時間と共に変化(同図Aはその
アナログ波形)し、一方シフトレジスク(72R’)の
出力データRYO2が同図りに示すように時間と共に変
化(同図Cはそのアナログ波形)するとき、例えばRO
M(73R)の出力データは同図Fに示すように時間と
兆に変化する(同図Eはそのアナログ波形)。この例で
は、データR−YDiが(11111110)でデータ
R−YD2が(11111111)であるときは相関が
あるとされ、データ(11111101)が出力される
。
が第2図Bに示すように時間と共に変化(同図Aはその
アナログ波形)し、一方シフトレジスク(72R’)の
出力データRYO2が同図りに示すように時間と共に変
化(同図Cはそのアナログ波形)するとき、例えばRO
M(73R)の出力データは同図Fに示すように時間と
兆に変化する(同図Eはそのアナログ波形)。この例で
は、データR−YDiが(11111110)でデータ
R−YD2が(11111111)であるときは相関が
あるとされ、データ(11111101)が出力される
。
また、ROM(73R)の出力データがラッチ回路(7
4R’)を介してD/A変換器(49)に供給される。
4R’)を介してD/A変換器(49)に供給される。
また、第1図において、データB−YDの系も、上述し
たデータR−YDの系と同様に構成され、同様の動作を
するので詳細説明は省略する。尚、(71B )はスイ
ッチ回路、(72B)はシフトレジスタ、(73B ’
)はROM、(748)は”7−/子回路である。
たデータR−YDの系と同様に構成され、同様の動作を
するので詳細説明は省略する。尚、(71B )はスイ
ッチ回路、(72B)はシフトレジスタ、(73B ’
)はROM、(748)は”7−/子回路である。
G3効果の説明
このように本例によれば、相関はROM (73R)
。
。
(73B )でデジタル的に一律に判断され、処理がな
される。したがって、リニアリティ、S /N。
される。したがって、リニアリティ、S /N。
f特、温特等の問題がなく、従来のアナログ処理時に必
要としていた様々な補正回路も不要となり、回路の小型
化、高精度化、無調整化を図ることができる。また、無
調整であることがら作業性も向上する。
要としていた様々な補正回路も不要となり、回路の小型
化、高精度化、無調整化を図ることができる。また、無
調整であることがら作業性も向上する。
また、本例によれば、シフトレジスタ(72R)。
(72B )はドロップアウト補償回路(48)のもの
を共用すルノテ、ROM (73R) 、 (73B
) 、 −7ソチ回路(74R) 、 (74B
)のみの付加で実現できる利益がある。
を共用すルノテ、ROM (73R) 、 (73B
) 、 −7ソチ回路(74R) 、 (74B
)のみの付加で実現できる利益がある。
尚、上述実施例においては、スイッチ回路(71R)。
(71B )の出力データの全ビットとシフトレジスタ
(721?) 、 (72B)の出力データの全ビ・
7トをROM (73R) 、 (’13B)のア
ドレス信号として利用する旨述べたが、夫々の上位数ビ
ットのみを利用するようにしてもよい。これによれば、
ROM (73R) 、 (73B)の容量の節約を
図ることができる。
(721?) 、 (72B)の出力データの全ビ・
7トをROM (73R) 、 (’13B)のア
ドレス信号として利用する旨述べたが、夫々の上位数ビ
ットのみを利用するようにしてもよい。これによれば、
ROM (73R) 、 (73B)の容量の節約を
図ることができる。
また、上述実施例は、色差信号R−Y、B−Yの処理系
に通用したものであるが、同様の問題を生じる他の映像
信号の処理系にも通用できることは勿論である。
に通用したものであるが、同様の問題を生じる他の映像
信号の処理系にも通用できることは勿論である。
H発明の効果
以上述べた本発明によれば、相関はROMでデジタル的
に一律に判断されるので、リニアリティ、S/N、f特
、温特等の問題がなく、アナログ処理時に必要としてい
た様々な補正回路も不要となり、回路の小型化、高精度
化、無調整化を図ることができる。また、無調整のため
作業性も向上する。
に一律に判断されるので、リニアリティ、S/N、f特
、温特等の問題がなく、アナログ処理時に必要としてい
た様々な補正回路も不要となり、回路の小型化、高精度
化、無調整化を図ることができる。また、無調整のため
作業性も向上する。
第1図は本発明の一実施例を示す構成図、第2図はその
説明のための図、第3図〜第9図は従来例の説明のため
の図である。 (48)はドロップアウト補償回路、(71R)及び(
71B )はスイッチ回路、(72R)及び(72B)
はシフトレジスタ、(73R)及び(7311)はRO
Mである。
説明のための図、第3図〜第9図は従来例の説明のため
の図である。 (48)はドロップアウト補償回路、(71R)及び(
71B )はスイッチ回路、(72R)及び(72B)
はシフトレジスタ、(73R)及び(7311)はRO
Mである。
Claims (1)
- 【特許請求の範囲】 2系統の映像信号が、夫々の系統に対して1水平期間分
の容量を有するメモリを2以上用いて時間軸圧縮され、
上記2系統の映像信号が交互に配された1系統の映像信
号とされて伝送されると共にこの1系統の映像信号が時
間軸伸長されて上記2系統の映像信号とされたものを処
理するものにおいて、 上記時間軸伸長されて形成された上記2系統の映像信号
の夫々のデジタルデータが直接及び1水平期間の遅延線
を介してROMにアドレス信号として供給され、上記R
OMからは、上記直接及び遅延線を介して供給されるデ
ジタルデータに相関がないときには上記直接供給される
デジタルデータと同じデジタルデータが出力されると共
に上記相関があるときには上記直接及び遅延線を介して
供給されるデジタルデータの加算平均されたものと同じ
デジタルデータが出力され、上記ROMの出力が上記2
系統の映像信号とされることを特徴とする映像信号処理
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61081619A JPH0691665B2 (ja) | 1986-04-09 | 1986-04-09 | 映像信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61081619A JPH0691665B2 (ja) | 1986-04-09 | 1986-04-09 | 映像信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62237886A true JPS62237886A (ja) | 1987-10-17 |
JPH0691665B2 JPH0691665B2 (ja) | 1994-11-14 |
Family
ID=13751341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61081619A Expired - Fee Related JPH0691665B2 (ja) | 1986-04-09 | 1986-04-09 | 映像信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0691665B2 (ja) |
-
1986
- 1986-04-09 JP JP61081619A patent/JPH0691665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0691665B2 (ja) | 1994-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4577236A (en) | Apparatus for reproducing a color video signal | |
US5038219A (en) | Video signal recording apparatus | |
JPS61158288A (ja) | 映像信号の再生装置 | |
JP2934081B2 (ja) | 映像信号の記録再生装置 | |
JPS62237886A (ja) | 映像信号処理回路 | |
US4760468A (en) | Color video signal recording and reproducing apparatus | |
JP2737149B2 (ja) | 画像記憶装置 | |
JP2782718B2 (ja) | 画像処理装置 | |
JP2789594B2 (ja) | デジタル記録再生装置 | |
JP3112078B2 (ja) | 画像記憶装置 | |
JP2692128B2 (ja) | 画像処理回路 | |
JP2860988B2 (ja) | 画像記憶装置 | |
JP2737148B2 (ja) | 画像記憶装置 | |
JPS62237878A (ja) | 再生装置 | |
JP2681996B2 (ja) | 画像処理装置 | |
JP2589175Y2 (ja) | 記録装置 | |
JPH05328401A (ja) | 電子スチルビデオ装置における色差信号のキャリア切換え信号補償回路 | |
JPS6235796A (ja) | 映像信号処理方式 | |
JPH04211596A (ja) | 映像信号記録装置 | |
JPH0686317A (ja) | 色信号処理回路 | |
JPS62261287A (ja) | 倍速再生回路 | |
JPH02266770A (ja) | 画像信号合成装置 | |
JPH0583671A (ja) | Vtr | |
JPH03153187A (ja) | 画像信号記録・再生システム | |
JPH0583736A (ja) | 静止画記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |