JPH0684933A - バイポーラトランジスタ用の自己整合型コレクタ注入 - Google Patents
バイポーラトランジスタ用の自己整合型コレクタ注入Info
- Publication number
- JPH0684933A JPH0684933A JP3154397A JP15439791A JPH0684933A JP H0684933 A JPH0684933 A JP H0684933A JP 3154397 A JP3154397 A JP 3154397A JP 15439791 A JP15439791 A JP 15439791A JP H0684933 A JPH0684933 A JP H0684933A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- implant
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 title description 8
- 239000007924 injection Substances 0.000 title description 8
- 239000002019 doping agent Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000007943 implant Substances 0.000 claims description 104
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 15
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009290 primary effect Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】バイポーラ装置を製造する改良した方法及び改
良したバイポーラ装置を提供する。 【構成】バイポーラトランジスタのベース１８上にエミ
ッタコンタクト２２を形成し、次いでコレクタ注入を行
う。このコレクタ注入は、エミッタコンタクト下側のコ
レクタ２０のドーピング分布を変化させるがエミッタコ
ンタクトに隣接した部分においては変化せず、その際に
改良した装置特性を与える。このコレクタ注入は、トラ
ンジスタのベースに進入し、好適には、単一のポリシリ
コンコンタクト層の厚さよりも更に深い範囲を有してい
る。
良したバイポーラ装置を提供する。 【構成】バイポーラトランジスタのベース１８上にエミ
ッタコンタクト２２を形成し、次いでコレクタ注入を行
う。このコレクタ注入は、エミッタコンタクト下側のコ
レクタ２０のドーピング分布を変化させるがエミッタコ
ンタクトに隣接した部分においては変化せず、その際に
改良した装置特性を与える。このコレクタ注入は、トラ
ンジスタのベースに進入し、好適には、単一のポリシリ
コンコンタクト層の厚さよりも更に深い範囲を有してい
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関するものである。更に詳細には、１実施形態
においては、本発明は、改善した性能特性を有するバイ
ポーラトランジスタを提供する。本装置は、自己整合型
コレクタ注入を有するプロセス乃至は方法によって製造
される。
造方法に関するものである。更に詳細には、１実施形態
においては、本発明は、改善した性能特性を有するバイ
ポーラトランジスタを提供する。本装置は、自己整合型
コレクタ注入を有するプロセス乃至は方法によって製造
される。
【０００２】
【従来の技術】バイポーラ装置及びその製造方法は、従
来公知であり、例えば、本願出願人の出願にかかわる米
国特許出願第０７／５０３，４９８号に開示されてい
る。この様なプロセス、即ち方法は、基板内にＮ＋埋め
込み層を形成し、次いで基板の表面上にエピタキシャル
シリコン層を形成する。エピタキシャル層内にベース領
域を注入又は拡散によって形成し、次いでベース領域上
方にポリシリコンエミッタを形成する。
来公知であり、例えば、本願出願人の出願にかかわる米
国特許出願第０７／５０３，４９８号に開示されてい
る。この様なプロセス、即ち方法は、基板内にＮ＋埋め
込み層を形成し、次いで基板の表面上にエピタキシャル
シリコン層を形成する。エピタキシャル層内にベース領
域を注入又は拡散によって形成し、次いでベース領域上
方にポリシリコンエミッタを形成する。
【０００３】かなりの成功を納めてはいるが、この様な
従来のプロセス及び装置はある種の制限を有している。
例えば、ベース・コレクタ接合の領域において、コレク
タは、比較的一定であり且つ比較的軽度のドーパント濃
度である。このことは、この様な装置の性能を制限して
いる。特に、Ｆt （順方向コレクタ・エミッタ電流利得
が１である場合の周波数）の値、及びエミッタ電流密度
は所望のものよりも低い。幾つかの従来の装置は、これ
らの問題に対処するためにエピタキシャル層のドーピン
グを修正しているが、この様な解決方法は、外因的ベー
ス領域の容量を増加させる傾向にある。更に、エピタキ
シャル層における変化が、問題のバイポーラ装置のみな
らず、ダイ上のデバイス、即ち装置の全てに影響を与え
る。
従来のプロセス及び装置はある種の制限を有している。
例えば、ベース・コレクタ接合の領域において、コレク
タは、比較的一定であり且つ比較的軽度のドーパント濃
度である。このことは、この様な装置の性能を制限して
いる。特に、Ｆt （順方向コレクタ・エミッタ電流利得
が１である場合の周波数）の値、及びエミッタ電流密度
は所望のものよりも低い。幾つかの従来の装置は、これ
らの問題に対処するためにエピタキシャル層のドーピン
グを修正しているが、この様な解決方法は、外因的ベー
ス領域の容量を増加させる傾向にある。更に、エピタキ
シャル層における変化が、問題のバイポーラ装置のみな
らず、ダイ上のデバイス、即ち装置の全てに影響を与え
る。
【０００４】
【発明が解決しようとする課題】上述したことから明ら
かな如く、改善したバイポーラトランジスタの製造方法
及びそれによって得られる改善した半導体装置を提供す
ることが所望されている。
かな如く、改善したバイポーラトランジスタの製造方法
及びそれによって得られる改善した半導体装置を提供す
ることが所望されている。
【０００５】
【課題を解決するための手段】改良したバイポーラ装置
及び改良したバイポーラトランジスタの製造方法が提供
されている。バイポーラトランジスタの製造方法は、コ
レクタ領域の上にバイポーラトランジスタのベース領域
を形成するステップを有している。ベース領域上にエミ
ッタコンタクトを形成する。このエミッタコンタクト
は、好適には、ストライプ、即ち細条片の形態であり、
且つポリシリコン層からパターン形成される。次いで、
高エネルギで低ドーズのコレクタ注入を実施する。この
コレクタ注入は、バイポーラトランジスタのコレクタと
同一の導電型のドーパントを与え、且つエミッタストラ
イプの下側でそれと整合した領域内においてコレクタの
ドーパント濃度を増加させる。その後に、注入及び／又
は拡散を行なって、トランジスタの外因的ベース領域を
形成する。エミッタストライプに隣接して、該注入はコ
レクタドーパント濃度に実質的な影響を与えることはな
い。なぜならば、該ドーパントのほとんどは埋め込み層
内に位置されるからである。
及び改良したバイポーラトランジスタの製造方法が提供
されている。バイポーラトランジスタの製造方法は、コ
レクタ領域の上にバイポーラトランジスタのベース領域
を形成するステップを有している。ベース領域上にエミ
ッタコンタクトを形成する。このエミッタコンタクト
は、好適には、ストライプ、即ち細条片の形態であり、
且つポリシリコン層からパターン形成される。次いで、
高エネルギで低ドーズのコレクタ注入を実施する。この
コレクタ注入は、バイポーラトランジスタのコレクタと
同一の導電型のドーパントを与え、且つエミッタストラ
イプの下側でそれと整合した領域内においてコレクタの
ドーパント濃度を増加させる。その後に、注入及び／又
は拡散を行なって、トランジスタの外因的ベース領域を
形成する。エミッタストライプに隣接して、該注入はコ
レクタドーパント濃度に実質的な影響を与えることはな
い。なぜならば、該ドーパントのほとんどは埋め込み層
内に位置されるからである。
【０００６】本プロセスによれば、改善したＦt 及びエ
ミッタ電流密度を有する装置が得られる。同時に、低電
流装置性能は認知できる程度に影響されることはない。
例えば、寄生容量は著しく変化されることはなく、特
に、エピタキシャル層ドーパント濃度を適切に選択した
場合にはそうである。更に、抵抗に関し及び装置製造プ
ロセスに関してほとんど影響を与えることはない。
ミッタ電流密度を有する装置が得られる。同時に、低電
流装置性能は認知できる程度に影響されることはない。
例えば、寄生容量は著しく変化されることはなく、特
に、エピタキシャル層ドーパント濃度を適切に選択した
場合にはそうである。更に、抵抗に関し及び装置製造プ
ロセスに関してほとんど影響を与えることはない。
【０００７】従って、本発明の１実施形態においては、
半導体構成体を製造する方法が提供され、該構成体は、
エミッタ領域と、ベース領域と、コレクタ領域とを有す
るものである。本方法は、第一表面を持った半導体にお
いて、コレクタ領域の上側にベース領域を形成し、該ベ
ース領域は第一導電型であり、且つ該コレクタ領域は第
二導電型であり、該ベース領域の上側にエミッタコンタ
クトを形成し、該エミッタコンタクトは該第一表面へ延
在しており、且つ該エミッタコンタクト下側の領域内の
第二導電型のドーパントの範囲が該エミッタ下側のベー
ス・コレクタ接合の下側であるように選択された不純物
エネルギ及びドーズで第二導電型のドーパントを注入す
る、上記各ステップを有している。好適には、コレクタ
注入からのエミッタコンタクト下側のピークドーパント
濃度は、該コレクタが形成されるエピタキシャル層内に
発生する。好適には、該注入の注入エネルギ及びドーズ
は、該注入のピークドーパント濃度が該エミッタストラ
イプに隣接する領域内の該トランジスタの高度にドープ
した埋め込み層内にあるように選択される。
半導体構成体を製造する方法が提供され、該構成体は、
エミッタ領域と、ベース領域と、コレクタ領域とを有す
るものである。本方法は、第一表面を持った半導体にお
いて、コレクタ領域の上側にベース領域を形成し、該ベ
ース領域は第一導電型であり、且つ該コレクタ領域は第
二導電型であり、該ベース領域の上側にエミッタコンタ
クトを形成し、該エミッタコンタクトは該第一表面へ延
在しており、且つ該エミッタコンタクト下側の領域内の
第二導電型のドーパントの範囲が該エミッタ下側のベー
ス・コレクタ接合の下側であるように選択された不純物
エネルギ及びドーズで第二導電型のドーパントを注入す
る、上記各ステップを有している。好適には、コレクタ
注入からのエミッタコンタクト下側のピークドーパント
濃度は、該コレクタが形成されるエピタキシャル層内に
発生する。好適には、該注入の注入エネルギ及びドーズ
は、該注入のピークドーパント濃度が該エミッタストラ
イプに隣接する領域内の該トランジスタの高度にドープ
した埋め込み層内にあるように選択される。
【０００８】第一表面を持った半導体物質の半導体構成
体が提供される。該構成体においては、第一導電型のコ
レクタ領域が設けられており、該コレクタ領域の上方で
該第一表面に沿ってベース領域が形成されており、該ベ
ース領域は第二導電型であり、且つ該主要表面上にエミ
ッタコンタクトが形成されており、該コレクタ領域は該
エミッタコンタクトと実質的に整合されており且つその
下側における第一領域内に第一ドーパント分布を有する
と共に、該エミッタコンタクトに隣接する第二領域内に
おいて第二ドーパント分布を有している。該第一ドーパ
ント分布のピークドーパント濃度は、好適には、該第二
領域のピークドーパント分布よりも実質的に高い。
体が提供される。該構成体においては、第一導電型のコ
レクタ領域が設けられており、該コレクタ領域の上方で
該第一表面に沿ってベース領域が形成されており、該ベ
ース領域は第二導電型であり、且つ該主要表面上にエミ
ッタコンタクトが形成されており、該コレクタ領域は該
エミッタコンタクトと実質的に整合されており且つその
下側における第一領域内に第一ドーパント分布を有する
と共に、該エミッタコンタクトに隣接する第二領域内に
おいて第二ドーパント分布を有している。該第一ドーパ
ント分布のピークドーパント濃度は、好適には、該第二
領域のピークドーパント分布よりも実質的に高い。
【０００９】
Ｉ．概括 図１は、本発明の第一実施例に基づく縦型バイポーラト
ランジスタ及び抵抗を示した概略断面図である。当業者
によって理解される如く、本発明は主にＮＰＮトランジ
スタに関して説明するが、Ｎ導電型及びＰ導電型領域の
役割は、本発明の技術的範囲を逸脱することなしに容易
に逆にすることが可能なものである。更に、本発明は、
容易に、横型又は縦型の装置の何れかに適用することが
可能なものである。
ランジスタ及び抵抗を示した概略断面図である。当業者
によって理解される如く、本発明は主にＮＰＮトランジ
スタに関して説明するが、Ｎ導電型及びＰ導電型領域の
役割は、本発明の技術的範囲を逸脱することなしに容易
に逆にすることが可能なものである。更に、本発明は、
容易に、横型又は縦型の装置の何れかに適用することが
可能なものである。
【００１０】該バイポーラトランジスタは、Ｐ−基板８
内にＮ＋コレクタ埋め込み層６を有している。埋め込み
層６は、バイポーラトランジスタ構成体のコレクタから
の可動電荷キャリヤに対する低固有抵抗経路として作用
する。好適実施例においては、コレクタ埋め込み層６の
ピークドーパント濃度は、約１０17乃至１０20／ｃｍ3
の間であるが、約１０18乃至１０19／ｃｍ3 の間のピー
クドーパント濃度がより好適である。該基板の固有抵抗
は、好適には、約３０乃至５０Ω・ｃｍの間である。
内にＮ＋コレクタ埋め込み層６を有している。埋め込み
層６は、バイポーラトランジスタ構成体のコレクタから
の可動電荷キャリヤに対する低固有抵抗経路として作用
する。好適実施例においては、コレクタ埋め込み層６の
ピークドーパント濃度は、約１０17乃至１０20／ｃｍ3
の間であるが、約１０18乃至１０19／ｃｍ3 の間のピー
クドーパント濃度がより好適である。該基板の固有抵抗
は、好適には、約３０乃至５０Ω・ｃｍの間である。
【００１１】バイポーラトランジスタに隣接して、フィ
ールド酸化物領域１０ａ及び１０ｂが設けられており、
その下側にＰ＋チャンネルストップ１２ａ及び１２ｂが
形成されている。フィールド酸化物領域及びチャンネル
ストップは、トランジスタを隣接するトランジスタから
分離すべく作用し、且つ同時に、基板と、フィールド酸
化物領域と、何らかのその上側に存在する相互接続領域
とによって形成される寄生電界効果構成体に対し非常に
高いスレッシュホールド電圧を与えている。好適実施例
においては、チャンネルストップにおけるピークドーパ
ント濃度は約１０17乃至１０18／ｃｍ3 の間である。酸
化物領域１０ｃは、コレクタシンク１４を、該トランジ
スタの活性領域から分離させている。
ールド酸化物領域１０ａ及び１０ｂが設けられており、
その下側にＰ＋チャンネルストップ１２ａ及び１２ｂが
形成されている。フィールド酸化物領域及びチャンネル
ストップは、トランジスタを隣接するトランジスタから
分離すべく作用し、且つ同時に、基板と、フィールド酸
化物領域と、何らかのその上側に存在する相互接続領域
とによって形成される寄生電界効果構成体に対し非常に
高いスレッシュホールド電圧を与えている。好適実施例
においては、チャンネルストップにおけるピークドーパ
ント濃度は約１０17乃至１０18／ｃｍ3 の間である。酸
化物領域１０ｃは、コレクタシンク１４を、該トランジ
スタの活性領域から分離させている。
【００１２】コレクタシンク１４は、コレクタ埋め込み
層からコレクタコンタクト１６へ延在している。該コレ
クタシンクは、好適には、埋め込み層と同一の程度の大
きさのドーパント濃度を有している。高度にドープした
Ｎ＋コレクタコンタクト１６は、他のデバイス、即ち装
置に対する第一レベル相互接続として作用する。
層からコレクタコンタクト１６へ延在している。該コレ
クタシンクは、好適には、埋め込み層と同一の程度の大
きさのドーパント濃度を有している。高度にドープした
Ｎ＋コレクタコンタクト１６は、他のデバイス、即ち装
置に対する第一レベル相互接続として作用する。
【００１３】コレクタ領域２０は、コレクタ埋め込み層
６とベース領域１８との間に形成されている。コレクタ
領域２０は、第一領域２０ａと第二領域２０ｂとを有し
ている。第一領域２０ａは、該トランジスタのエミッタ
コンタクト２２と整合されている。該コレクタの第一領
域及び第二領域は、それらのドーピング分布が異なって
いる。特に、第二領域２０ｂと比較した場合、第一領域
２０ａは、一般的に、より高いドーパント濃度を有して
いる。例えば、第一領域２０ａにおけるピークドーパン
ト濃度（該領域は、例えば、エピタキシャル層内に０．
１乃至０．４ミクロン延在する場合がある）は、好適に
は、第二領域におけるものよりも２乃至１００倍より高
いものであり、好適実施例においては、５乃至２０倍よ
り高いものである。この可変ドーパント分布は、トラン
ジスタのエミッタ及びベースコンタクトを形成するポリ
シリコンエッチの後に高エネルギ燐注入を使用すること
によって得られる。従って、コレクタの第一領域は、実
質的に、トランジスタのエミッタに対して自己整合され
る。なぜならば、エミッタコンタクトは、注入の範囲が
エミッタコンタクト下側のベース・コレクタ接合よりも
多少下側であるが、エミッタコンタクトに隣接する埋め
込み層内に十分に入るように該注入をマスクすべく作用
するからである。
６とベース領域１８との間に形成されている。コレクタ
領域２０は、第一領域２０ａと第二領域２０ｂとを有し
ている。第一領域２０ａは、該トランジスタのエミッタ
コンタクト２２と整合されている。該コレクタの第一領
域及び第二領域は、それらのドーピング分布が異なって
いる。特に、第二領域２０ｂと比較した場合、第一領域
２０ａは、一般的に、より高いドーパント濃度を有して
いる。例えば、第一領域２０ａにおけるピークドーパン
ト濃度（該領域は、例えば、エピタキシャル層内に０．
１乃至０．４ミクロン延在する場合がある）は、好適に
は、第二領域におけるものよりも２乃至１００倍より高
いものであり、好適実施例においては、５乃至２０倍よ
り高いものである。この可変ドーパント分布は、トラン
ジスタのエミッタ及びベースコンタクトを形成するポリ
シリコンエッチの後に高エネルギ燐注入を使用すること
によって得られる。従って、コレクタの第一領域は、実
質的に、トランジスタのエミッタに対して自己整合され
る。なぜならば、エミッタコンタクトは、注入の範囲が
エミッタコンタクト下側のベース・コレクタ接合よりも
多少下側であるが、エミッタコンタクトに隣接する埋め
込み層内に十分に入るように該注入をマスクすべく作用
するからである。
【００１４】該ベース領域は、浅く軽度にドープされた
領域１８ａを有しており、それもＮ＋エミッタコンタク
ト２２と実質的に自己整合されている。この軽度にドー
プした領域は、エミッタコンタクトの底部から約１８０
０乃至２２００Å延在しているに過ぎない。該ベースの
軽度にドープした領域に隣接して、中程度にドープした
領域１８ｂ（約１０18／ｃｍ3 のピークドーパント濃度
を有している）が側壁酸化物領域２８の下側を延在して
いる。中程度にドープした領域に隣接して、より高度に
ドープした領域１８ｃが、側壁酸化物下側から延在し、
且つＰ＋多結晶シリコン（ポリシリコン）ベースコンタ
クト２４ａ及び２４ｂと自己整合されている。このより
高度にドープした領域１８ｃは、好適には、約５×１０
18乃至５×１０19の間のピークドーパント濃度へドープ
されており、好適な範囲は８×１０18乃至２×１０19で
ある。領域１８ｂ及び１８ｃは、好適には、エミッタコ
ンタクトの底部から基板内に約０．２０乃至０．２５ミ
クロン延在している。領域１８ｄは、上側に存在するＰ
＋ベースコンタクトから拡散される。領域１８ｂ，１８
ｃ，１８ｄは、一体となって、トランジスタの外因的ベ
ース領域を形成する（それは、しばしば、当業者によっ
てリンクベースと呼ばれる）。
領域１８ａを有しており、それもＮ＋エミッタコンタク
ト２２と実質的に自己整合されている。この軽度にドー
プした領域は、エミッタコンタクトの底部から約１８０
０乃至２２００Å延在しているに過ぎない。該ベースの
軽度にドープした領域に隣接して、中程度にドープした
領域１８ｂ（約１０18／ｃｍ3 のピークドーパント濃度
を有している）が側壁酸化物領域２８の下側を延在して
いる。中程度にドープした領域に隣接して、より高度に
ドープした領域１８ｃが、側壁酸化物下側から延在し、
且つＰ＋多結晶シリコン（ポリシリコン）ベースコンタ
クト２４ａ及び２４ｂと自己整合されている。このより
高度にドープした領域１８ｃは、好適には、約５×１０
18乃至５×１０19の間のピークドーパント濃度へドープ
されており、好適な範囲は８×１０18乃至２×１０19で
ある。領域１８ｂ及び１８ｃは、好適には、エミッタコ
ンタクトの底部から基板内に約０．２０乃至０．２５ミ
クロン延在している。領域１８ｄは、上側に存在するＰ
＋ベースコンタクトから拡散される。領域１８ｂ，１８
ｃ，１８ｄは、一体となって、トランジスタの外因的ベ
ース領域を形成する（それは、しばしば、当業者によっ
てリンクベースと呼ばれる）。
【００１５】例えばチタンシリサイドコンタクトなどの
ような耐火性金属シリサイドコンタクト２６ａ，２６
ｂ，２６ｃ，２６ｄを、それぞれ、ベースコンタクト、
エミッタコンタクト、コレクタコンタクトのために使用
する。ベースコンタクトシリサイド２６ａ／２６ｃは、
ベースコンタクトポリシリコン２４ａ／２４ｂの上部部
分に沿って、その側壁に沿って下側に、且つ単結晶ベー
ス領域１８の上部部分に沿い、エミッタコンタクト上の
側壁酸化物２８へ延在している。エミッタコンタクト上
のシリサイドコンタクト２６ｂは、エミッタコンタクト
２２の上表面に沿って、一方の側壁から反対側の側壁へ
延在している。コレクタコンタクト１６は、その上表面
及び側壁に沿って、シリサイド領域２６ｄで被覆されて
いる。ここに示した如きシリサイドコンタクトは、ベー
ス領域自身に対してのみならず、エミッタ、ベース、コ
レクタコンタクトなどのような多結晶及び単結晶特徴部
に対し著しく減少した抵抗値を与えている。
ような耐火性金属シリサイドコンタクト２６ａ，２６
ｂ，２６ｃ，２６ｄを、それぞれ、ベースコンタクト、
エミッタコンタクト、コレクタコンタクトのために使用
する。ベースコンタクトシリサイド２６ａ／２６ｃは、
ベースコンタクトポリシリコン２４ａ／２４ｂの上部部
分に沿って、その側壁に沿って下側に、且つ単結晶ベー
ス領域１８の上部部分に沿い、エミッタコンタクト上の
側壁酸化物２８へ延在している。エミッタコンタクト上
のシリサイドコンタクト２６ｂは、エミッタコンタクト
２２の上表面に沿って、一方の側壁から反対側の側壁へ
延在している。コレクタコンタクト１６は、その上表面
及び側壁に沿って、シリサイド領域２６ｄで被覆されて
いる。ここに示した如きシリサイドコンタクトは、ベー
ス領域自身に対してのみならず、エミッタ、ベース、コ
レクタコンタクトなどのような多結晶及び単結晶特徴部
に対し著しく減少した抵抗値を与えている。
【００１６】抵抗２７、ベースコンタクト２４ａ、エミ
ッタコンタクト２２、ベースコンタクト２４及びコレク
タコンタクト１６は、全て、単一のポリシリコン層から
形成されている。抵抗２７及びその他の選択した領域
は、シリサイド排除酸化物２９を有しており、且つ該装
置の表面全体にはキャップ酸化物層３０が設けられてい
る。コンタクト金属層３２が、装置の相互接続のため
に、選択した位置において該キャップ酸化物層に沿って
延在している。好適実施例においては、タングステンプ
ラグ３１が、該キャップ酸化物内のコンタクト孔を充填
している。 ＩＩ．装置製造 図２ａ乃至２ｌは、本発明の一実施例に基づくバイポー
ラトランジスタの製造方法における各ステップを示して
いる。図２ａは、この製造の第一中間段階におけるバイ
ポーラトランジスタを示している。図２ａに示した段階
に到達するために、Ｐ型基板上に初期的な熱酸化物層を
形成する。次いで、従来の熱処理技術を使用して、基板
内に１０ミクロン乃至２０ミクロン入った剥離ゾーン
（酸素汚染物などの除去）及び薄いスクリーン酸化物領
域を同時的に形成する。
ッタコンタクト２２、ベースコンタクト２４及びコレク
タコンタクト１６は、全て、単一のポリシリコン層から
形成されている。抵抗２７及びその他の選択した領域
は、シリサイド排除酸化物２９を有しており、且つ該装
置の表面全体にはキャップ酸化物層３０が設けられてい
る。コンタクト金属層３２が、装置の相互接続のため
に、選択した位置において該キャップ酸化物層に沿って
延在している。好適実施例においては、タングステンプ
ラグ３１が、該キャップ酸化物内のコンタクト孔を充填
している。 ＩＩ．装置製造 図２ａ乃至２ｌは、本発明の一実施例に基づくバイポー
ラトランジスタの製造方法における各ステップを示して
いる。図２ａは、この製造の第一中間段階におけるバイ
ポーラトランジスタを示している。図２ａに示した段階
に到達するために、Ｐ型基板上に初期的な熱酸化物層を
形成する。次いで、従来の熱処理技術を使用して、基板
内に１０ミクロン乃至２０ミクロン入った剥離ゾーン
（酸素汚染物などの除去）及び薄いスクリーン酸化物領
域を同時的に形成する。
【００１７】次いで、該基板上にマスクを形成し、トラ
ンジスタの埋め込み層６を画定する。注意すべきことで
あるが、「マスク」という用語は、選択した領域を保護
するために基板上に形成した物質のことを意味すべく使
用されている（尚、基板上にマスクを形成するために使
用されるリソグラフィのレチクルとは異なる）。砒素を
使用するＮ＋注入により、バイポーラトランジスタの埋
め込み層が形成され、次いで埋め込み層マスクを除去す
る。好適実施例においては、該埋め込み層は、約１０19
乃至１０20／ｃｍ3 の間のピークドーパント濃度へドー
プし、尚約５×１０19／ｃｍ3 のドーパント濃度が好適
である。この埋め込み層注入は、約５０乃至１５０Ｋｅ
Ｖの間の注入エネルギを使用し、尚約７５乃至１００Ｋ
ｅＶの間の注入エネルギが好適である。
ンジスタの埋め込み層６を画定する。注意すべきことで
あるが、「マスク」という用語は、選択した領域を保護
するために基板上に形成した物質のことを意味すべく使
用されている（尚、基板上にマスクを形成するために使
用されるリソグラフィのレチクルとは異なる）。砒素を
使用するＮ＋注入により、バイポーラトランジスタの埋
め込み層が形成され、次いで埋め込み層マスクを除去す
る。好適実施例においては、該埋め込み層は、約１０19
乃至１０20／ｃｍ3 の間のピークドーパント濃度へドー
プし、尚約５×１０19／ｃｍ3 のドーパント濃度が好適
である。この埋め込み層注入は、約５０乃至１５０Ｋｅ
Ｖの間の注入エネルギを使用し、尚約７５乃至１００Ｋ
ｅＶの間の注入エネルギが好適である。
【００１８】その後に、該埋め込み層を約８０分間の間
約１１００℃の温度でアニールし、且つ該装置の表面上
に別の酸化物層を形成する。次いで、該装置のチャンネ
ルストップを画定するために、該装置の上にマスクを形
成し、且つ注入を実施して、Ｐ＋チャンネルストップ１
２ａ及び１２ｂを形成する。尚、この場合に、好適に
は、ボロンを使用する。好適実施例においては、Ｐ＋チ
ャンネルストップは、約１０16乃至１０19／ｃｍ3 の間
のピークドーパント濃度を有しており、且つ約１０17／
ｃｍ3 のドーパント濃度が好適である。チャンネルスト
ップを形成するために使用されるＰ＋注入は、約１００
乃至２００ＫｅＶの間の注入エネルギを使用し、且つ約
１２５乃至１７５ＫｅＶの間の注入エネルギが好適であ
る。次いで、該基板上のマスク及び酸化物層を除去す
る。約１０15乃至１０16／ｃｍ3 であって、好適には約
５×１０15／ｃｍ3 のドーパント濃度を持ったＮ型エピ
タキシャルシリコン層２５を本装置の上に成長させ、且
つその上に酸化物層を形成し、Ｎ＋及びＰ＋ドーパント
を下側に存在する基板からエピタキシャル層内へ上方向
に拡散させる。好適実施例においては、該エピタキシャ
ルシリコン層は、約０．８乃至１．５ミクロンの間の厚
さを有しており、約１．０乃至１．２ミクロンの間の厚
さが好適である。次いで、従来のプロセスを使用してフ
ィールド酸化領域１０ａ，１０ｂ，１０ｃを形成する。
約１１００℃の温度でアニールし、且つ該装置の表面上
に別の酸化物層を形成する。次いで、該装置のチャンネ
ルストップを画定するために、該装置の上にマスクを形
成し、且つ注入を実施して、Ｐ＋チャンネルストップ１
２ａ及び１２ｂを形成する。尚、この場合に、好適に
は、ボロンを使用する。好適実施例においては、Ｐ＋チ
ャンネルストップは、約１０16乃至１０19／ｃｍ3 の間
のピークドーパント濃度を有しており、且つ約１０17／
ｃｍ3 のドーパント濃度が好適である。チャンネルスト
ップを形成するために使用されるＰ＋注入は、約１００
乃至２００ＫｅＶの間の注入エネルギを使用し、且つ約
１２５乃至１７５ＫｅＶの間の注入エネルギが好適であ
る。次いで、該基板上のマスク及び酸化物層を除去す
る。約１０15乃至１０16／ｃｍ3 であって、好適には約
５×１０15／ｃｍ3 のドーパント濃度を持ったＮ型エピ
タキシャルシリコン層２５を本装置の上に成長させ、且
つその上に酸化物層を形成し、Ｎ＋及びＰ＋ドーパント
を下側に存在する基板からエピタキシャル層内へ上方向
に拡散させる。好適実施例においては、該エピタキシャ
ルシリコン層は、約０．８乃至１．５ミクロンの間の厚
さを有しており、約１．０乃至１．２ミクロンの間の厚
さが好適である。次いで、従来のプロセスを使用してフ
ィールド酸化領域１０ａ，１０ｂ，１０ｃを形成する。
【００１９】図２ｂに示した如く、次いで、バイポーラ
トランジスタのベース領域及びコレクタ領域上にスクリ
ーン酸化物５２を形成する。次いで、本装置を、ホトレ
ジストでマスクして、本装置のシンク領域１４のみを露
出させ、且つＮ＋注入を燐を使用して実施し、該シンク
領域を、約１００乃至２００ＫｅＶの間の注入エネルギ
を使用して、約１×１０19乃至１×１０21／ｃｍ3 の間
のピークドーパント濃度へドープする。次いで、このシ
ンクマスクを除去する。次いで、図２ｃに示した如く、
本装置の表面上に、真性ポリシリコン層５４及び酸化物
層５６を形成する。該ポリシリコンは、好適には、約
０．１乃至０．５ミクロンの厚さを有している。一つの
好適実施例においては、該ポリシリコンの高さは約０．
３ミクロンである。好適実施例においては、該ポリシリ
コンと、窒化物と、オーバーエッチとの結合高さは約
０．５５ミクロンである。好適にはボロンを使用して、
本装置の表面全体に亘ってマスクなしでＰ注入を行な
う。このＰ型物質を、酸素雰囲気中でアニールし、その
上に酸化物を形成すると共にＰ型物質を該ポリシリコン
から単結晶ベース領域内に拡散させて、ベース領域１８
内のピークドーパント濃度を約１×１０17乃至２×１０
18／ｃｍ3 の間の値とさせ、尚、この場合ピークドーパ
ント濃度は約１×１０18／ｃｍ3 が好適である。該ベー
ス注入は、約２０乃至６０ＫｅＶの間の注入エネルギを
使用し、尚約３０乃至５０ＫｅＶの間のエネルギが好適
である。好適実施例においては、この拡散ステップによ
り、バイポーラエミッタコンタクト下側のベース厚さが
約０．１５乃至０．２５ミクロンの間の値となり、好適
には約０．２０ミクロンの厚さとなる。この注入は、更
に、例えば抵抗として作用するポリシリコンの軽度にド
ープした領域を形成するために使用される。
トランジスタのベース領域及びコレクタ領域上にスクリ
ーン酸化物５２を形成する。次いで、本装置を、ホトレ
ジストでマスクして、本装置のシンク領域１４のみを露
出させ、且つＮ＋注入を燐を使用して実施し、該シンク
領域を、約１００乃至２００ＫｅＶの間の注入エネルギ
を使用して、約１×１０19乃至１×１０21／ｃｍ3 の間
のピークドーパント濃度へドープする。次いで、このシ
ンクマスクを除去する。次いで、図２ｃに示した如く、
本装置の表面上に、真性ポリシリコン層５４及び酸化物
層５６を形成する。該ポリシリコンは、好適には、約
０．１乃至０．５ミクロンの厚さを有している。一つの
好適実施例においては、該ポリシリコンの高さは約０．
３ミクロンである。好適実施例においては、該ポリシリ
コンと、窒化物と、オーバーエッチとの結合高さは約
０．５５ミクロンである。好適にはボロンを使用して、
本装置の表面全体に亘ってマスクなしでＰ注入を行な
う。このＰ型物質を、酸素雰囲気中でアニールし、その
上に酸化物を形成すると共にＰ型物質を該ポリシリコン
から単結晶ベース領域内に拡散させて、ベース領域１８
内のピークドーパント濃度を約１×１０17乃至２×１０
18／ｃｍ3 の間の値とさせ、尚、この場合ピークドーパ
ント濃度は約１×１０18／ｃｍ3 が好適である。該ベー
ス注入は、約２０乃至６０ＫｅＶの間の注入エネルギを
使用し、尚約３０乃至５０ＫｅＶの間のエネルギが好適
である。好適実施例においては、この拡散ステップによ
り、バイポーラエミッタコンタクト下側のベース厚さが
約０．１５乃至０．２５ミクロンの間の値となり、好適
には約０．２０ミクロンの厚さとなる。この注入は、更
に、例えば抵抗として作用するポリシリコンの軽度にド
ープした領域を形成するために使用される。
【００２０】次いで、ベースコンタクト領域２４ａ及び
２４ｂ及び該抵抗のコンタクト部分を画定するために本
装置上にマスクを形成する。ボロンを使用してＰ＋注入
を実施し、これらの領域を約１×１０20／ｃｍ3 のピー
クドーパント濃度へドープする。該Ｐ＋マスクを除去
し、且つＮ＋マスク及び注入を使用して、エミッタコン
タクト領域２２及びコレクタコンタクト領域１６を同様
のドーパント濃度へドープさせる。これらのＮ＋及びＰ
＋注入は、好適には、約４０乃至１００ＫｅＶの間の注
入エネルギを使用する。
２４ｂ及び該抵抗のコンタクト部分を画定するために本
装置上にマスクを形成する。ボロンを使用してＰ＋注入
を実施し、これらの領域を約１×１０20／ｃｍ3 のピー
クドーパント濃度へドープする。該Ｐ＋マスクを除去
し、且つＮ＋マスク及び注入を使用して、エミッタコン
タクト領域２２及びコレクタコンタクト領域１６を同様
のドーパント濃度へドープさせる。これらのＮ＋及びＰ
＋注入は、好適には、約４０乃至１００ＫｅＶの間の注
入エネルギを使用する。
【００２１】爾後の熱サイクルにより、エミッタコンタ
クトからその下側に存在する単結晶シリコン内へ物質が
拡散されて本装置のエミッタが形成される。理解すべき
ことであるが、ポリシリコン領域２２は、ここにおいて
は、エミッタコンタクトとして言及され且つその下側に
存在する拡散領域が、ここでは、エミッタとして言及さ
れるが、当業者によっては、これらのコンタクト及びエ
ミッタを一体として「エミッタ」と呼ぶ場合がある。こ
れらの用語上の差異に基づく違いはない。
クトからその下側に存在する単結晶シリコン内へ物質が
拡散されて本装置のエミッタが形成される。理解すべき
ことであるが、ポリシリコン領域２２は、ここにおいて
は、エミッタコンタクトとして言及され且つその下側に
存在する拡散領域が、ここでは、エミッタとして言及さ
れるが、当業者によっては、これらのコンタクト及びエ
ミッタを一体として「エミッタ」と呼ぶ場合がある。こ
れらの用語上の差異に基づく違いはない。
【００２２】次いで、Ｎ＋マスクを除去し、且つ窒化物
層５７を、図２ｄに示した如く、本構成体の表面上に付
着形成させる。次いで、本装置をマスクして、Ｐ＋抵抗
／ベースコンタクト２４ａ、ベースコンタクト２４ｂ、
エミッタコンタクト２２、コレクタコンタクト１６を保
護する。露出されたポリシリコンをエッチして、図２ｅ
に示したポリシリコン構成体を与え、尚図２ｅにおいて
は、本トランジスタのベース／コレクタ領域が詳細に示
されている。このポリシリコンオーバーエッチは、エミ
ッタ・ベース容量を減少させるために、エミッタ拡散深
さよりも多少大きいように制御される。好適実施例にお
いては、該エミッタは、究極的に、エピタキシャル層内
に約１０００Å拡散され、一方、該シリコンはエピタキ
シャル層の表面から約１２００Å乃至１５００Åオーバ
ーエッチされる。次いで、該レジストを除去する。本発
明はエミッタ、ベース、コレクタコンタクト上に垂直側
壁を有する状態で図面内に示されているが、この様な特
徴部の側壁は正確に垂直であることは必要ではなく且つ
しばしばそうでないことが多い。
層５７を、図２ｄに示した如く、本構成体の表面上に付
着形成させる。次いで、本装置をマスクして、Ｐ＋抵抗
／ベースコンタクト２４ａ、ベースコンタクト２４ｂ、
エミッタコンタクト２２、コレクタコンタクト１６を保
護する。露出されたポリシリコンをエッチして、図２ｅ
に示したポリシリコン構成体を与え、尚図２ｅにおいて
は、本トランジスタのベース／コレクタ領域が詳細に示
されている。このポリシリコンオーバーエッチは、エミ
ッタ・ベース容量を減少させるために、エミッタ拡散深
さよりも多少大きいように制御される。好適実施例にお
いては、該エミッタは、究極的に、エピタキシャル層内
に約１０００Å拡散され、一方、該シリコンはエピタキ
シャル層の表面から約１２００Å乃至１５００Åオーバ
ーエッチされる。次いで、該レジストを除去する。本発
明はエミッタ、ベース、コレクタコンタクト上に垂直側
壁を有する状態で図面内に示されているが、この様な特
徴部の側壁は正確に垂直であることは必要ではなく且つ
しばしばそうでないことが多い。
【００２３】その後に、図２ｅに示した如く、好適には
燐からなるＮ型ドーパントで高エネルギ注入を行なう。
好適実施例によれば、この高エネルギ注入は、好適に
は、ポリシリコン／窒化物／オーバーエッチ深さが０．
５５ミクロンであり、約６５０乃至７５０ＫｅＶの注入
エネルギを使用する。しかしながら、３００ＫｅＶ乃至
１ＭｅＶの間の注入エネルギも、図２ｅにおいて「Ｈ」
によって示した厚さに依存して、幾つかの実施例に従っ
ては、有利な結果を与える場合がある。該注入のドーズ
は、最も好適には、約１×１０12乃至５×１０12／ｃｍ
3 であるが、ある場合には、約１×１０12乃至２×１０
13／ｃｍ3 の範囲内のドーズも有効に使用することが可
能な場合がある。
燐からなるＮ型ドーパントで高エネルギ注入を行なう。
好適実施例によれば、この高エネルギ注入は、好適に
は、ポリシリコン／窒化物／オーバーエッチ深さが０．
５５ミクロンであり、約６５０乃至７５０ＫｅＶの注入
エネルギを使用する。しかしながら、３００ＫｅＶ乃至
１ＭｅＶの間の注入エネルギも、図２ｅにおいて「Ｈ」
によって示した厚さに依存して、幾つかの実施例に従っ
ては、有利な結果を与える場合がある。該注入のドーズ
は、最も好適には、約１×１０12乃至５×１０12／ｃｍ
3 であるが、ある場合には、約１×１０12乃至２×１０
13／ｃｍ3 の範囲内のドーズも有効に使用することが可
能な場合がある。
【００２４】好適には、コレクタ注入の範囲が、ポリシ
リコン層と真性ベースとの結合厚さよりも一層深いが、
好適には、なおかつピークドーパント濃度がエミッタコ
ンタクトスタック下側のエピタキシャルシリコン層内に
位置するように注入エネルギが選択される。該ドーパン
トの範囲はポリシリコン層の厚さとベース領域の厚さと
の和よりも深いので、該注入は、ピークドーパント濃度
を、エミッタコンタクトに隣接する埋め込み層内に十分
入った位置に位置させる。従って、該注入からのピーク
ドーパント濃度は、通常、第一領域においては「Ａ」に
よって示した領域内にあり、且つエミッタコンタクトに
隣接する領域内においては「Ｂ」によって示した領域内
にある。該範囲は、通常、０．１ミクロンよりも大き
く、好適には、約０．３ミクロンよりも大きく、最も好
適には、約０．５ミクロンよりも大きく、更に最も好適
には約０．７ミクロンである。従って、この注入に対し
てマスクを設けることは必要ではない。なぜならば、ポ
リシリコン抵抗、拡散抵抗などに対し与える影響は無視
可能なものだからである。勿論、付加的なマスクを設け
ることにより幾つかの利点が得られ、且つ好適実施例に
おいては、コレクタ注入はマスクされる。マスクされた
注入は、Ｐ＋ポリシリコンベースコンタクト下側の容量
を減少すべく作用し、同一のダイ内の高及び低電流装置
を与え、且つこれらの領域をマスクすることにより同一
のダイ上にＭＯＳ装置を組込むことを可能とする。
リコン層と真性ベースとの結合厚さよりも一層深いが、
好適には、なおかつピークドーパント濃度がエミッタコ
ンタクトスタック下側のエピタキシャルシリコン層内に
位置するように注入エネルギが選択される。該ドーパン
トの範囲はポリシリコン層の厚さとベース領域の厚さと
の和よりも深いので、該注入は、ピークドーパント濃度
を、エミッタコンタクトに隣接する埋め込み層内に十分
入った位置に位置させる。従って、該注入からのピーク
ドーパント濃度は、通常、第一領域においては「Ａ」に
よって示した領域内にあり、且つエミッタコンタクトに
隣接する領域内においては「Ｂ」によって示した領域内
にある。該範囲は、通常、０．１ミクロンよりも大き
く、好適には、約０．３ミクロンよりも大きく、最も好
適には、約０．５ミクロンよりも大きく、更に最も好適
には約０．７ミクロンである。従って、この注入に対し
てマスクを設けることは必要ではない。なぜならば、ポ
リシリコン抵抗、拡散抵抗などに対し与える影響は無視
可能なものだからである。勿論、付加的なマスクを設け
ることにより幾つかの利点が得られ、且つ好適実施例に
おいては、コレクタ注入はマスクされる。マスクされた
注入は、Ｐ＋ポリシリコンベースコンタクト下側の容量
を減少すべく作用し、同一のダイ内の高及び低電流装置
を与え、且つこれらの領域をマスクすることにより同一
のダイ上にＭＯＳ装置を組込むことを可能とする。
【００２５】本明細書において使用される如く、「範
囲」という用語は、最大注入ドーパント密度が発生する
注入した物質内への深さのことを意味している。このド
ーパントの範囲は、例えば、注入エネルギに基づいて、
当業者が容易に決定することが可能である。例えば、種
々の注入エネルギ及び種々のドーパントに対するドーパ
ントの範囲は、Ｇｈａｎｄｉ著「ＶＬＳＩ製造原理（Ｖ
ＬＳＩ Ｆａｂｒｉｃａｔｉｏｎ Ｐｒｉｎｃｉｐｌｅ
ｓ）」、第６章（１９８３）の文献から決定することが
可能である。例えば、この文献のＦｉｇ．６．１０を参
照するとよい。更に、Ｇｉｂｂｏｎｓ ｅｔ ａｌ．著
「投影範囲統計（Ｐｒｏｊｅｃｔｅｄ Ｒａｎｇｅ Ｓ
ｔａｔｉｓｔｉｃｓ）」ダウデン（１９７５）の文献も
参照するとよい。
囲」という用語は、最大注入ドーパント密度が発生する
注入した物質内への深さのことを意味している。このド
ーパントの範囲は、例えば、注入エネルギに基づいて、
当業者が容易に決定することが可能である。例えば、種
々の注入エネルギ及び種々のドーパントに対するドーパ
ントの範囲は、Ｇｈａｎｄｉ著「ＶＬＳＩ製造原理（Ｖ
ＬＳＩ Ｆａｂｒｉｃａｔｉｏｎ Ｐｒｉｎｃｉｐｌｅ
ｓ）」、第６章（１９８３）の文献から決定することが
可能である。例えば、この文献のＦｉｇ．６．１０を参
照するとよい。更に、Ｇｉｂｂｏｎｓ ｅｔ ａｌ．著
「投影範囲統計（Ｐｒｏｊｅｃｔｅｄ Ｒａｎｇｅ Ｓ
ｔａｔｉｓｔｉｃｓ）」ダウデン（１９７５）の文献も
参照するとよい。
【００２６】低ドーズ注入を与えることにより、本装置
に対する損傷は低く、且つ爾後の熱サイクルは注入損傷
をアニールするのに十分である。この注入は、ベース拡
散の尾部を補償し、且つピンチ型ベース抵抗値を上昇さ
せる。この効果は、より高いコレクタドーピングと結合
されて、ピークのＦt を改善し、且つエミッタ電流密度
の有用な範囲を拡張する。
に対する損傷は低く、且つ爾後の熱サイクルは注入損傷
をアニールするのに十分である。この注入は、ベース拡
散の尾部を補償し、且つピンチ型ベース抵抗値を上昇さ
せる。この効果は、より高いコレクタドーピングと結合
されて、ピークのＦt を改善し、且つエミッタ電流密度
の有用な範囲を拡張する。
【００２７】図２ｅに示した如く、該注入は、コレクタ
内に第一領域２０ａ及び第二領域２０ｂを与え、その各
々は個別的なドーピング分布を有している。第一領域と
第二領域との間の境界は、実質的に、ポリシリコンエミ
ッタ及びベースコンタクトに対して実質的に整合されて
いる。そのドーパント濃度は、コレクタ領域２０ｂ内に
おけるよりもコレクタ領域２０ａ内におけるほうが一層
高い。
内に第一領域２０ａ及び第二領域２０ｂを与え、その各
々は個別的なドーピング分布を有している。第一領域と
第二領域との間の境界は、実質的に、ポリシリコンエミ
ッタ及びベースコンタクトに対して実質的に整合されて
いる。そのドーパント濃度は、コレクタ領域２０ｂ内に
おけるよりもコレクタ領域２０ａ内におけるほうが一層
高い。
【００２８】勿論、本発明の技術的範囲を逸脱すること
なしに、本発明に従ってその他のコンタクト方法を使用
することも可能であることを理解すべきである。例え
ば、外因的ベース容量を更に減少させるために、耐火性
金属局所的相互接続又は金属コンタクトを使用すること
が可能である。
なしに、本発明に従ってその他のコンタクト方法を使用
することも可能であることを理解すべきである。例え
ば、外因的ベース容量を更に減少させるために、耐火性
金属局所的相互接続又は金属コンタクトを使用すること
が可能である。
【００２９】図２ｆに示した如く、次いで、露出された
シリコン区域を酸化させて、約１５０Åの厚さを持った
酸化物層５９を形成する。この熱サイクルは、更に、Ｎ
＋／Ｐ＋ドーパントを、ポリシリコンエミッタ／ベース
コンタクトから拡散させて、エミッタ領域２３を形成す
ると共にコレクタ注入損傷をアニールすべく作用する。
次いで、ＢＦ2 を使用してＰ型注入を実施し、エミッタ
コンタクトに対して自己整合されており且つエミッタコ
ンタクトからベースコンタクトへ延在する中程度にドー
プされたリンクベース領域を形成する。該ポリシリコン
上の窒化物もこの注入をマスクすべく作用し、その際に
該リンクベース領域をコレクタ領域２０ｂのみならずエ
ミッタコンタクトと自己整合させる。露出されたベース
領域のドーピングレベルは、ベース抵抗を最小とするた
めに調節されており、且つエミッタ・ベースブレークダ
ウン特性を改善すべく調節されている。好適実施例にお
いては、エミッタ及びベースコンタクトの間の領域は、
約１×１０17乃至１×１０19／ｃｍ3 の間の平均ドーパ
ント濃度へドープされており、尚約１×１０18／ｃｍ3
のドーパント濃度が好適である。このベース注入は、約
３０乃至５０ＫｅＶの間の注入エネルギを使用し、尚約
４０ＫｅＶの注入エネルギが好適である。エミッタ下側
のベース領域１８ａは非常に浅いままであり（好適実施
例においては、約０．１５乃至０．２５ミクロンの程
度）、一方リンクベース１８ｃは一層厚い（好適実施例
においては０．２５乃至０．３０ミクロンの程度）。
シリコン区域を酸化させて、約１５０Åの厚さを持った
酸化物層５９を形成する。この熱サイクルは、更に、Ｎ
＋／Ｐ＋ドーパントを、ポリシリコンエミッタ／ベース
コンタクトから拡散させて、エミッタ領域２３を形成す
ると共にコレクタ注入損傷をアニールすべく作用する。
次いで、ＢＦ2 を使用してＰ型注入を実施し、エミッタ
コンタクトに対して自己整合されており且つエミッタコ
ンタクトからベースコンタクトへ延在する中程度にドー
プされたリンクベース領域を形成する。該ポリシリコン
上の窒化物もこの注入をマスクすべく作用し、その際に
該リンクベース領域をコレクタ領域２０ｂのみならずエ
ミッタコンタクトと自己整合させる。露出されたベース
領域のドーピングレベルは、ベース抵抗を最小とするた
めに調節されており、且つエミッタ・ベースブレークダ
ウン特性を改善すべく調節されている。好適実施例にお
いては、エミッタ及びベースコンタクトの間の領域は、
約１×１０17乃至１×１０19／ｃｍ3 の間の平均ドーパ
ント濃度へドープされており、尚約１×１０18／ｃｍ3
のドーパント濃度が好適である。このベース注入は、約
３０乃至５０ＫｅＶの間の注入エネルギを使用し、尚約
４０ＫｅＶの注入エネルギが好適である。エミッタ下側
のベース領域１８ａは非常に浅いままであり（好適実施
例においては、約０．１５乃至０．２５ミクロンの程
度）、一方リンクベース１８ｃは一層厚い（好適実施例
においては０．２５乃至０．３０ミクロンの程度）。
【００３０】図２ｇを参照すると、外因的ベースキャッ
プ酸化を実施して注入損傷をアニールする。次いで、該
ポリシリコン上の窒化物を選択的エッチングによって除
去する。約０．４ミクロンの厚さを持った酸化物層６０
を本装置の表面上に付着形成し、且つマスク６１を形成
して、究極的にシリサイド相互接続を形成することを所
望しない箇所（例えば、該抵抗の中央部分の上側）にお
ける酸化物の区域を保護し、且つ当業者に公知の手段を
使用してスペーサエッチを実施して、ベースコンタク
ト、エミッタ、コレクタコンタクト上に酸化物側壁を残
存させる。次いで、マスク６１を除去する。該酸化物も
マスクして、ポリシリコンによって被覆されていない
（活性トランジスタ区域を除いて）ウエハ（不図示）の
領域上に酸化物を残存させる。このことは、金属層と基
板との間の究極的な酸化物の厚さを増加させ、装置の容
量を減少させ、且つ爾後のレベルの酸化物／相互接続の
形成に対しほぼ平坦な表面を与える。
プ酸化を実施して注入損傷をアニールする。次いで、該
ポリシリコン上の窒化物を選択的エッチングによって除
去する。約０．４ミクロンの厚さを持った酸化物層６０
を本装置の表面上に付着形成し、且つマスク６１を形成
して、究極的にシリサイド相互接続を形成することを所
望しない箇所（例えば、該抵抗の中央部分の上側）にお
ける酸化物の区域を保護し、且つ当業者に公知の手段を
使用してスペーサエッチを実施して、ベースコンタク
ト、エミッタ、コレクタコンタクト上に酸化物側壁を残
存させる。次いで、マスク６１を除去する。該酸化物も
マスクして、ポリシリコンによって被覆されていない
（活性トランジスタ区域を除いて）ウエハ（不図示）の
領域上に酸化物を残存させる。このことは、金属層と基
板との間の究極的な酸化物の厚さを増加させ、装置の容
量を減少させ、且つ爾後のレベルの酸化物／相互接続の
形成に対しほぼ平坦な表面を与える。
【００３１】図２ｈにおいて、本装置の上にレジストマ
スク６２を形成し、それは、平行などの上の酸化物シリ
サイド排除領域を保護すると共に、バイポーラトランジ
スタのエミッタ領域の側壁上の酸化物を保護する。次い
で、スペーサ除去エッチを行なって、ベースコンタクト
２４及びコレクタコンタクト１６の側壁から酸化物を除
去し、エミッタコンタクト２２上の酸化物側壁を残存さ
せるが、ベースコンタクト及びコレクタコンタクトの側
壁上には残存させない。
スク６２を形成し、それは、平行などの上の酸化物シリ
サイド排除領域を保護すると共に、バイポーラトランジ
スタのエミッタ領域の側壁上の酸化物を保護する。次い
で、スペーサ除去エッチを行なって、ベースコンタクト
２４及びコレクタコンタクト１６の側壁から酸化物を除
去し、エミッタコンタクト２２上の酸化物側壁を残存さ
せるが、ベースコンタクト及びコレクタコンタクトの側
壁上には残存させない。
【００３２】次いで、図２ｈに示したマスクを除去し、
且つ付加的な一様なＰ＋注入を図２ｉに示した如くに実
施する。この注入は、シリサイド排除酸化物によって抵
抗からマスクされており、且つ抵抗端部及び外因的ベー
ス領域におけるドーパント濃度を増加させるべく作用
し、その際に究極的なシリサイド対シリコン／ポリシリ
コンコンタクト抵抗を減少させる。該注入は、約４０Ｋ
ｅＶにおいてＢＦ2 を使用し、且つ約１×１０19乃至１
×１０20／ｃｍ3 の露出表面ドーパント濃度が得られ且
つ約０．２５乃至０．３０ミクロンの接合深さが得られ
る。次いで、最終的なアニールを約１０５０℃において
約２０秒間の間行なう。迅速熱アニールを使用すること
により、ドーパントの活性化が改善され、且つエミッタ
下側の外因的ベースのエンクローチメント（侵入）を最
小とする。
且つ付加的な一様なＰ＋注入を図２ｉに示した如くに実
施する。この注入は、シリサイド排除酸化物によって抵
抗からマスクされており、且つ抵抗端部及び外因的ベー
ス領域におけるドーパント濃度を増加させるべく作用
し、その際に究極的なシリサイド対シリコン／ポリシリ
コンコンタクト抵抗を減少させる。該注入は、約４０Ｋ
ｅＶにおいてＢＦ2 を使用し、且つ約１×１０19乃至１
×１０20／ｃｍ3 の露出表面ドーパント濃度が得られ且
つ約０．２５乃至０．３０ミクロンの接合深さが得られ
る。次いで、最終的なアニールを約１０５０℃において
約２０秒間の間行なう。迅速熱アニールを使用すること
により、ドーパントの活性化が改善され、且つエミッタ
下側の外因的ベースのエンクローチメント（侵入）を最
小とする。
【００３３】図２ｊにおいて、シリサイドプレクリーン
ステップを実施して、シリサイド化されるべき領域から
残留酸化物を除去する。その後に、例えばチタンなどの
ような耐火性金属の層６４を本装置の表面上に付着形成
する。図２ｋに示した如く、次いで、第一シリサイド反
応ステップを実施し、露出されたシリコン／ポリシリコ
ン上にＴｉＳｉを形成する。次いで、過剰なチタンを本
装置から剥離し、且つより高い温度で（例えば、８００
℃）第二のシリサイド反応ステップを実施し、それによ
り、シリサイドのシート抵抗を減少させる。これによ
り、ベースコンタクト２４の上部部分及び側壁上にシリ
サイドストラップ２６ａ及び２６ｃが形成され、それ
は、更に、外因的単結晶ベース領域の表面に沿ってエミ
ッタの側壁酸化物に到達するまで延在している。シリサ
イド２６ｂは、エミッタコンタクト２２の上表面上に残
存され、一方の側壁から反対側の側壁へ延在している。
同様に、シリサイドストラップ２６ｄが、コレクタコン
タクトの側壁及び上表面上に形成されている。
ステップを実施して、シリサイド化されるべき領域から
残留酸化物を除去する。その後に、例えばチタンなどの
ような耐火性金属の層６４を本装置の表面上に付着形成
する。図２ｋに示した如く、次いで、第一シリサイド反
応ステップを実施し、露出されたシリコン／ポリシリコ
ン上にＴｉＳｉを形成する。次いで、過剰なチタンを本
装置から剥離し、且つより高い温度で（例えば、８００
℃）第二のシリサイド反応ステップを実施し、それによ
り、シリサイドのシート抵抗を減少させる。これによ
り、ベースコンタクト２４の上部部分及び側壁上にシリ
サイドストラップ２６ａ及び２６ｃが形成され、それ
は、更に、外因的単結晶ベース領域の表面に沿ってエミ
ッタの側壁酸化物に到達するまで延在している。シリサ
イド２６ｂは、エミッタコンタクト２２の上表面上に残
存され、一方の側壁から反対側の側壁へ延在している。
同様に、シリサイドストラップ２６ｄが、コレクタコン
タクトの側壁及び上表面上に形成されている。
【００３４】図２ｌはコンタクト酸化物層３０の形成状
態を示している。該酸化物層は、ＣＶＤ酸化物付着及
び、例えば、米国特許第４，８０６，５０４号に記載さ
れる如く公知の技術を使用してＳＯＧ（スピン・オン・
ガラス）スピンコートによって形成する。その後に、平
坦化用のエッチバックを行なって、本装置の表面を平坦
化させる。次いで、ＣＶＤキャップ酸化物を形成し、且
つコンタクトマスクを形成して、本装置のコンタクト領
域を画定する。次いで、コンタクトメタリゼーション
を、当業者に公知の技術を使用してコンタクト酸化物層
上に形成し、図１に示した装置が得られる。 ＩＩＩ．装置性能 本発明の一実施例に基づく装置に対する装置性能は、コ
レクタ注入のない装置の特性と比較した。図３及び４
は、エミッタスタックの高さが０．５５ミクロンであり
（オーバーエッチ、ポリシリコン、及び窒化物層の結合
高さ）７００ＫｅＶコレクタ注入及び５×１０12のドー
ズを使用して製造したトランジスタの、真性トランジス
タドーピング分布及び外因的ベース分布をそれぞれ示し
ている。これは、注入のピークを、真性ベース・コレク
タ接合（即ち、埋め込み層内）のちょうど下側に位置さ
せている。全ての結果は、高集積度のＥＣＬ論理アレイ
用に設計された０．８ミクロン単一ポリシリコンバイポ
ーラ装置に対するものである。コレクタ注入が、ベース
拡散の尾部を補償し（図４における約０．１ミクロンに
おいてのベースの部分）且つピンチ型ベース抵抗値を使
用したドーズ及びエネルギで約２ＫΩ／□から１０ＫΩ
／□だけ上昇させる。
態を示している。該酸化物層は、ＣＶＤ酸化物付着及
び、例えば、米国特許第４，８０６，５０４号に記載さ
れる如く公知の技術を使用してＳＯＧ（スピン・オン・
ガラス）スピンコートによって形成する。その後に、平
坦化用のエッチバックを行なって、本装置の表面を平坦
化させる。次いで、ＣＶＤキャップ酸化物を形成し、且
つコンタクトマスクを形成して、本装置のコンタクト領
域を画定する。次いで、コンタクトメタリゼーション
を、当業者に公知の技術を使用してコンタクト酸化物層
上に形成し、図１に示した装置が得られる。 ＩＩＩ．装置性能 本発明の一実施例に基づく装置に対する装置性能は、コ
レクタ注入のない装置の特性と比較した。図３及び４
は、エミッタスタックの高さが０．５５ミクロンであり
（オーバーエッチ、ポリシリコン、及び窒化物層の結合
高さ）７００ＫｅＶコレクタ注入及び５×１０12のドー
ズを使用して製造したトランジスタの、真性トランジス
タドーピング分布及び外因的ベース分布をそれぞれ示し
ている。これは、注入のピークを、真性ベース・コレク
タ接合（即ち、埋め込み層内）のちょうど下側に位置さ
せている。全ての結果は、高集積度のＥＣＬ論理アレイ
用に設計された０．８ミクロン単一ポリシリコンバイポ
ーラ装置に対するものである。コレクタ注入が、ベース
拡散の尾部を補償し（図４における約０．１ミクロンに
おいてのベースの部分）且つピンチ型ベース抵抗値を使
用したドーズ及びエネルギで約２ＫΩ／□から１０ＫΩ
／□だけ上昇させる。
【００３５】図５は、エミッタ電圧に対するＩc 及びＩ
b のプロットを示している。これらのデータは理想的な
曲線に非常に類似しており、コレクタ注入がベース及び
コレクタ内にほとんど損傷を誘発することがないことを
証明している。図６は、注入を行なった及び注入を行な
わなかった両方のトランジスタに対してのバイアスの関
数としての外因的ベース対コレクタ容量の比を示してい
る。１及び２Ｖの逆バイアスにおいて、単位面積当りの
容量は、著しく増加されている。後により詳細に説明す
る如く、この効果は、より低いドーパント濃度（１０16
以下、好適には１０14乃至１０15の程度であり、且つ一
実施例においては、約２×１０15／ｃｍ3 ）を有するエ
ピタキシャル層を使用することにより緩和され、従って
外因的ベース区域下側のコレクタ濃度を減少させること
が可能であり（好適には、５×１０15以下）且つ従って
容量が実質的に減少される。
b のプロットを示している。これらのデータは理想的な
曲線に非常に類似しており、コレクタ注入がベース及び
コレクタ内にほとんど損傷を誘発することがないことを
証明している。図６は、注入を行なった及び注入を行な
わなかった両方のトランジスタに対してのバイアスの関
数としての外因的ベース対コレクタ容量の比を示してい
る。１及び２Ｖの逆バイアスにおいて、単位面積当りの
容量は、著しく増加されている。後により詳細に説明す
る如く、この効果は、より低いドーパント濃度（１０16
以下、好適には１０14乃至１０15の程度であり、且つ一
実施例においては、約２×１０15／ｃｍ3 ）を有するエ
ピタキシャル層を使用することにより緩和され、従って
外因的ベース区域下側のコレクタ濃度を減少させること
が可能であり（好適には、５×１０15以下）且つ従って
容量が実質的に減少される。
【００３６】図７は、種々の値のＶceに対するコレクタ
注入を有するトランジスタをコレクタ注入を有すること
のないものと比較した、Ｆt とエミッタ電流密度との関
係を示したプロットである。ベース拡散の尾部の補償及
びピンチ型ベース抵抗値における増加は、一層高いコレ
クタドーピングと結合されて、実質的に改善されたＦt
を与えており且つ高電流のロールオフを与えている。例
えば、Ｖce＝３Ｖにおいて、ピークＦt は１２ＧＨｚか
ら２０ＧＨｚを超えて増加されており、且つＦt の１０
％の劣化に対する電流密度も著しく増加されており、そ
の際に性能が実質的に改善されていることを証明してい
る。以下の表Ｉは、コレクタ注入エネルギ及びドーズに
対する本装置の種々のＤＣパラメータを示している。
注入を有するトランジスタをコレクタ注入を有すること
のないものと比較した、Ｆt とエミッタ電流密度との関
係を示したプロットである。ベース拡散の尾部の補償及
びピンチ型ベース抵抗値における増加は、一層高いコレ
クタドーピングと結合されて、実質的に改善されたＦt
を与えており且つ高電流のロールオフを与えている。例
えば、Ｖce＝３Ｖにおいて、ピークＦt は１２ＧＨｚか
ら２０ＧＨｚを超えて増加されており、且つＦt の１０
％の劣化に対する電流密度も著しく増加されており、そ
の際に性能が実質的に改善されていることを証明してい
る。以下の表Ｉは、コレクタ注入エネルギ及びドーズに
対する本装置の種々のＤＣパラメータを示している。
【００３７】 表Ｉ ＤＣパラメータ対コレクタドーズ Ｖcbo Ｖceo Ｖebo ドーズ エネルギ ベータ (volts) (volts) (volts) Ｎｏｎｅ ９０ ２２．０ １０．９ ６．２ ４Ｅ１２ ６００ｋｅＶ １８０ １５．５ ３．８ ６．４ ２Ｅ１２ ７５０ｋｅＶ １２５ １９．６ ６．４ ６．３ ４Ｅ１２ ７５０ｋｅＶ １６０ １６．１ ４．７ ６．４ ８Ｅ１２ ７５０ｋｅＶ １８５ １３．０ ３．７ ６．３ ４Ｅ１２ ９００ｋｅＶ １１５ １７．７ ５．７ ６．２ 図８は、本発明に基づいて製造した装置に対してエミッ
タ・ベースリーク電流対コレクタ注入エネルギ及びドー
ズを示しており、且つコレクタ注入のないものと比較し
ている。このグラフは、Ｉebo の種々の値の発生の数を
示す一連のヒストグラムである。図８は、本プロセス即
ち方法が、エミッタ・ベース接合リークにほとんど影響
がないことを示している。図９は、注入のないものと比
較した場合の、７５０ＫｅＶの注入を有する８０００個
のＮＰＮ装置に対するＩceo を示している。図９は、本
プロセス即ち方法が、コレクタ・エミッタリーク電流に
ほとんど影響がないことを示している。
タ・ベースリーク電流対コレクタ注入エネルギ及びドー
ズを示しており、且つコレクタ注入のないものと比較し
ている。このグラフは、Ｉebo の種々の値の発生の数を
示す一連のヒストグラムである。図８は、本プロセス即
ち方法が、エミッタ・ベース接合リークにほとんど影響
がないことを示している。図９は、注入のないものと比
較した場合の、７５０ＫｅＶの注入を有する８０００個
のＮＰＮ装置に対するＩceo を示している。図９は、本
プロセス即ち方法が、コレクタ・エミッタリーク電流に
ほとんど影響がないことを示している。
【００３８】図１０は、コレクタ注入のない装置と比較
した場合の、変化する注入エネルギ及びドーズで製造し
た多数の装置に対するＶceo の値を示したプロットであ
る。図１０は、本発明に基づいて装置を製造した場合、
Ｖceo が多少減少されることを示している。コレクタ電
圧ブレークダウンのインパクトが存在しているが、それ
は、多分、ベース幅が減少することに起因して発生する
ものであって、ヒストグラムが密集してグループ化され
ることによって示される如く、残留する損傷に起因する
ものではない。
した場合の、変化する注入エネルギ及びドーズで製造し
た多数の装置に対するＶceo の値を示したプロットであ
る。図１０は、本発明に基づいて装置を製造した場合、
Ｖceo が多少減少されることを示している。コレクタ電
圧ブレークダウンのインパクトが存在しているが、それ
は、多分、ベース幅が減少することに起因して発生する
ものであって、ヒストグラムが密集してグループ化され
ることによって示される如く、残留する損傷に起因する
ものではない。
【００３９】図１１は、変化する注入ドーズで且つ７５
０ＫｅＶ注入で製造した装置に対する外因的ベース対コ
レクタ容量とコレクタ注入ドーズとの関係を示したプロ
ットである。２×１０15／ｃｍ3 エピタキシャルを有す
る注入した場合を、１×１０16／ｃｍ3 エピタキシャル
を有する注入をしなかった場合と比較している。図示し
た如く、エピタキシャルシリコンドーパント濃度が低い
場合には、約７×１０12以下のドーズを使用した場合、
コレクタ容量は実際に減少させることが可能である（７
５０ＫｅＶにおいて）。同時に、その他の装置性能パラ
メータが実質的に改善される。当然、好適なエピタキシ
ャル層ドーパント濃度は、問題とする特定の装置及び選
択した注入エネルギ／ドーズに依存して変化する。ある
実施例においては、エピタキシャルドーピングは１０15
以下に減少され、約５×１０14／ｃｍ3 以下か、又は約
１×１０14／ｃｍ3 以下にも減少される。
０ＫｅＶ注入で製造した装置に対する外因的ベース対コ
レクタ容量とコレクタ注入ドーズとの関係を示したプロ
ットである。２×１０15／ｃｍ3 エピタキシャルを有す
る注入した場合を、１×１０16／ｃｍ3 エピタキシャル
を有する注入をしなかった場合と比較している。図示し
た如く、エピタキシャルシリコンドーパント濃度が低い
場合には、約７×１０12以下のドーズを使用した場合、
コレクタ容量は実際に減少させることが可能である（７
５０ＫｅＶにおいて）。同時に、その他の装置性能パラ
メータが実質的に改善される。当然、好適なエピタキシ
ャル層ドーパント濃度は、問題とする特定の装置及び選
択した注入エネルギ／ドーズに依存して変化する。ある
実施例においては、エピタキシャルドーピングは１０15
以下に減少され、約５×１０14／ｃｍ3 以下か、又は約
１×１０14／ｃｍ3 以下にも減少される。
【００４０】図１２は７５０ＫｅＶの固定した注入エネ
ルギで製造した装置に対するＪc とコレクタ注入エネル
ギとの関係を示したプロットである。図１２は、ピーク
の有用な電流密度、及び有用な電流密度の範囲が増加さ
れていることを示している。図１３は、１×１０12のド
ーズで製造した装置に対する電流密度（Ｊc ）とコレク
タ注入エネルギとの関係を示したプロットである。最小
及び最大のＪc は、Ｆt の９０％において示されてお
り、且つピークのＦt におけるＪc も示されている。図
１３は、注入エネルギは二次的効果を有し、且つドーズ
が一次的効果を有することを示している。このことは、
膜厚の変動がある場合であっても、装置は一貫性のある
態様で形成されることを示している。
ルギで製造した装置に対するＪc とコレクタ注入エネル
ギとの関係を示したプロットである。図１２は、ピーク
の有用な電流密度、及び有用な電流密度の範囲が増加さ
れていることを示している。図１３は、１×１０12のド
ーズで製造した装置に対する電流密度（Ｊc ）とコレク
タ注入エネルギとの関係を示したプロットである。最小
及び最大のＪc は、Ｆt の９０％において示されてお
り、且つピークのＦt におけるＪc も示されている。図
１３は、注入エネルギは二次的効果を有し、且つドーズ
が一次的効果を有することを示している。このことは、
膜厚の変動がある場合であっても、装置は一貫性のある
態様で形成されることを示している。
【００４１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、上述した説明においては、本発明を、主に
ＮＰＮ装置に関して説明したが、本発明はその様な場合
にのみ限定されるべきものではなく、例えばＰＮＰ装置
へ容易に適用することが可能なものである。更に、本発
明に関して、上述した説明においては、特定のドーパン
ト、ドーパント濃度、注入エネルギ及び注入ドーズに関
して説明をしたが、本発明は、その様な特定の値にのみ
限定されるべきものではなく、多様のドーパント、ドー
パント濃度、注入エネルギ及びドーズを、本発明の技術
的範囲を逸脱することなしに、使用することが可能なも
のである。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、上述した説明においては、本発明を、主に
ＮＰＮ装置に関して説明したが、本発明はその様な場合
にのみ限定されるべきものではなく、例えばＰＮＰ装置
へ容易に適用することが可能なものである。更に、本発
明に関して、上述した説明においては、特定のドーパン
ト、ドーパント濃度、注入エネルギ及び注入ドーズに関
して説明をしたが、本発明は、その様な特定の値にのみ
限定されるべきものではなく、多様のドーパント、ドー
パント濃度、注入エネルギ及びドーズを、本発明の技術
的範囲を逸脱することなしに、使用することが可能なも
のである。
【図１】 本発明の一実施例に基づいて構成したバイポ
ーラトランジスタを示した概略断面図。
ーラトランジスタを示した概略断面図。
【図２ａ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｂ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｃ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｄ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｅ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｆ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｇ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｈ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｉ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｊ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｋ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図２ｌ】 図１に示したバイポーラトランジスタを製
造する１段階における状態を示した概略断面図。
造する１段階における状態を示した概略断面図。
【図３】 本発明の一実施例に基づいて製造したトラン
ジスタに対する真性ベース分布を示した説明図。
ジスタに対する真性ベース分布を示した説明図。
【図４】 コレクタ注入のみから得られるドーパント濃
度の分布を示したプロットと共に、本発明の一実施例に
基づいて製造したトランジスタに対する外因的ベース分
布を示した説明図。
度の分布を示したプロットと共に、本発明の一実施例に
基づいて製造したトランジスタに対する外因的ベース分
布を示した説明図。
【図５】 本発明の一実施例に基づいて製造したトラン
ジスタに対するＩc（コレクタ電流）及びＩb （ベース
電流）とＶe との間の関係を示した説明図。
ジスタに対するＩc（コレクタ電流）及びＩb （ベース
電流）とＶe との間の関係を示した説明図。
【図６】 ７００ＫｅＶコレクタ注入で製造した場合と
コレクタ注入なしで製造した場合で同一のエピタキシャ
ル層ドーパント濃度を持った装置に対する外因的ベース
対コレクタ容量とベースコレクタバイアスとの関係を示
した説明図。
コレクタ注入なしで製造した場合で同一のエピタキシャ
ル層ドーパント濃度を持った装置に対する外因的ベース
対コレクタ容量とベースコレクタバイアスとの関係を示
した説明図。
【図７】 ７００ＫｅＶコレクタ注入（Ｖceの異なった
値において）を有する装置とコレクタ注入を有さない装
置に対するＦt の種々の値とエミッタ電流密度との関係
を示した説明図。
値において）を有する装置とコレクタ注入を有さない装
置に対するＦt の種々の値とエミッタ電流密度との関係
を示した説明図。
【図８】 異なったドーズで６００，７５０，９００Ｋ
ｅＶ注入を適用して製造した装置とその様な注入なしで
製造した装置と比較してエミッタ・ベースリーク（Ｉ
ebo ）の棒グラフを示した説明図。
ｅＶ注入を適用して製造した装置とその様な注入なしで
製造した装置と比較してエミッタ・ベースリーク（Ｉ
ebo ）の棒グラフを示した説明図。
【図９】 コレクタ注入を伴って且つ伴わずに製造した
８０００個の装置に対するＩceo に関する棒グラフを示
した説明図。
８０００個の装置に対するＩceo に関する棒グラフを示
した説明図。
【図１０】 コレクタ注入なしの装置と比較して、変化
する注入ドーズ及びエネルギで製造した装置に対するＶ
ceo の棒グラフを示した説明図。
する注入ドーズ及びエネルギで製造した装置に対するＶ
ceo の棒グラフを示した説明図。
【図１１】 注入なしで製造した装置と比較して、変化
するコレクタ注入ドーズ（７５０ＫｅＶにおいて）を使
用して製造した装置に対する測定した外因的ベース対コ
レクタ容量のプロットを示しており注入なしの場合が１
×１０16／ｃｍ3 エピタキシャルを有しており一方コレ
クタを注入した装置の場合には２×１０15／ｃｍ3 エピ
タキシャルドーパント濃度を有する場合の説明図。
するコレクタ注入ドーズ（７５０ＫｅＶにおいて）を使
用して製造した装置に対する測定した外因的ベース対コ
レクタ容量のプロットを示しており注入なしの場合が１
×１０16／ｃｍ3 エピタキシャルを有しており一方コレ
クタを注入した装置の場合には２×１０15／ｃｍ3 エピ
タキシャルドーパント濃度を有する場合の説明図。
【図１２】 ピークＦt 及びピークＦt の９０％におい
て７５０ＫｅＶの注入エネルギで製造した装置に対する
最大及び最小電流密度と注入ドーズとの関係を示した説
明図。
て７５０ＫｅＶの注入エネルギで製造した装置に対する
最大及び最小電流密度と注入ドーズとの関係を示した説
明図。
【図１３】 最大Ｆt の９０％及びＦt のピーク値にお
いて４×１０12のドーズで製造した装置に対する最大及
び最小電流密度（Ｊc ）とコレクタ注入エネルギとの関
係を示した説明図。
いて４×１０12のドーズで製造した装置に対する最大及
び最小電流密度（Ｊc ）とコレクタ注入エネルギとの関
係を示した説明図。
６ 埋め込み層 ８ 基板 １４ コレクタシンク １６ コレクタコンタクト １８ ベース領域 １８ａ 軽度にドープした領域 １８ｂ 中程度にドープした領域 １８ｃ 高度にドープした領域 ２０ コレクタ領域 ２０ａ 第一領域 ２０ｂ 第二領域 ２２ エミッタコンタクト ２８ 側壁酸化物領域
Claims (27)
- 【請求項１】 エミッタとベースとコレクタとを有する
半導体構成体の製造方法において、 （ａ）第一表面を持った半導体物質において、コレクタ
領域の上にベース領域を形成し、前記ベース領域は第一
導電型であり、前記コレクタ領域は第二導電型であり、
前記ベース領域と前記コレクタ領域とはベース・コレク
タ接合を形成しており、 （ｂ）前記ベース領域の上にエミッタコンタクトを形成
し、前記エミッタコンタクトは前記第一表面へ延在して
おり、 （ｃ）コレクタ注入を実施し、前記コレクタ注入は前記
エミッタコンタクト下側の前記第二導電型のドーパント
の範囲が前記ベース・コレクタ接合の下側であるように
選択した注入エネルギを使用して前記第二導電型のドー
パントを注入することを特徴とする方法。 - 【請求項２】 請求項１において、前記コレクタ領域下
側にコレクタ埋め込み層を形成するステップによって先
行されており、前記コレクタ埋め込み層が前記コレクタ
領域よりも高いドーパント濃度を有しており、且つ前記
エミッタコンタクトに隣接する領域内の前記ドーパント
の範囲が前記埋め込み層内にあることを特徴とする方
法。 - 【請求項３】 請求項１において、前記エミッタコンタ
クトが、 （ａ）前記主要表面上にポリシリコン層を付着形成し、 （ｂ）前記ポリシリコン上に窒化物層を付着形成し、 （ｃ）前記窒化物層及び前記ポリシリコンをエッチング
して前記エミッタコンタクトを形成し、前記窒化物及び
前記エミッタコンタクトが前記コレクタ注入をマスクす
る、上記各ステップによって形成されることを特徴とす
る方法。 - 【請求項４】 請求項３において、前記エッチングステ
ップが、更に、前記ベース領域とコンタクトしてポリシ
リコンベースコンタクトを形成し、前記ベースコンタク
トも前記コレクタ注入をマスクすることを特徴とする方
法。 - 【請求項５】 請求項３において、更に、 （ａ）前記ポリシリコン層の一部を前記第二導電型のド
ーパントで注入し、 （ｂ）前記第二導電型のドーパントの一部を前記エミッ
タコンタクトから前記第一表面を介して拡散させてエミ
ッタ領域を形成する、上記各ステップを有することを特
徴とする方法。 - 【請求項６】 請求項３において、前記ベース領域を形
成するステップが、 （ａ）前記ポリシリコン層の少なくとも一部を前記第一
導電型のドーパントで注入し、 （ｂ）前記第一導電型の前記ドーパントの少なくとも一
部を前記第一表面を介して拡散させて前記ベース領域を
形成する、上記各ステップを有することを特徴とする方
法。 - 【請求項７】 請求項１において、前記コレクタ注入が
マスクなしの注入であることを特徴とする方法。 - 【請求項８】 請求項１において、前記コレクタ領域が
前記第二導電型の付着形成したエピタキシャル層内に形
成され、前記ドーパントの範囲が前記エピタキシャル層
内の前記エミッタコンタクトの下側であることを特徴と
する方法。 - 【請求項９】 請求項３において、更に、リンクベース
注入ステップを有しており、前記リンクベース注入ステ
ップが、前記第一導電型のドーパントを注入するステッ
プを有しており、前記第一導電型のドーパントが前記コ
レクタ注入の範囲より小さな範囲を有することを特徴と
する方法。 - 【請求項１０】 請求項１において、前記コレクタ注入
の注入エネルギが約３００ＫｅＶ以上であることを特徴
とする方法。 - 【請求項１１】 請求項１において、前記コレクタ注入
の注入エネルギが約６５０乃至７５０ＫｅＶの間である
ことを特徴とする方法。 - 【請求項１２】 請求項３において、前記コレクタ注入
の注入エネルギが、前記ポリシリコンの厚さよりも深い
範囲を与えるべく選択されていることを特徴とする方
法。 - 【請求項１３】 請求項１２において、前記コレクタ注
入の注入エネルギが、約０．５ミクロンより深い範囲を
与えるべく選択されていることを特徴とする方法。 - 【請求項１４】 請求項１において、前記コレクタ注入
のドーズが約１０12乃至１０13の間であることを特徴と
する方法。 - 【請求項１５】 請求項１において、前記コレクタ注入
のドーズが約１０12であることを特徴とする方法。 - 【請求項１６】 請求項１において、前記コレクタ注入
が、前記構成体のコレクタエミッタ電流利得が１である
場合の周波数を増加させることを特徴とする方法。 - 【請求項１７】 請求項１において、前記下側に存在す
る領域とエミッタコレクタの間のコレクタ領域が約１０
17／ｃｍ3 のピークのドーパント濃度を有することを特
徴とする方法。 - 【請求項１８】 請求項１において、前記エピタキシャ
ル層内のコレクタ領域が約５×１０16以下のピークのド
ーパント濃度を有することを特徴とする方法。 - 【請求項１９】 バイポーラトランジスタの製造方法に
おいて、 （ａ）Ｐ型半導体基板内にＮ型埋め込み層を注入し、 （ｂ）前記基板上にＮ型エピタキシャル層を形成し、 （ｃ）前記基板内にＮ型ドーパントを注入して前記埋め
込み層と接触してコレクタシンクを形成し、 （ｄ）前記エピタキシャル層上にポリシリコン層を形成
し、 （ｅ）前記ポリシリコン層内にＰ型ドーパントを注入
し、 （ｆ）前記ポリシリコン層から前記エピタキシャル層内
に前記Ｐ型ドーパントを拡散させて前記トランジスタの
ベース領域を形成し、 （ｇ）前記バイポーラトランジスタの選択したエミッタ
コンタクト、コレクタコンタクト、ベースコンタクト領
域内にＮ及びＰ型ドーパントを選択的に注入し、 （ｈ）前記ポリシリコン層上に窒化物層を形成し、 （ｉ）前記窒化物層及び前記ポリシリコン層をエッチン
グして前記エミッタ、ベース、コレクタコンタクトを形
成し、 （ｊ）約６５０乃至７５０ＫｅＶの間の注入エネルギで
且つ約１０12のドーズで前記トランジスタの表面全体に
燐を注入し、 （ｋ）前記トランジスタの表面全体にＰ型ドーパントを
注入して前記トランジスタのリンクベース領域を形成
し、 （ｌ）前記トランジスタに対するコンタクト構成体を画
定するために前記トランジスタ上に酸化物及びシリサイ
ド領域を選択的に形成する、上記各ステップを有するこ
とを特徴とする方法。 - 【請求項２０】 第一表面を持った半導体物質の半導体
構成体において、 （ａ）第一導電型のコレクタ領域が設けられており、 （ｂ）前記コレクタ領域の上方に前記第一表面に沿って
形成されたベース領域が設けられており、前記ベース領
域は第二導電型であり、 （ｃ）前記主要表面上に形成したエミッタコンタクトが
設けられており、前記コレクタ領域は前記エミッタコン
タクト下側の第一領域内に第一ドーパント分布を有する
と共に前記エミッタコンタクトに隣接する第二領域にお
いて第二ドーパント分布を有することを特徴とする半導
体構成体。 - 【請求項２１】 請求項２０において、前記第二領域が
前記第一領域よりも低いピークドーパント濃度を有する
ことを特徴とする半導体構成体。 - 【請求項２２】 請求項２０において、前記第一領域が
約１０17／ｃｍ3 のピークドーパント濃度を有してお
り、且つ前記第二領域が約５×１０16／ｃｍ3以下のピ
ークドーパント濃度を有することを特徴とする半導体構
成体。 - 【請求項２３】 請求項２０において、前記第一及び第
二領域を介して実質的に図３及び４に示した如きドーパ
ント分布を有することを特徴とする半導体構成体。 - 【請求項２４】 請求項２０において、更に、前記コレ
クタ領域の下側にコレクタ埋め込み層が設けられている
ことを特徴とする半導体構成体。 - 【請求項２５】 請求項２０において、前記コレクタ領
域の少なくとも一部が、１０16／ｃｍ3 以下のドーパン
ト濃度を持ったエピタキシャルシリコン内に形成されて
いることを特徴とする半導体構成体。 - 【請求項２６】 請求項２５において、前記エピタキシ
ャルシリコンが約１０15／ｃｍ3 以下のドーパント濃度
を有することを特徴とする半導体構成体。 - 【請求項２７】 請求項２５において、前記エピタキシ
ャルシリコンが約１０14／ｃｍ3 以下のドーパント濃度
を有することを特徴とする半導体構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/543,907 US5071778A (en) | 1990-06-26 | 1990-06-26 | Self-aligned collector implant for bipolar transistors |
| US543907 | 1990-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684933A true JPH0684933A (ja) | 1994-03-25 |
| JP3459657B2 JP3459657B2 (ja) | 2003-10-20 |
Family
ID=24170011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15439791A Expired - Fee Related JP3459657B2 (ja) | 1990-06-26 | 1991-06-26 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5071778A (ja) |
| EP (1) | EP0463476B1 (ja) |
| JP (1) | JP3459657B2 (ja) |
| KR (1) | KR100228755B1 (ja) |
| DE (1) | DE69132468T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234550B1 (ko) * | 1990-04-02 | 1999-12-15 | 클라크 3세 존 엠 | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 |
| WO1993016494A1 (en) * | 1992-01-31 | 1993-08-19 | Analog Devices, Inc. | Complementary bipolar polysilicon emitter devices |
| US6011283A (en) * | 1992-10-19 | 2000-01-04 | Hyundai Electronics America | Pillar emitter for BiCMOS devices |
| US5548158A (en) * | 1994-09-02 | 1996-08-20 | National Semiconductor Corporation | Structure of bipolar transistors with improved output current-voltage characteristics |
| JPH09129747A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10289961A (ja) * | 1997-04-15 | 1998-10-27 | Nec Corp | 半導体装置の製造方法 |
| SE511891C2 (sv) * | 1997-08-29 | 1999-12-13 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
| US6180478B1 (en) | 1999-04-19 | 2001-01-30 | Industrial Technology Research Institute | Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance |
| US6524904B1 (en) * | 1999-04-20 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| DE10000645A1 (de) * | 2000-01-11 | 2001-07-12 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| KR20010073440A (ko) * | 2000-01-14 | 2001-08-01 | 최인도 | 패류채취장치 |
| US6352901B1 (en) | 2000-03-24 | 2002-03-05 | Industrial Technology Research Institute | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions |
| US6602747B1 (en) * | 2002-06-26 | 2003-08-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating bipolar complementary metal oxide semiconductor (BiCMOS) device structure |
| SE0302594D0 (sv) * | 2003-09-30 | 2003-09-30 | Infineon Technologies Ag | Vertical DMOS transistor device, integrated circuit, and fabrication method thereof |
| US7390720B2 (en) * | 2006-10-05 | 2008-06-24 | International Business Machines Corporation | Local collector implant structure for heterojunction bipolar transistors and method of forming the same |
| US20080237657A1 (en) * | 2007-03-26 | 2008-10-02 | Dsm Solution, Inc. | Signaling circuit and method for integrated circuit devices and systems |
| US7820532B2 (en) * | 2008-12-29 | 2010-10-26 | Honeywell International Inc. | Methods for simultaneously forming doped regions having different conductivity-determining type element profiles |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955269A (en) * | 1975-06-19 | 1976-05-11 | International Business Machines Corporation | Fabricating high performance integrated bipolar and complementary field effect transistors |
| US4507847A (en) * | 1982-06-22 | 1985-04-02 | Ncr Corporation | Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor |
| JPS58225663A (ja) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
| US4609568A (en) * | 1984-07-27 | 1986-09-02 | Fairchild Camera & Instrument Corporation | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes |
| US4764480A (en) * | 1985-04-01 | 1988-08-16 | National Semiconductor Corporation | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size |
| DE3886062T2 (de) * | 1987-01-30 | 1994-05-19 | Texas Instruments Inc | Verfahren zum Herstellen integrierter Strukturen aus bipolaren und CMOS-Transistoren. |
| US4816423A (en) * | 1987-05-01 | 1989-03-28 | Texas Instruments Incorporated | Bicmos process for forming shallow npn emitters and mosfet source/drains |
| US4774204A (en) * | 1987-06-02 | 1988-09-27 | Texas Instruments Incorporated | Method for forming self-aligned emitters and bases and source/drains in an integrated circuit |
-
1990
- 1990-06-26 US US07/543,907 patent/US5071778A/en not_active Expired - Lifetime
-
1991
- 1991-06-12 EP EP91109630A patent/EP0463476B1/en not_active Expired - Lifetime
- 1991-06-12 DE DE69132468T patent/DE69132468T2/de not_active Expired - Fee Related
- 1991-06-25 KR KR1019910010564A patent/KR100228755B1/ko not_active IP Right Cessation
- 1991-06-26 JP JP15439791A patent/JP3459657B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3459657B2 (ja) | 2003-10-20 |
| KR100228755B1 (ko) | 1999-11-01 |
| US5071778A (en) | 1991-12-10 |
| EP0463476A3 (en) | 1992-06-17 |
| KR920001655A (ko) | 1992-01-30 |
| EP0463476A2 (en) | 1992-01-02 |
| DE69132468D1 (de) | 2000-12-21 |
| DE69132468T2 (de) | 2001-05-31 |
| EP0463476B1 (en) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4319932A (en) | Method of making high performance bipolar transistor with polysilicon base contacts | |
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| JP3459657B2 (ja) | 半導体装置の製造方法 | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH0376576B2 (ja) | ||
| JPS62588B2 (ja) | ||
| US5082796A (en) | Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers | |
| JPH06112493A (ja) | 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法およびこの方法により製造したトランジスタ | |
| US5139961A (en) | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base | |
| JPH0583195B2 (ja) | ||
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| US5591656A (en) | Semiconductor integrated circuit device with self-aligned superhigh speed bipolar transistor | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| US7038249B2 (en) | Horizontal current bipolar transistor and fabrication method | |
| US5409843A (en) | Method of producing a semiconductor device by forming contacts after flowing a glass layer | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| US5242854A (en) | High performance semiconductor devices and their manufacture | |
| US5482874A (en) | Inversion implant isolation process | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JPH11340245A (ja) | サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |