JPH0583195B2 - - Google Patents

Info

Publication number
JPH0583195B2
JPH0583195B2 JP62009212A JP921287A JPH0583195B2 JP H0583195 B2 JPH0583195 B2 JP H0583195B2 JP 62009212 A JP62009212 A JP 62009212A JP 921287 A JP921287 A JP 921287A JP H0583195 B2 JPH0583195 B2 JP H0583195B2
Authority
JP
Japan
Prior art keywords
pnp
npn
transistor
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62009212A
Other languages
English (en)
Other versions
JPS62256465A (ja
Inventor
Richaado Gosu Jooji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62256465A publication Critical patent/JPS62256465A/ja
Publication of JPH0583195B2 publication Critical patent/JPH0583195B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は相補型バイポーラトランジスタ対、よ
り詳細に言えば、PNPトランジスタの電流利得
が少くとも10乃至15（１ミリアンペアにおいて）
で、且つそのカツトオフ周波数が少くとも１乃至
４ギガヘルツであるような堅型PNPトランジス
タが浅いプロフイールの堅型NPNトランジスタ
と集積されている相補型バイポーラトランジスタ
対に関する。
Ｂ 従来の技術及び問題点 相補型バイポーラ装置の基本的な利点は低い電
力消費にある。換言すれば、それは、或る種の駆
動回路又はロジツク回路でプツシユプル機能を行
うために、相補型の装置が消費する電流の量は、
非相補型トランジスタ装置に比較して非常に低い
ことにある。半導体技術が高密度チツプを指向し
ており、チツプによる電力消費が苛酷に制限され
るので、電力の消費を少くして同じ性能を得る方
法が見出されねばならない。
共通の集積半導体基板上に相補型のPNP及び
NPNトランジスタ対を製造するために、多くの
努力が払われて来た。相補型トランジスタ対を製
造する際に、一般に、２つの問題に遭遇してい
る。第１に、電子に比べて正孔の遅い移動速度の
ために、PNPトランジスタはNPNトランジスタ
の特性より本質的に劣つている。PNPトランジ
スタは、通常、電流利得が10以下で、カツトオフ
周波数が約500メガヘルツ以下であるのに反して、
NPNトランジスタは、一般に、電流利得が約80
以上で、カツトオフ周波数が約3.5ギガヘルツ以
上を有している。従つて、PNPトランジスタ、
特に、堅型PNP装置より劣つている横型PNPト
ランジスタは、一般に負荷装置として使われてお
り、そして、その特性は、論理回路の論理速度、
或は駆動器のスイツチ速度を決定する手段として
信頼の置けるものではない。
米国特許第3730786号は相補型バイポーラトラ
ンジスタ対の製造方法を開示している。この特許
の顕著な特徴は、PNPトランジスタ装置の障壁
として作用させるために、基板の表面で形成され
る高くドープされたＮ＋領域を使用することにあ
る。この特許の方法の前の工程において、Ｎ＋で
ドープされた領域を、後で被着されるエピタキシ
ヤル層に拡散する。イオン注入法又は自動ドープ
法によつて、高くドープされた障壁領域がPNP
トランジスタのサブコレクタ領域の上に重ね合わ
せられて形成される。PNPトランジスタのＰ型
サブコレクタと、Ｎ＋でドープされた障壁領域と
の接合部は、この構造の動作の間、PNPトラン
ジスタを与えるよう作用するPN接合を形成す
る。この特許はPNPエミツタのエミツタ領域を
形成するのに硼素の拡散を用いているが、PNP
エミツタのコンタクトはPNPエミツタと自己整
合していない。
米国特許第4485552号は、ドーパントを二重拡
散することによりPNPコレクタが形成された、
相補型堅型NPN及びPNPトランジスタの製造方
法を開示している。従つて、Ｎ型エピタキシヤル
のシリコン層が基板表面上に被着されることによ
り形成される。PNPエミツタは、ドーパント拡
散源としてのＰ＋でドープされた多結晶シリコン
によつて形成される。この製造方法は、エピタキ
シヤル層のシリコン結晶格子中にデイスロケーシ
ヨンを生ずることなく、浅いエミツタ領域を与え
るけれども、この方法は、エピタキシヤル層の厚
さの制御と、Ｐ＋の拡散に従属するためPNP装
置のベース幅の制御に問題がある。
米国特許第4412376号は、エミツタがシヨツト
キ・ダイオードのコンタクトである堅型PNPト
ランジスタを開示している。この型の構造は一般
に、Ｐ＋でドープされたエミツタを有するPNP
トランジスタと比較して劣つた装置特性を持つ傾
向がある。
米国特許第3930909号は、相補型、竪型トラン
ジスタ対の製造において、差動アウト拡散（out
−diffusion）によつて、PNPコレクタの準備エ
ピタキシヤル相（pre−epi）のドープ工程を開示
している。このPNP装置のエミツタはNPN装置
のベースと同じドープのプロフイールを与え、そ
の結果、PNP装置の特性は悪くなる。
米国特許第3885999号は竪型NPNトランジスタ
と関連して横型PNPトランジスタを製造する方
法を開示している。横型PNP構造あ基本的に、
装置特性が劣つており、且つ通常のエミツタ電流
密度での利得は低い。横型PNPトランジスタは、
バイポーラのアレーの設計の際、負荷装置として
有用であるけれども、相補型論理回路として使用
するには周波数応答が不充分であるという問題を
持つている。
米国特許第3617827号は、米国特許第3930909号
と同じように、相補型竪型PNP及びNPNトラン
ジスタ対のＰ型コレクタを形成するために差動ア
ウト拡散を使つている。ＰコレクタはＰ基板から
隔離されておらず、PNPエミツタはPNPエミツ
タコンタクトに自己整合されず、そして、PNP
装置はNPN装置よりも深くすることが必要であ
る。累積的に、これらの条件はPNPトランジス
タの周波数特性をNPNトランジスタの周波数特
性より遥かに劣つたものにさせる。
西独乙公開公報第2428881号は横型PNPトラン
ジスタと竪型NPNトランジスタとで構成された、
相補型バイポーラトランジスタ対を開示してい
る。
米国特許第4339767号は横型PNPトランジスタ
を竪型NPN装置に集積することを開示している。
PNPのエミツタ及びコレクタ不純物濃度プロフ
イールはＰ＋多結晶シリコンドーパント拡散源か
らアウト拡散により限定され、そして、ベース幅
は写真製版技術で限定される。
1971年９月のIBMテクニカル・デイスクロジ
ヤ・ブレテン（IBM Technical Disclosure
Bulletin）（以下IBM社のTDBという）の
Vol.14、No.４の1045頁にある「相補型トランジス
タ」（Complementary Transistor）と題するジ
ヤコバス（Jacobus）等の文献は竪型PNPトラン
ジスタを形成するためのＮ型エピタキシヤル・シ
リコンの二重被着方法を開示している。第２のエ
ピタキシヤル層はPNPのベースと、NPNのコレ
クタとの両方として使われる。この構造のベース
のドーピングは、エミツタ対コレクタのパンチス
ルーを避けるために、NPNの幅に比べてPNPの
幅を広くする必要がある（少くとも１マイクロメ
ータの幅）。
1973年10月のIBM社のTDBのVol.16、No.５の
1630頁乃至1631頁にある「７回のマスク工程を使
つた相補型バイポーラトランジスタの製造方法」
（Complementary Bipolar Transistor Process
Using Seven Masking Steps）と題するアバス
（Abbas）等による文献は相補型竪型PNPトラン
ジスタの製造方法を開示している。そのNPNト
ランジスタはエピタキシヤルのベースを有し、コ
レクタ領域は差動アウト拡散によつて形成され
る。その結果、ベース幅の制御と、低いエミツタ
対コレクタのパンチスルー電圧とを達成すること
が問題となる。
1979年10月のIBM社のTDB、Vol.22、No.５の
1874頁乃至1878頁にある「９個のマスクによる相
補型バイポーラの製造方法」（Nine Mask
Complementary Bipolar Process）と題するド
ウ（Doo）の文献は相補型の竪型NPN及びPNP
構造の製造方法を開示している。PNPトランジ
スタは上方へ拡散したサブコレクタと、Ｎ型のエ
ピタキシヤルベースと、多結晶シリコンのコンタ
クトで構成されている。NPNの性能は、PNP装
置の性質を向上するため、コレクタ対基板の接合
容量を増加することによつて故意に落してある。
1974年６月のIBM社のTDB、Vol.17、No.１の
21頁乃至22頁にある「相補型バイポーラ装置の構
造」（Complementary Bipolar Device
Structure）と題するチヤン（Chang）等による
文献は相補型竪型トランジスタの製造方法を開示
している。この方法により製造されたPNPトラ
ンジスタは、上方に拡散されたＰ＋のサブコレク
タを有するＮ−基板と、Ｎ型のエピタキシヤルベ
ースとを含んでいる。PNPエミツタのドーピン
グはPNPエミツタコンタクトに自己整合してい
ない。
従つて、NPNとPNPとの性能特性が整合して
いる相補型バイポーラ構造を得るため、従来行わ
れて来た努力は、PNPの性能と整合させるため
に、NPNの性能を劣化することを含んでいる。
相補型バイポーラ装置を製造する従来の方法の他
の問題は、NPN構造だけを製造するのに必要と
する加熱工程の回数を超えた回数の加熱工程を、
相補型装置の製造が常に必要とすることである。
NPN装置を悪化させるこれらの過剰な加熱工程
数は、同じ基板上で良好なPNP及びNPN装置を
得ることを不可能にさせる。PNPコレクタはエ
ピタキシヤル被着に先立つて、常にドーピングに
よつて形成されるので、このことが、エピタキシ
ヤル層の成長の間、コレクタからエピタキシヤル
層中へのＰ型ドーパントの上方拡散によつて
PNPのベース幅寸法及びその公差の制御が出来
ないことが更に他の問題である。これはエピタキ
シヤル層の厚さの精密な制御をすることが出来な
いので更に装置の性能を悪化させる。これらの綜
合的な結果はNPN装置に比べて、PNP装置の性
能を著しく劣化させることになる。
従つて、本発明の主な目的は、PNPトランジ
スタの性能を実質的に劣化することなく、NPN
及びPNPの両トランジスタの性能特性が実質的
に整合している相補型バイポーラ対を含む集積半
導体装置の製造方法を提供することである。
本発明の他の目的は、NPNトランジスタの性
能を悪化させる高温加熱／焼なまし工程数の増加
を極力制限して整合した高性能特性を具えた相補
型バイポーラトランジスタ対を含む集積半導体装
置の製造方法を提供することである。
本発明の他の目的は、PNPトランジスタのコ
レクタのドーピング・プロフイールを正確に制御
できる整合した高性能特性を具えた相補バイポー
ラトランジスタ対を含む集積半導体装置の製造方
法を提供することである。
Ｃ 問題点を解決するための手段 本発明の構成は次の通りである。
表面にＮ（又はＰ）導電型エピタキシヤル層１
４を有するＰ（又はＮ）導電型半導体基板１０を
準備する工程と、 上記エピタキシヤル層の表面にNPNトランジ
スタ区画及びPNPトランジスタ区画に区分し、
両トランジスタ区画の表面部分に、マスクを介し
てＰ（又はＮ）導電型イオンの注入により、NPN
（又はPNP）トランジスタのベース原形領域
（28）及びPNP（又はNPN）トランジスタのコレ
クタ垂直延長路原形領域（30）を同時に形成する
工程と、 上記コレクタ垂直延長路原形領域よりも長い水
平方向寸法に亘つてPNP（又はNPN）トランジ
スタ区画内にＰ（又はＮ）導電型イオンを深く注
入することにより、PNP（又はNPN）トランジ
スタのコレクタ３２をエピタキシヤル層下部に埋
没して形成する工程と、 上記埋没コレクタの一部に対応するPNP（又は
NPN）トランジスタ区画の表面部分に、マスク
を介してＮ（又はＰ）導電型イオン注入により、
PNP（又はNPN）トランジスタのベース原形領
域（36）を形成する工程と、 NPN（又はPNP）トランジスタの上記ベース
原形領域（28）の表面部分にマスクを介してＮ
（又はＰ）導電型の浅いエミツタ４６を形成する
工程と、 上記半導体基板を高温焼なまし雰囲気に置いて
両トランジスタの各ベース原形領域（28）、（36）
及びPNP（又はNPN）トランジスタのコレクタ
垂直延長路原形領域（30）から各ドーパントを
各々下方拡散させて実質的に再分布させることに
より、PNP（又はNPN）トランジスタの埋没コ
レクタ３２に達するベース３６′及びコレクタ垂
直延長路３０′並びにNPN（又はPNP）トランジ
スタのベース２８′を同時に形成する工程と、 PNP（又はNPN）トランジスタのベース３
６′の表面部分にマスクを介してＰ（又はＮ）導電
型の浅いエミツタ７０を形成する工程と、 より成る相補型バイポーラトランジスタ対を含む
集積半導体装置の製造方法。
本発明の構成要件の表現中、ベース原形領域及
びコレクタ垂直延長路原形領域とは、後処理であ
る高温焼なまし工程においてドーパントが下方拡
散し再分布して究局的に、各々、ベース及びコレ
クタ垂直延長路を形成する領域を意味する。後述
のベース・プレカーソル及びコレクタリーチスル
ー・カーソルと同意語である。
本発明に従つて、整合された高性能で低電力消
費特性の新規な相補型の竪型NPN及びPNPトラ
ンジスタ対が与えられる。本発明により製造され
たPNPトランジスタの垂直方向のドーピング・
プロフイール（即ち、エミツタ、ベース及びコレ
クタ中の垂直方向のドーピング濃度）はNPNの
ドーピング・プロフイールと調和することが出来
る。PNPデバイスの夫々の領域の接合深さは
NPNの対応する領域の接合深さとほぼ整合して
いる。本発明の良好な実施例において、NPNの
エミツタ接合深さ及び表面不純物濃度とは、
夫々、0.3乃至0.4マイクロメータの範囲及び２乃
至４×1020原子／cm3とであり、そして、NPNベ
ース接合の深さ及び表面濃度の範囲とは、夫々約
0.5乃至0.6マイクロメータ及び３乃至４×1018原
子／cm3にあり、且つ約１×1016原子／cm3の表面濃
度を有する約１マイクロメータの厚さのエピタキ
シヤルシリコン層中に形成されている。これは
PNPのベース幅を約0.1乃至0.3マイクロメータに
し、NPNのサブコレクタは約１×2020原子／cm3
のピーク表面濃度にドープされ、そして、NPN
のコレクタのリーチスルーはNPNのエミツタの
濃度と整合する表面濃度を与え、且つコレクタに
対して低い直列抵抗を与えるために、約0.7乃至
0.8×1018原子／cm3の最小表面濃度で、NPNのサ
ブコレクタを横切る。PNPエミツタは、約７×
1019乃至１×1020原子／cm3の表面濃度及びNPNエ
ミツタの接合深さとほぼ同じの接合深さとを有
し、PNPのベースの接合深さ及び濃度はNPNの
ベースのそれらと調和されており、PNPのコレ
クタは、所望のコレクタの直列抵抗に従つて約５
×1017乃至１×1018原子／cm3の範囲のピーク表面
濃度を有し、且つ0.5マイクロメータ及び0.6マイ
クロメータ間の幅を有し、そして、PNPのコレ
クタのリーチスルーはNPNのベースのリーチス
ルーと同じドーパント・プロフイールを有してお
り、表面濃度はPNPのコレクタの抵抗を与える
ために、PNPのエミツタの濃度と同じである。
結果のNPN構造は約80乃至100の電流利得と約７
乃至９ギガヘルツのカツトオフ周波数を有してい
る。PNPデバイスは10乃至20の電流利得と、１
乃至３ギガヘルツのカツトオフ周波数を有してい
る。
この新規な構造の製造は下記の新規な製造方法
によつて達成される。即ち、それは、全般的なＮ
＋サブコレクタを有するＰ型シリコン基板を出発
基体として、Ｎ型のエピタキシヤル層が成長さ
れ、次にＮ＋サブコレクタのためのリーチスルー
（reach−through）を形成する。次に、NPNの
ベース及びPNPのコレクタのリーチスルーとの
ためのプレカーソルが硼素イオン注入により同時
に形成される。次に、NPNのコレクタのドーピ
ング・プロフイールに一致するPNPのコレクタ
のドーピング・プロフイールを生ずるよう最適化
された注入量において、高いエネルギ（単一、又
は二重イオン化された）の硼素の種によつて、
PNPのコレクタがエピタキシヤル層の選択され
た底部分に形成される。PNPのコレクタがエピ
タキシヤル層の表面からイオン注入されるので、
そのドーピング・プロフイールは非常に精密に制
御される。PNPのコレクタのイオン注入は、
PNPコレクタの直接上方に、浅いベース・エミ
ツタ接合を形成するための表面領域を持たせるた
めに、エピタキシヤル層内に充分深くされる。次
に、適当なマスク及びイオン注入を使つて、
PNPのベース・プレカーソルがPNPのコレクタ
のイオン注入と対応してエピタキシヤル層中に形
成される。次に、低温度の焼なましで、注入され
た種を活性化し且つイオン注入による損傷を除去
した後、酸化阻止用のマスクを形成する。この焼
なまし工程の間、PNP及びNPNのベースと、
PNPのコレクタのリーチスルーが夫々のプレカ
ーソルから形成される。酸化阻止用マスクに適当
な開口を設けた後、Ｎ型ドーパントが導入され
て、NPNのエミツタと、NPNのコレクタのリー
チスルーの低抵抗コンタクト領域と、PNPのベ
ースとが形成される。必要ならば、PNP及び
NPN構造の間に、例えばポリイミドが充填され
たみぞ式絶縁のような適当な誘電体隔離が設けら
れる。PNPのベースの一部、PNPのコレクタの
リーチスルー及びNPNのベースに対応する開口
を有する絶縁マスクが形成され、そして、PNP
のコレクタ及びNPNのベースとのための低抵抗
コンタクト領域と、PNPのエミツタを同時に形
成するために、Ｐ型ドーパントが導入される。次
に、高温度（900℃乃至1000℃）の最終焼なまし
を行つて、両方のエミツタをそれらの所定の最終
的な等しい深さに拡散し、他方また同時に、他の
ドープされた領域をそれらの最終的な接合深さに
制御して拡散する。トランジスタの残りの要素の
コンタクト領域を露出するために、絶縁マスクに
開口を設けた後、金属化が施される。エミツタを
形成するために使われる絶縁層と同じ開口がコン
タクト領域のために使われるので、結果的に得ら
れた金属化されたコンタクトは完全に自己整合さ
れる。
Ｄ 実施例 第１図を参照すると、比抵抗が10乃至20オー
ム／cmのＰ−半導体単結晶シリコン基板１０から
出発して、一般に高性能NPNトランジスタのた
めに使われる全体として高い濃度でドープされた
Ｎ＋サブコレクタ１２がＮ型（砒素）イオン注入
によつて形成された基体が示されている。次に、
Ｎ型のエピタキシヤル層１４が領域12の上に成長
される。一般に、エピタキシヤル層の成長の間で
は、過剰なＮ型自動ドーピングを避けるために、
減圧状態にされる。エピタキシヤル層１４の厚さ
は、PNPデバイスのベース及びサブコレクタの
所定の垂直方向分離と、PNPコレクタの垂直方
向の寸法に従つて最適化することが出来る。与え
られたNPNのエミツタ対ベースのプロフイール
に対して、エピタキシヤル層１４の厚さは増加さ
れるので、NPNのベース及びサブコレクタ間の
垂直スペースは対応して増加し、このことは
NPN装置の性能を劣化する。エピタキシヤル層
１４の好ましい厚さは、約２×1016原子／cm3の砒
素ドーパントの濃度で約１乃至２マイクロメータ
である。エピタキシヤル層１４は厚さ約150乃至
200ナノメータの厚さの二酸化シリコン層１６を
成長するために加熱し、酸化される。
次に、第２図及び第３図を参照して説明する
と、マスクを使つて酸化層１６に窓を形成し、そ
して、露出されたエピタキシヤル層１４中に、Ｎ
＋のサブコレクタ１２に到達するよう、Ｎ型ドー
パントを導入することにより、領域18のNPNト
ランジスタのコレクタが形成される。次に、露出
されたエピタキシヤル層は再度酸化され、100乃
至150ナノメータの酸化層２０を生ずる。約80乃
至100ナノメータの厚さの窒化シリコン層２２が
化学蒸着法により形成される。リソグラフ技術及
び蝕刻技術を使つて二酸化シリコン層１６及び窒
化シリコン層２２に開口２４及び２６が形成され
る。次に、薄い（20乃至30ナノメータの厚さ）ス
クリーン酸化膜（図示せず）が窓２４及び２６に
よつて露出されたエピタキシヤル層上に形成され
る。次に、Ｐ型イオンがスクリーン酸化膜を通し
てイオン注入され、NPNのベース・プレカーソ
ル（precursor）２８とPNPのコレクタ・プレカ
ーソル３０を形成する。実施例においては、約15
乃至25Kevの低いエネルギで、注入量が約３乃至
４×1014イオン／cm2の硼素イオンが浅いＰ型領域
28及び30を形成するのに使われる。
第４図に示した構造への処理工程を説明する
と、PNPコレクタ領域に対応する開口を有する
ホトレジストのマスク（図示せず）が与えられ
る。ホトレジストのマスクの開口によつて露出さ
れている酸化層１６及び窒化層２２は通常の蝕刻
技術で除去される。次に、高エネルギのイオン注
入によつて、PNPコレクタ３２がエピタキシヤ
ル層１４の深い部分に形成される。一つの方法と
しては、注入エネルギが170乃至180Kveで、注入
量が１乃至２×1013イオン／cm2で二重にイオン化
された硼素（11B++）原子をイオン注入すること
である。他の方法としては、注入エネルギが300
乃至500Kevで、注入量が５×1013乃至５×1014イ
オン／cm2で単一にイオン化した硼素原子（11B+）
をイオン注入することである。イオン注入量は、
注入量を増加するとPNPのコレクタの直列抵抗
を増加するので、NPN装置の特性と整合するよ
う最適化される。PNPコレクタのイオン注入層
３２は、その層の上に浅いベース・エミツタ接合
を形成するのに充分な深さでエピタキシヤル層領
域に保持されるばかりでなく、約500オーム／cm2
の低いシート抵抗を得るために、充分に厚い領域
32を形成する。イオン注入されたＰ型領域32はそ
の下にあるＮ＋サブコレクタ１２と実際上、重な
り合うけれども、サブコレクタ１２は高濃度にド
ープされている（代表的に言えば、少くとも１×
1020原子／cm3）ので、そのＰ型ドーピングはサブ
コレクタを反転しない。Ｐ型ドーパントのピーク
はサブコレクタ１２の付近に配置され、且つ注入
量の尾部はエピタキシヤル層１４の残りの部分で
勾配を作つている。PNPコレクタを形成するこ
のような方法の重要な特徴は、PNPのベースが
イオン注入される基準面と同じ基準面からPNP
のコレウタがイオン注入されるという点である
（これは以下の説明からすぐに明らかになる）。そ
の結果、PNPドーピングのプロフイールは高い
精度で制御することが出来る。これは、相補型装
置の性能特性を極めて近接して整合させること
が、当業者によつて容易に達成しうることを意味
する。
第５図を参照すると、次に、ホトレジストのマ
スクが引き剥かれ、NPNのベース及びPNPのコ
レクタのマスクによつて限定された領域が100乃
至150ナノメータの厚さの酸化層３４を成長させ
るよう酸化される。約60乃至75秒の時間で、約
800℃乃至850℃の低い温度で短時間の焼きなまし
サイクルが施されて、注入された種を活性化し、
且つＮ及びＰ型のイオン注入によつて生じたシリ
コン結晶への損傷を除去する。漏洩する接合を生
ずる注入による損傷が酸化のための加熱中に増殖
しないように、加熱酸化を行う前に、焼なましを
施すことは重要なことである。次に、所定のNP
ベース領域と対応する開口を有するホトレジスト
の閉じ込めマスク（図示せず）が基板上に形成さ
れる。露出されたエピタキシヤル層１４のマスク
開口中の酸化膜３４を通して、Ｎ型ドーパントを
イオン注入することによつて、PNPのベース３
６のプレカーソルが形成される。エネルギが約10
乃至150Kevで、注入量が１乃至２×1014イオ
ン／cm2の燐イオン（31P+）がこの工程で用いられ
る。その後、第６図に示されるように、残つた窒
化シリコン層２２は熱い燐酸で除去され、次に、
厚さ約80乃至150ナノメータの窒化シリコン層３
８の連続被覆が作られる。窒化シリコン層３８の
厚さは、デバイスに充分な不働化（passivation）
を与え、しかも、後続するデバイスコンタクトの
金属化の一体化に悪影響を与えるトポロジー
（topology）問題を生じないような大きさであ
る。
第６図に示されている次の工程はNPNのエミ
ツタの形成である。製造工程のこの段階におい
て、NPNのベースの焼なましのサイクルは低い
温度で行われたので、Ｐ型の注入は非常に浅い。
開口４０，４２及び４４は窒化シリコン層３８
と、NPNのコレクタのコンタクト領域、NPNの
エミツタ領域及びPNPのベースのコンタクト領
域夫々に対応する下層の二酸化シリコン層とに形
成される。薄い（代表的には20乃至25ナノメー
タ）のスクリーン酸化膜（図示せず）が開口４０
乃至４４で対応する単結晶シリコン上に形成さ
れ、そして、高い注入量でＮ型イオンがNPNの
浅いエミツタ４６を形成するように注入され、他
方で同時に、PNPのベース及びNPNのコレクタ
のための高い導電性のコンタクト領域48及び50が
形成される。NPNのエミツタをイオン注入する
工程のパラメータは約70乃至100Kevのエネルギ
と、１乃至２×1016イオン／cm2の注入量の砒素
（75As+）である。NPNのエミツタをイオン注入
する前に形成された薄い酸化膜は、エミツタ領域
のシリコン結晶の損傷を最小限にするために重要
である。特に、エミツタは、シリコンにおける砒
素の固熔（solid solubility）限度に等しい高濃
度（1020原子／cm3又はそれ以上）にドープされる
ので、スクリーン用の酸化膜は、結晶の損傷が増
殖しないようにするために必要である。また、こ
の酸化膜は、後続する加熱段階の間でのアウト拡
散により、NPNのエミツタ及び他の高濃度にド
ープされたＮ＋領域）からドーパントが失われる
のを阻止する。
NPNのエミツタ４６及びＮ＋コンタクト領域
48及び50のイオン注入の後、その構造は、約900
℃乃至950℃の高温で約50分乃至70分の間、焼な
ましサイクルに置かれ、エミツタの所定の最終深
さの近くまで、エミツタ４６を拡散させる。Ｎ＋
コンタクト領域48及び50中のドーパントも同じよ
うに下方へ同時に拡散する。この高温処理工程の
間、PNPのベース・プレカーソル３６もまた、
PNPのコレクタ３２を横断して下方に拡散し、
これによつて、完全に形成されたPNPのベース
３６′を得る。同様に、PNPのコレクタリーチス
ルーのプレカーソルはPNPコレクタのリーチス
ルー３０′を生ずるよう下方へ拡散する。最後に、
NPNのベース・プレカーソル２８に対応するド
ーパントもまた、NPNのベース２８′を完全に形
成するよう再配分される。従つて、種々の前処理
段階の間で、エピタキシヤル層の種々の領域中に
導入されたドーパントの主要な再配分が、唯１つ
の高温度の焼なまし工程により、制御された態様
で達成される。
第７図を参照して、本発明の方法を更に続ける
と、Ｐコンタクトのマスクと通常の蝕刻技術を使
つて、すべてのＰコンタクトの開口が限定され
る。これらの開口は、NPNのベースコンタクト
の開口５２と、PNPコレクタのリーチスルーの
コンタクトの開口５４と、最終的に形成する
PNPのエミツタ領域及びその自己整合コンタク
トのための開口５６とを含む。このＰコンタクト
窓の限定工程の間、すべてのＮコンタクト窓４
０，４２及び４４はホトレジストのマスクにより
保護されている。次に、ホトレジストは引き剥さ
れる。
次の工程は第８図に示されているように、すべ
てのコンタクト領域は加熱酸化されて、これらの
ドープされた領域の異なつた酸化速度を利用し
て、ドープされた種々の層に異つた厚さの酸化層
を成長させる。特に、Ｐコンタクトは相対的に低
い（硼素）ドーピング、代表的に言えば、（砒素
でドープされた）Ｎ＋コンタクト領域よりも約２
倍程度の大きさで低いドーピングを持つており、
そして、Ｎ＋でドープされた領域の酸化速度はＰ
でドープされた領域の酸化速度より約３乃至４倍
位速いので、Ｐコンタクト中に成長する酸化層は
Ｎ＋コンタクト窓中に成長する酸化層よりも３乃
至４倍位薄い。窓５６に対応するＮでドープされ
た領域中で成長した酸化層は、このＮ領域の相対
的に低いドーパント濃度によつて、Ｐコンタクト
窓に対応する酸化層に近似している。例えば、約
900℃の温度の加熱酸化雰囲気に構造体を曝すこ
とによつて、Ｐコンタクト窓５２及び５４中に成
長する酸化膜は約30ナノメータ、Ｎコンタクト窓
５６中の酸化膜は約35ナノメータ、そしてＮ＋コ
ンタクト窓４０，４２及び４４の酸化膜は約140
ナノメータである。換言すれば、他のすべてのコ
ンタクト領域と比較して、Ｎ＋コンタクト領域は
約100ナノメータ厚い酸化膜が形成される。
このようにして、均一でない厚さの酸化膜が形
成された後、次の加熱酸化工程の間ですべてのコ
ンタクトの酸化を阻止するために、薄い（約50ナ
トノータの厚さ）窒化シリコン層６０が被着され
る。
次に第９図及び第１０図を参照すると、チツプ
上で隣接するデバイス間の干渉（latch−up）を
阻止するために、NPN及びPNPデバイスの間
に、誘電体が設けられる。良好な誘電体による隔
離方法は深い多結晶シリコンか、又はポリイミド
を充填したみぞによる隔離であつて、この方法は
横方向の偽似デバイスの形成を阻止することによ
り、効果的な隔離を与えるばかりでなく、良好な
平面の平坦性を保つことが出来る。まぞを作る方
法は、例えば、米国特許第4381953号や、米国特
許出願第566593号などに示されているように、多
くの公知技術がある。本発明の工程で、みぞを作
る工程は公知技術によつている。これを簡単に説
明すると、みぞのパターンに対応する開口を有す
るホトレジスト層で先づ構造体を被覆する。異方
性反応イオン蝕刻法（RIE）によつて、Ｎ型エピ
タキシヤル層１４と、Ｎ＋のサブコレクタ１２
と、Ｐ−基板１０とを貫通して蝕刻することによ
つて、深く且つ狭いみぞ６２及び６４が形成され
る。ホトレジストは引き剥され、そして、みぞ６
２及び６４の垂直面及び水平面は厚さ80乃至100
ナノメータの酸化ライナ６６を成長させ、次に薄
い（80乃至100ナノメータの厚さ）の窒化シリコ
ン層６８を被着する。窒化シリコン層６８の目的
は、デバイス領域と、隔離部の下のフイールド領
域との移動イオン汚染を阻止することにある。窒
化層６８の下の薄い酸化ライナ６６は窒化シリコ
ン層の歪みを解放するのに使われる。すべてのコ
ンタクトは窒化シリコン層６０によつてマスクさ
れているから、酸化膜６６を形成している間、前
に言及したようなコンタクトの酸化は生じない。
窒化素６８の被着は層６０及び６８の結合した厚
さに窒化膜６０の厚さを増加する。
窒化シリコン／二酸化シリコン層によつて、み
ぞが完全に不働化された後、第１１図に示された
ように、異方性RIEを使うことによつて、すべて
の水平面を被う窒化層６８（及び６０）が除去さ
れる。次に、みぞの底部の薄い酸化層６６と、Ｐ
コンタクト窓５２，５４及びＮコンタクト／エミ
ツタ窓４４の酸化層とを除去する工程が続く。既
に説明したように、より厚い酸化層がＮ＋コンタ
クト窓４０，４２及び４４中に形成されているの
で、この酸化層除去の工程は、これらの窓に対応
する酸化層の一部だけを除去して、第１１図に示
したように、少くとも100ナノメータの厚さの酸
化層が窓の中に残つている。
本発明の次の工程は、窓５２，５４及び５６を
介してＰ型ドーパントの拡散によつて、PNPの
エミツタと高導電度のＰコンタクトとを同時に形
成することである。第１２図を参照して、これ
は、約0.3乃至0.4マイクロメータの程度のNPNの
エミツタ４６の深さに殆ど調和する接合深さを有
する浅いPNPのエミツタ７０を形成するための
BBr3の被着及び拡散によつて達成される。窓５
２及び５４を通して導入される硼素は、NPNの
ベースとPNPのコレクタのリーチスルー夫々の
ために、高い導電度のＰコンタクト領域を形成す
る。PNPのエミツタ７０中のＰ型ドーパント濃
度は、２個の相補型トランジスタの整合した性能
を得るために、代表的には約１×2020原子／cm3に
近い濃度のPNPのエミツタ４６中に存在するド
ーパントの濃度レベルと整合するように調節され
る。また、このＰドーピング工程は、みぞ６２及
び６４夫々の底部において、チヤンネル・ストツ
プ７６及び７８を形成する。
その後、Ｎ＋コンタクト領域（即ち、窓４０，
４２及び４４に対応する領域）中の酸化層は湿式
蝕刻によつて除去され、これによりすべてのコン
タクト領域を露出する。次に、第１３図を参照す
ると、スパツタ被着によつて、みぞの底部を含む
構造全体を、適当な金属の薄層で被うことが示さ
れている。白金、パラジウムなどの群から選ばれ
た硅化物を作る金属が使われる。好ましい金属は
30乃至100ナノメータの範囲の厚さの白金である。
次に、構造体は、白金層がシリコンに接触してい
るすべての場処を焼成することによつて、硅化白
金にするため、約550℃に加熱される。反応しな
かつた白金は、王水を使つた湿式蝕刻によつて除
去される。第１３図は、この方法によつて得られ
た結果物を示す。即ち、８０，８２及び８４は
NPNのコレクタ、エミツタ及びベース夫々に対
応する硅化白金コンタクトを示し、８６，８８及
び９０はPNPのベース、エミツタ及びコレクタ
夫々に対応する硅化白金コンタクトを示し、そし
て、９２及び９４はチヤンネル・ストツパ７６及
び７８夫々を形成した硅化白金コンタクトを示し
ている。NPN及びPNPのエミツタを形成するた
めに使われる酸化／窒化マスクの同じ窓４２及び
５６が、これらのトランジスタ素子を持つ硅化物
コンタクトを設けるために使われるから、２つの
エミツタコンタクトは、夫々のエミツタと完全に
自己整合される。
次に、みぞ６２及び６４は適当な誘電体材料で
充填される。代表的には、回転式添加法によつ
て、ポリイミド材料９６がみぞを充填するよう与
えられる。その後、それは約400℃で焼成され、
第１４図に示されたような構造にするため、酸素
プラズマ中で反応イオン蝕刻される。
次に、通常の被着、リソグラフ及び蝕刻技術に
よつて、PNP及びNPNトランジスタの種々の素
子に電気的コンタクトが設けられる。第１５図を
参照すると、NPNのコレクタ、エミツタ及びベ
ースに対応する電気コンタクトは夫々、９８，１
００及び１０２によつて示されており、PNPの
ベース、エミツタ及びコレクタに対応する電気コ
ンタクトは夫々、１０４，１０６及び１０８で示
されている。
このようにして、近密に整合された性能特性を
有する相補型の堅型トランジスタ構造が形成され
る。第１５図を参照すると、最小的な結果の構造
は、２乃至４×1020原子／cm3の表面濃度で、約
0.3乃至0.4マイクロメータの浅い接合深さを有す
るNPNのエミツタ４６と、３乃至４×1018原
子／cm3の表面濃度で、約0.5乃至0.6マイクロメー
タの接合を有するNPNのベース２８′と、約0.1
乃至0.3マイクロメータのNPNのベース幅と、Ｎ
＋サブコレクタ１２は約１×1020原子／cm3のピー
ク濃度でドープされ、且つエピタキシヤル層１４
は約１×1016原子／cm3の表面濃度で、約１乃至２
マイクロメータの厚さであることと、NPNのコ
レクタのリーチスルー１８は、NPNのコレクタ
の低直列抵抗を与えるエミツタ４６の濃度と等し
い値の表面濃度を与えることとで構成される。堅
型PNPトランジスタは、NPNのエミツタ４６の
接合幅及び７×1019乃至１×2020原子／cm3の濃度
と全く同一とは言わないまでも、これらと充分調
和する浅い接合を有するエミツタ７０で構成さ
れ、PNPのベース３６′の接合深さ及び濃度は
NPNベース２８′の接合深さと調和し、PNPの
コレクタ３２は約５乃至50×1017原子／cm3の表面
ピーク濃度を持ち、且つ約0.5マイクロメータと
0.6マイクロメータとの間の幅を持つている。
PNPのコレクタのためのリーチスルー３０′は
NPNのベース２８′と同じ全体的な濃度プロフイ
ールを有し、NPNのコンタクト領域の表面濃度
はPNPのコレクタの低い直列抵抗を与えるPNP
エミツタの表面濃度の値と同じである。上述のプ
ロフイールを持つNPNデバイスの電流利得は80
乃至100の範囲にあり、カツトオフ周波数は約７
乃至９ギガヘルツである。PNPデバイスの電流
利得は約10乃至20で、カツトオフ周波数は約１乃
至３ギガヘルツである。
製造方法の観点から、NPNサブコレクタ１２
を形成し、且つエピタキシヤル層を介してイオン
注入することによりＮ型エピタキシヤル層１４を
被着した後に、PNPのコレクタ３２が形成され
るので、本発明の方法は、デイスロケーシヨンと
か、従来技術のＮ型エピタキシヤル層特性の消
失、即ち反対ドーピングとかを発生しない。
Ｅ 発明の効果 本発明の製造方法によれば、先行する技術の処
理工程の間にエピタキシヤル層の異なるトランジ
スタのベース原形領域及びコレクタ垂直延長路原
形領域中にイオン注入されたドーパントが単一の
高温焼なまし工程により再分布してトランジスタ
の究局的な各能動領域を形成するのでNPNトラ
ンジスタの性能を劣化させる高温焼なまし工程数
が削減される。
更に、PNPトランジスタの埋没コレクタがエ
ピタキシヤル層の表面を基準面にしてイオン注入
されるのでそのコレクタのドーピング・プロフイ
ールを非常に正確に制御できる。同様に、PNP
トランジスタのベース及びエミツタもコレクタと
同一基準面からのドーピングにより形成されるの
で接合の深さ及びこれらのドーピング・プロフイ
ールが正確に決定され、制御できる。
本発明の半導体の製造方法によつて、PNPト
ランジスタとNPNトランジスタで構成される相
補型の堅型バイポーラトランジスタは構造を精密
に制御することが出来、従つて、浅いエミツタ接
合を有する高性能NPNトランジスタと整合した
PNPトランジスタを有する相補型バイポーラト
ランジスタ対を得ることが出来、その結果、信頼
性ある高性能で低い電力消費の集積回路を得るこ
とが出来る。
【図面の簡単な説明】
第１図、第２図、第３図、第４図、第５図、第
６図、第７図、第８図、第９図、第１０図、第１
１図、第１２図、第１３図、第１４図及び第１５
図は、第１５図に示された新規な整合された性能
の相補型竪型バイポーラ構造に到達する本発明の
半導体装置の製造方法の工程を説明するため、工
程の順序に沿つて半導体構造の断面を示す図であ
る。

Claims (1)

  1. 【特許請求の範囲】 １ 表面にＮ（又はＰ）導電型エピタキシヤル層
    １４を有するＰ（又はＮ）導電型半導体基板１０
    を準備する工程と、 上記エピタキシヤル層の表面をNPNトランジ
    スタ区画及びPNPトランジスタ区画に区分し、
    両トランジスタ区画の表面部分に、マスクを介し
    てＰ（又はＮ）導電型イオンの注入により、NPN
    （又はPNP）トランジスタのベース原形領域
    （28）及びPNP（又はNPN）トランジスタのコレ
    クタ垂直延長路原形領域（30）を同時に形成する
    工程と、 上記コレクタ垂直延長路原形領域よりも長い水
    平方向寸法に亘つてPNP（又はNPN）トランジ
    スタ区画内にＰ（又はＮ）導電型イオンを深く注
    入することにより、PNP（又はNPN）トランジ
    スタのコレクタ３２をエピタキシヤル層下部に埋
    没して構成する工程と、 上記埋没コレクタの一部に対応するPNP（又は
    NPN）トランジスタ区画の表面部分に、マスク
    を介してＮ（又はＰ）導電型イオンの注入により、
    PNP（又はNPN）トランジスタのベース原形領
    域（36）を形成する工程と、 NPN（又はPNP）トランジスタの上記ベース
    原形領域（28）の表面部分にマスクを介してＮ
    （又はＰ）導電型の浅いエミツタ４６を形成する
    工程と、 上記半導体基板を高温焼なまし雰囲気に置いて
    両トランジスタの各ベース原形領域（28）、（36）
    及びPNP（又はNPN）トランジスタのコレクタ
    垂直延長路原形領域（30）から各ドーパントを
    各々下方拡散させて実質的に再分布させることに
    より、PNP（又はNPN）トランジスタの埋没コ
    レクタ３２に達するベース３６′及びコレクタ垂
    直延長路３０′並びにNPN（又はPNP）トランジ
    スタのベース２８′を同時に形成する工程と、 PNP（又はNPN）トランジスタのベース３
    ６′の表面部分にマスクを介してＰ（又はＮ）導電
    型の浅いエミツタ７０を形成する工程と、 より成る相補型バイポーラトランジスタ対を含む
    集積半導体装置の製造方法。
JP62009212A 1986-04-28 1987-01-20 集積半導体装置の製造方法 Granted JPS62256465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/856,521 US4719185A (en) 1986-04-28 1986-04-28 Method of making shallow junction complementary vertical bipolar transistor pair
US856521 1986-04-28

Publications (2)

Publication Number Publication Date
JPS62256465A JPS62256465A (ja) 1987-11-09
JPH0583195B2 true JPH0583195B2 (ja) 1993-11-25

Family

ID=25323834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62009212A Granted JPS62256465A (ja) 1986-04-28 1987-01-20 集積半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4719185A (ja)
EP (1) EP0243622B1 (ja)
JP (1) JPS62256465A (ja)
CA (1) CA1243421A (ja)
DE (1) DE3788453T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051805A (en) * 1987-07-15 1991-09-24 Rockwell International Corporation Sub-micron bipolar devices with sub-micron contacts
US5055418A (en) * 1987-07-29 1991-10-08 National Semiconductor Corporation Process for fabricating complementary contactless vertical bipolar transistors
US5270224A (en) * 1988-03-11 1993-12-14 Fujitsu Limited Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US4900689A (en) * 1988-12-08 1990-02-13 Harris Corporation Method of fabrication of isolated islands for complementary bipolar devices
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US5151378A (en) * 1991-06-18 1992-09-29 National Semiconductor Corporation Self-aligned planar monolithic integrated circuit vertical transistor process
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
KR950034673A (ko) * 1994-04-20 1995-12-28 윌리엄 이. 힐러 로우-케이 유전체를 사용하는 트랜지스터 분리 방법 및 장치
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6649477B2 (en) * 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US7226835B2 (en) * 2001-12-28 2007-06-05 Texas Instruments Incorporated Versatile system for optimizing current gain in bipolar transistor structures
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
JP3967193B2 (ja) * 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
DE10358047A1 (de) * 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8766235B2 (en) 2012-03-08 2014-07-01 Micron Technology, Inc. Bipolar junction transistors and memory arrays
JP6333483B2 (ja) 2014-12-24 2018-05-30 スリーエム イノベイティブ プロパティズ カンパニー リボン及びストランドを有するポリマーネット、及びその製造方法
US10134721B2 (en) * 2016-08-01 2018-11-20 Texas Instruments Incorporated Variable holding voltage silicon controlled rectifier using separate and distinct bipolars

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3617827A (en) * 1970-03-30 1971-11-02 Albert Schmitz Semiconductor device with complementary transistors
US3730786A (en) * 1970-09-03 1973-05-01 Ibm Performance matched complementary pair transistors
IT946150B (it) * 1971-12-15 1973-05-21 Ates Componenti Elettron Perfezionamento al processo plana re epistssiale per la produzione di circuiti integrati lineari di potenza
JPS5017180A (ja) * 1973-06-13 1975-02-22
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
JPS55156366A (en) * 1979-05-24 1980-12-05 Toshiba Corp Semiconductor device
US4485552A (en) * 1980-01-18 1984-12-04 International Business Machines Corporation Complementary transistor structure and method for manufacture
US4381953A (en) * 1980-03-24 1983-05-03 International Business Machines Corporation Polysilicon-base self-aligned bipolar transistor process
US4339767A (en) * 1980-05-05 1982-07-13 International Business Machines Corporation High performance PNP and NPN transistor structure
US4553318A (en) * 1983-05-02 1985-11-19 Rca Corporation Method of making integrated PNP and NPN bipolar transistors and junction field effect transistor
JPS60194558A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US4719185A (en) 1988-01-12
EP0243622A3 (en) 1990-11-28
DE3788453D1 (de) 1994-01-27
EP0243622A2 (en) 1987-11-04
EP0243622B1 (en) 1993-12-15
DE3788453T2 (de) 1994-06-23
JPS62256465A (ja) 1987-11-09
CA1243421A (en) 1988-10-18

Similar Documents

Publication Publication Date Title
JPH0583195B2 (ja)
CA1267444A (en) Bicmos process having narrow bipolar emitter and implanted aluminum isolation
US4066473A (en) Method of fabricating high-gain transistors
US7015551B2 (en) Semiconductor device and method of fabricating same
US5082796A (en) Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
JPH04226066A (ja) Ｂｉｃｍｏｓ装置及びその製造方法
KR20010031975A (ko) 횡형 바이폴라 트랜지스터 및 그 제조방법
KR950006478B1 (ko) 자기정렬된 쌍극성 트랜지스터의 제조방법
JP3459657B2 (ja) 半導体装置の製造方法
JPH04226064A (ja) 半導体装置用の相互接続体及びその製造方法
US4485552A (en) Complementary transistor structure and method for manufacture
US5443994A (en) Method of fabricating a semiconductor device having a borosilicate glass spacer
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
WO1987001238A1 (en) Fabricating a semiconductor device with buried oxide
US5081518A (en) Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers
JPH04363046A (ja) 半導体装置の製造方法
KR970000425B1 (ko) BiCMOS형 전계효과 트랜지스터 및 그의 제조방법
US5998843A (en) Semiconductor device with stable threshold voltages
US5236851A (en) Method for fabricating semiconductor devices
US5717227A (en) Bipolar junction transistors having insulated gate electrodes
KR20010015135A (ko) 저온 계수 저항기
KR100395159B1 (ko) 규소게르마늄을 이용한 바이씨모스 소자 제조 방법
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JPH10256407A (ja) 半導体装置及びその製造方法
JP3247106B2 (ja) 集積回路の製法と集積回路構造