JPH0680688B2 - プレーナ型半導体デバイス体とその製法 - Google Patents

プレーナ型半導体デバイス体とその製法

Info

Publication number
JPH0680688B2
JPH0680688B2 JP59196508A JP19650884A JPH0680688B2 JP H0680688 B2 JPH0680688 B2 JP H0680688B2 JP 59196508 A JP59196508 A JP 59196508A JP 19650884 A JP19650884 A JP 19650884A JP H0680688 B2 JPH0680688 B2 JP H0680688B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
doped
regions
device body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59196508A
Other languages
English (en)
Other versions
JPS6086874A (ja
Inventor
ヤーコプ、フーバー
エワルト、ペツテンパウル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS6086874A publication Critical patent/JPS6086874A/ja
Publication of JPH0680688B2 publication Critical patent/JPH0680688B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、化学物半導体材料から成る半絶縁性基板お
よび該基板上に集積された少なくとも１つの他の半導体
デバイスを静放電から保護するための基板上に集積され
た半導体保護ダイオードを有するプレーナ型半導体デバ
イス体およびその製造方法に関する。
〔従来の技術〕
この種の半導体ダイオードは欧州特許第0003130号明細
書によりバルク・ダイオードという名称をもつて公知で
ある。このダイオードは互に境を接する三つの半導体層
で構成されるNPN又はPNP3層構造であり、各半導体層に
はオーム接触が設けられ、３層構造の中間層はエネルギ
ー障壁を低くするため極めて薄く作られ、外部から電極
に電圧が印加されていなくても中間層全体が自由キヤリ
ヤ空乏層となるようにドープされている。バルク・ダイ
オードとして構成されたこの種のダイオードはガリウム
・ヒ素系の半導体デバイスにおいての保護ダイオードと
して使用することは著しく困難であり、時には不可能で
ある。そのためにはガリウム・ヒ素に対して高濃度のｐ
ドーピングが必要となるが、これはよく知られているよ
うに極めて困難であるか不可能である。この外に半絶縁
性の基板上に作られたガリウム・ヒ素デバイスは静放電
に対して著しく敏感である。従つて従来化合物半導体の
半絶縁性基板上に保護ダイオードが組み込まれたことは
ない。ガリウム・ヒ素デバイスの静放電に対する感受性
とこの種のデバイスが主としてプレーナ素子として半絶
縁性基板上に構成されるという事実から、半絶縁性基上
のガリウム・ヒ素デバイスに対するプレーナ形保護ダイ
オードの製作方法は特別な重要性を持つている。
文献「Microelectronics and Reliability」（第22巻、
1988年、No.2、187〜193頁）から、基板および該基板上
に集積された少なくとも１つの他の半導体デバイスを静
放電から保護するための基板上に集積された半導体保護
ダイオードを有するプレーナ型半導体デバイス体が公知
である。これにおいては、半導体保護ダイオードは３つ
の相互に境を接する領域から成り、その際２つの同種ド
ープされた領域は第３の領域によって隔離されており、
２つの同種ドープされた領域はオーム接触を有する。さ
らに、第３の領域は半導体保護ダイオードが所定のしき
い値電圧を有するような幾何学的寸法を有し、２つの同
種ドープされた領域上のオーム接触は第３の領域に対し
て間隔を有している。
また、「IEEE Journal of Solid State Circuits」（SC
−17巻、No.4、1982年８月、648〜652頁）からは、保護
ダイオードによって静放電から保護されたGaAs基板中に
集積されたMESFETが公知である。その際、保護ダイオー
ドは特別なシリコンから成る基板上に配置されている。
［発明が解決すべき問題点］ この発明の目的は、前記の文献「Microelectronics and
Reliability」に記載されたような公知技術において、
所定のしきい値を有する保護ダイオードを化合物半導体
材料から成る半絶縁静基板中に集積可能なように構成す
ることにある。
［問題点を解決するための手段］ この目的は、特許請求の範囲第１項に記載されたような
半導体デバイス体の基板上に集積された半導体保護ダイ
オードを有するプレーナ型半導体デバイス体によって達
成される。
〔作用効果〕
この発明のダイオードによつて半絶縁性の基板上のガリ
ウム・ヒ素デバイスに対する保護ダイオードの製作が可
能となり、しかもこの発明のダイオードは比較的低い製
作費と従来検証済みの技術によつて実現可能である。２
つの同種ドープされた領域（３、４）上のオーム接触
（６、７）が第３の領域（５）に対して間隔（ｃ）を有
することにより（第２図参照）、第３の領域内の基板の
筋条の局所的な焼損（バーンアウト）が回避され得る。
この焼損は、接触境界面において先端放電を誘起する突
出した、たとえば金属突起、汚染粒子またはフォトエッ
チングの失敗箇所のような不規則部分における電界の過
上昇に基づくものであり、この異常に高い電界強度の箇
所において、プラズマが発生し、生じた放電が焼損をも
たらす。
半絶縁性の半導体基板として２成分、３成分又は４成分
化合物半導体例えばガリウム・ヒ素、インジウム・リン
又はガリウム・アルミニウム・ヒ素を使用することもこ
の発明の枠内にある。この発明によるダイオードはこの
種の基板上に技術的に容易にかつ低い製作費をもつて製
作することができる。従来公知のダイオード例えばNPN
ダイオードは化合物半導体の基板上には実際上製作不可
能である。この場合1ccm当り1020個のドーパントという
高いｐドープ密度が必要となるが、化合物半導体に対し
てこのように高密度のｐドーピングの効果的な実施は不
可能である。化合物半導体に高密度にドープするとその
結晶構造が大きく乱され、所望の効果の達成が不可能と
なるかあるいは化合物半導体内のドーパントの両性特性
に基き所望のものとは逆の作用を行なうようになる。
両方の同種ドープ領域をｎドープとすることもこの発明
の枠内にある。多くの化合物半導体ではｎドーピングの
方がｐドーピングよりも容易である。
ただし場合によつては同種ドープの２領域をｐドープと
する方が有利であることもあり得る。
多くの応用分野では両方の同種ドープ領域を等しいドー
ピング濃度とするのが有利であるが、特殊の応用方面で
は両方の同種ドープ領域のドーピング濃度を別にする方
が有利である。
ある応用分野では二つの同種ドープ領域の少くとも一方
を真性半導体領域とは異つた半導体材料とする方が有利
である。
ダイオードの３領域中の少くとも一つが半導体基板とは
異つた半導体材料であることが有利な場合もある。
この発明による半導体デバイス体の製造は次の工程によ
るのが有利である。まず、化合物半導体材料から成る半
絶縁性半導体基板が、同種ドープされた少なくとも２つ
の分離した領域を備え、ドープされた両領域の間の中間
領域はこれが真性半導体でない場合には真性半導体領域
として形成され、ドープされた両領域の上にオーム接触
層が形成されて合金化され、全面的な表面安定化処理が
行われる。
ある種の応用分野に対してはドープ領域をイオン注入と
それに続く回復処理によつて設けるのが有利である。別
の応用分野では両側のドープ領域を真性半導体基板上に
全面的にエピタキシヤル成長されたドープ半導体層から
作る方が有利である。このエピタキシヤル半導体層には
写真蝕刻により構造を作り、ドープ領域となるエピタキ
シヤル半導体層部分は基板表面上に残し、真性領域が作
られる個所ではエピタキシヤル半導体層を真性基板に達
するまで完全に除去する。
同種ドープ領域をエピタキシヤル又はイオン注入によつ
て真性半導体基板上に設け、真性領域を絶縁性イオン注
入例えば酸素又は水素のイオン注入によつて作ることも
この発明の枠内にある。
〔実施例〕
図面を参照し実施例についてこの発明を更に詳細に説明
する。
第１図にこの発明による半導体ダイオード１の断面を示
す。２成分、３成分又は４成分化合物半導体例えばガリ
ウム・ヒ素、インジウム・リン又はガリウム・アルミニ
ウム・ヒ素から成る半絶縁性の半導体基板２の表面に例
えばｎ型に同種ドープされた二つの領域3,4が設けら
れ、これらの領域の間に真性領域５が置かれている。半
導体基板２が真性半導体である場合には、領域５は両側
のドープ領域３と４の間にそのまま残された中間領域と
して始めから真性である。半導体基板２が真性でないと
きは、領域５は真性となるように処理される。ドープ領
域３と４には例えばゲルマニウム・金をベースとするオ
ーム接触層6,7がとりつけられる。一例としてはゲルマ
ニウム・金・クロム・金の層列又はゲルマニウム・金・
ニッケル・金の層列を領域3,4の上に設けることができ
る。
第２図は第１図の半導体ダイオード１の平面図である。
第１図と対応する部分は同じ番号で示されているので更
めて説明しない。ｄはダイオードの長さ即ち真性半導体
層５の幅であり、ｃは真性層５とドープ領域3,4上のオ
ーム接触6,7との間の間隔である。ｂはダイオードの幅
即ちドープ領域3,4の真性領域５の長辺に平行な拡がり
である。
基板がガリウム・ヒ素であり、ドープ領域３と４が互に
等しいドーピング密度をもつてシリコンをドープされ、
その密度が約３×1017cm-3であり、オーム接触層がゲル
マニウム・金・クロム・金組成である特定の実施例では
寸法b,c,dがｂ＝80μｍ、ｃ＝15μｍ、ｄ＝1.5μｍとな
つている。
第３図にこの特定の実施例の電流電圧特性曲線を示す。
第３図にこの特定の実施例の電流電圧特性曲線を示す。
この特定の寸法b,c,dと特に選ばれた材料に対しては特
性曲線８から分るように約一2.5Vから＋2.5Vの電圧範囲
で電流Ｉが０である。この電圧範囲の外側では電流が電
圧と共に急上昇するが、これはキヤリヤがトンネル効果
により真性領域５を通り抜けることに帰するものであ
る。この発明による半導体ダイオードの特殊の形態、特
にドープ領域３と４の間の間隔を決定する真性領域５の
長さｄによつて半導体ダイオードのしきい値電圧を変化
させることができる。真性領域５を通してのキヤリヤの
トンネル効果による通り抜けは、この領域が狭い程低い
外部印加電圧において生ずる。
この発明による半導体ダイオードは第１図、第２図に示
した形態に限定されるものではなく、種々の形状とする
ことができる。例えば円対称の円盤形ダイオードとする
ことも可能である。
この発明によるダイオードは例えばガリウム・ヒ素系の
デバイス、特にガリウム・ヒ素電界効果トランジスタに
対する保護ダイオードとして使用される。この場合半導
体ダイオード１はゲートとソース又は規準電位の間に挿
入される。
この発明によるダイオードは特定のしきい値電圧特に低
いしきい値電圧を必要とする総ての応用分野でも好適で
ある。特にインパツトダイオード又はクランプ・ダイオ
ードとしてバイポーラ・トランジスタのスイッチング速
度の上昇に適している。
この発明による半導体ダイオードの長所は、プレーナ形
デバイスとして構成され、それによつて化合物半導体例
えばガリウム・ヒ素の集積回路をも可能にすることであ
る。
第４図乃至第６図にこの発明による半導体ダイオードの
製造過程の３段階を示す。
第４図には２成分、３成分又は４成分化合物半導体例え
ばガリウム・ヒ素、インジウム・リン、ガリウム・アル
ミニウム・ヒ素等の半絶縁性材料の半導体基板２の断面
の一部が示されている。この基板は真性半導体とするこ
とができる。基板内にドープ領域3,4を作るため基板表
面に第１感光樹脂マスク９を設ける。このマスクには領
域３と４の形成個所に開孔があり、この開孔を通して拡
散又はイオン注入によりドープ領域３と４が作られる。
領域3,4は多くの場合ｎドープとする。領域３と４に対
して同種ではあるが濃度の異るドーピングを行なう場合
には、第４図に示されている工程段の前に補助の写真蝕
刻過程を追加してドープ濃度を低くする方の領域例えば
３を被覆し、領域４は露出させておく。場合によつては
これを逆にしてもよい。イオン注入によつてドープする
場合にはイオン注入処理に続いて例えば840℃、20分間
の回復処理を実施する。
第４図の構造から第１感光樹脂マスク９を除去し、オー
ム接触層を設けるための開孔を備える第２感光樹脂マス
ク10をとりつけた半導体チツプの一部を第５図に示す。
マスク10の開孔内には例えば蒸着によつてオーム接触層
６と７を設ける（第６図）。
オーム接触層を設けた後第２感光樹脂マスクを例えばリ
フトオフ法によつて除去した半導体チツプの一部を第６
図に示す。オーム接触層6,7は特にゲルマニウム・金系
のものであり例えばゲルマニウム・金・クロム・金層列
又はゲルマニウム・金・ニッケル・金層列をすることが
できる。ドープ領域３と４の間には真性半導体領域５が
置かれている。半導体基板２が真性であれば領域５は領
域３と４を離しておくだけで自然に形成されるが、基板
２が真性でない場合には適当なドーピングによつて領域
５の個所を真性にする。半導体基板は一般には半絶縁性
の材料で作られ、無ドープ状態では室温において104Ωc
mの比抵抗を示す。
第４図乃至第６図の工程の代りに真性半導体基板２の表
面に全体がｎ型又はn+型にドープされたエピタキシヤル
層を析出させ、第４図に示した感光樹脂マスク９の陰画
に相当する感光樹脂マスクを使用してこのエピタキシヤ
ル層を基板表面に達するまで蝕刻することも可能であ
る。これによつてもドープ領域３と４の間に真性半導体
領域５がはさまれた構造が作られる。オーム接触６と７
の形成は第５図、第６図の場合と同じ方法による。
【図面の簡単な説明】
第１図と第２図はこの発明の一つの実施例の一部の断面
図と平面図、第３図はこの実施例の電流電圧特性曲線を
示し、第４図乃至第６図は第１図、第２図の半導体ダイ
オードの製造工程の３段階においての半導体チツプの断
面構造を示す。第１図、第２図において2:半導体基板、
３と4:同種ドープ領域、5:真性半導体領域、６と7:オー
ム接触。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/91 Ｈ０１Ｌ 29/91 Ｆ (56)参考文献 特開 昭58−51577（ＪＰ，Ａ) 特開 昭57−102076（ＪＰ，Ａ)

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】化合物半導体材料から成る半絶縁性基板
    （２）および該基板（２）上に集積された少なくとも１
    つの他の半導体デバイスを静放電から保護するための基
    板（２）上に集積された半導体保護ダイオード（１）を
    有するプレーナ型半導体デバイス体において、該半導体
    保護ダイオード（１）は基板表面に形成された３つの相
    互に境を接する領域（３、４、５）から成り、その際２
    つの同種ドープされた領域（３、４）は第３の領域
    （５）によって隔離されており、２つの同種ドープされ
    た領域（３、４）はオーム接触（６、７）を有し、その
    際第３の領域（５）は真性半導体であり、その幾何学的
    寸法はある値のダイオード印加電圧と動作温度において
    両側の同種ドープ領域（３、４）の間で第３の領域
    （５）を通してのキャリアのトンネル効果による流通が
    可能でありかつ半導体保護ダイオード（１）が所定のし
    きい値電圧を有するような大きさであり、２つの同種ド
    ープされた領域（３、４）上のオーム接触（６、７）は
    第３の領域（５）に対して間隔（ｃ）を有することを特
    徴とするプレーナ型半導体デバイス体。
  2. 【請求項２】半導体基板（２）がガリウム・ヒ素、イン
    ジウム・リン、またはガリウム・アルミニウム・ヒ素か
    ら成ることを特徴とする特許請求の範囲第１項記載のプ
    レーナ型半導体デバイス体。
  3. 【請求項３】同種ドープされた２つの領域（３、４）が
    ｎドープされていることを特徴とする特許請求の範囲第
    １項または第２項記載のプレーナ型半導体デバイス体。
  4. 【請求項４】同種ドープされた２つの領域（３、４）が
    ｐドープされていることを特徴とする特許請求の範囲第
    １項または第２項記載のプレーナ型半導体デバイス体。
  5. 【請求項５】同種ドープされた２つの領域（３、４）が
    等しいドーピング濃度を示すことを特徴とする特許請求
    の範囲第１項ないし第４項のいずれか１つに記載のプレ
    ーナ型半導体デバイス体。
  6. 【請求項６】同種ドープされた２つの領域（３、４）が
    互いに異なるドーピング濃度を示すことを特徴とする特
    許請求の範囲第１項ないし第４項のいずれか１つに記載
    のプレーナ型半導体デバイス体。
  7. 【請求項７】３つの領域（３、４、５）中の少なくとも
    １つが半導体基板（２）とは異なる材料から成ることを
    特徴とする特許請求の範囲第１項ないし第６項のいずれ
    か１つに記載のプレーナ型半導体デバイス体。
  8. 【請求項８】化合物半導体材料から成る半絶縁性基板
    （２）および該基板（２）上に集積された少なくとも１
    つの他の半導体デバイスを静放電から保護するための基
    板（２）上に集積された半導体保護ダイオード（１）を
    有するプレーナ型半導体デバイス体の製造方法におい
    て、次の工程： ａ）化合物半導体材料から成る半絶縁性半導体基板
    （２）の表面に、マスクを使用して同種ドープされた少
    なくとも２つの分離した領域（３、４）が形成されるこ
    と、 ｂ）ドープされた両領域（３、４）の間の第３の領域
    （５）は真性半導体となるように形成され、その幾何学
    的寸法はある値のダイオード印加電圧と動作温度におい
    て両側の同種ドープ領域（３、４）の間で第３の領域
    （５）を通してのキャリアのトンネル効果による流通が
    可能でありかつ半導体保護ダイオード（１）が所定のし
    きい値電圧を有するような大きさであること、 ｃ）ドープされた両領域（３、４）の上にオーム接触
    （６、７）が形成されて、合金化されること、 ｄ）全面的な表面安定化処理が行われること から成ることを特徴とするプレーナ型半導体デバイス体
    の製造方法。
  9. 【請求項９】ドープされた両領域（３、４）がイオン注
    入とそれに続く回復処理によって作られることを特徴と
    する特許請求の範囲第８項記載の方法。
  10. 【請求項１０】ドープされた両領域（３、４）が真性半
    導体基板（２）の上に全面的にエピタキシヤル成長した
    ドープ半導体層によって作られ、続いてこのエピタキシ
    ヤル成長半導体層に写真蝕刻法によって次のように構造
    が作られること、すなわちドープされた両領域（３、
    ４）が備えられた個所にドープされたエピタキシヤル成
    長された半導体層がそのまま残され、真性半導体の領域
    が備えられた個所においてはドープされたエピタキシヤ
    ル成長された半導体層が基板に達するまで完全に除去さ
    れることを特徴とする特許請求の範囲第８項記載の方
    法。
  11. 【請求項１１】ドープされた両領域（３、４）がまず全
    面的なエピタキシヤル成長またはイオン注入によって真
    性半導体基板（２）の上に形成され、真性半導体領域
    （５）が全面的にエピタキシヤル成長またはイオン注入
    された領域上に絶縁性イオン注入を行うことによって作
    られることを特徴とする特許請求の範囲第８項記載の方
    法。
  12. 【請求項１２】絶縁性イオン注入が酸素イオンまたは水
    素イオンの注入であることを特徴とする特許請求の範囲
    第11項記載の方法。
JP59196508A 1983-09-21 1984-09-19 プレーナ型半導体デバイス体とその製法 Expired - Lifetime JPH0680688B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3334167.2 1983-09-21
DE19833334167 DE3334167A1 (de) 1983-09-21 1983-09-21 Halbleiterdiode

Publications (2)

Publication Number Publication Date
JPS6086874A JPS6086874A (ja) 1985-05-16
JPH0680688B2 true JPH0680688B2 (ja) 1994-10-12

Family

ID=6209708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59196508A Expired - Lifetime JPH0680688B2 (ja) 1983-09-21 1984-09-19 プレーナ型半導体デバイス体とその製法

Country Status (4)

Country Link
US (1) US5047355A (ja)
EP (1) EP0140095B1 (ja)
JP (1) JPH0680688B2 (ja)
DE (2) DE3334167A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292965A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体集積回路装置
JP2773474B2 (ja) * 1991-08-06 1998-07-09 日本電気株式会社 半導体装置
US5475341A (en) * 1992-06-01 1995-12-12 Yale University Sub-nanoscale electronic systems and devices
US6320200B1 (en) 1992-06-01 2001-11-20 Yale University Sub-nanoscale electronic devices and processes
US6204431B1 (en) 1994-03-09 2001-03-20 Abbott Laboratories Transgenic non-human mammals expressing heterologous glycosyltransferase DNA sequences produce oligosaccharides and glycoproteins in their milk
US5750176A (en) * 1994-03-09 1998-05-12 Abbott Laboratories Transgenic non-human mammal milk comprising 2'-fucosyl-lactose
WO1997045877A1 (fr) * 1996-05-31 1997-12-04 Hitachi, Ltd. Dispositif semi-conducteur et sa fabrication
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
CN1324708C (zh) * 2002-09-09 2007-07-04 三洋电机株式会社 保护元件
JP2004260139A (ja) 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
JP4939750B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
DE102007058003B4 (de) * 2007-12-03 2019-12-05 Infineon Technologies Ag Halbleiterbauelement, Sensorelement, Verwendung eines Halbleiterbauelements sowie Verfahren zur Abwehr von Lichtangriffen
US9219056B2 (en) * 2012-03-27 2015-12-22 International Business Machines Corporation Passive devices for FinFET integrated circuit technologies
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
MX2022013173A (es) 2020-04-24 2022-11-30 Hoffmann La Roche Modulacion de enzimas y vias con compuestos de sulfhidrilo y sus derivados.

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE517808A (ja) * 1952-03-14
US3184350A (en) * 1962-04-02 1965-05-18 Ibm Fluorocarbon compound used in masking of epitaxial growth of semiconductors by vapordeposition
US3270231A (en) * 1964-07-29 1966-08-30 Gen Motors Corp Dynamoelectric machine means
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3469155A (en) * 1966-09-23 1969-09-23 Westinghouse Electric Corp Punch-through means integrated with mos type devices for protection against insulation layer breakdown
US3445686A (en) * 1967-01-13 1969-05-20 Ibm Solid state transformer
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
US3532562A (en) * 1968-10-28 1970-10-06 Us Navy Ohmic low resistance contact to gallium arsenide
GB1276791A (en) * 1969-01-22 1972-06-07 Tokyo Shibaura Electric Co Semiconductor device
US3749614A (en) * 1970-09-14 1973-07-31 Rca Corp Fabrication of semiconductor devices
US3769694A (en) * 1970-12-28 1973-11-06 Gen Electric Ohmic contact for group iii-v p-type semiconductors
FR2337424A1 (fr) * 1975-12-31 1977-07-29 Thomson Csf Procede de fabrication d'un bloc semi-conducteur comportant une ou plusieurs paires de diodes " tete-beche ", et son application a des dispositifs hyperfrequence
US4173763A (en) * 1977-06-09 1979-11-06 International Business Machines Corporation Heterojunction tunneling base transistor
JPS5910587B2 (ja) * 1977-08-10 1984-03-09 株式会社日立製作所 半導体装置の保護装置
US4252580A (en) * 1977-10-27 1981-02-24 Messick Louis J Method of producing a microwave InP/SiO2 insulated gate field effect transistor
US4277883A (en) * 1977-12-27 1981-07-14 Raytheon Company Integrated circuit manufacturing method
DE2800820A1 (de) * 1978-01-10 1979-09-27 Hermann Dr Ing Mader Halbleiter-diode
US4263057A (en) * 1978-04-19 1981-04-21 Rca Corporation Method of manufacturing short channel MOS devices
US4546366A (en) * 1978-04-24 1985-10-08 Buchanan Bobby L Polysilicon/silicon junction field effect transistors and integrated circuits (POSFET)
US4198644A (en) * 1978-06-09 1980-04-15 The United States Of America As Represented By The Secretary Of The Army Tunnel diode
US4268844A (en) * 1979-12-31 1981-05-19 The United States Of America As Represented By The Secretary Of The Navy Insulated gate field-effect transistors
US4286275A (en) * 1980-02-04 1981-08-25 International Business Machines Corporation Semiconductor device
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
JPS57102076A (en) * 1980-12-17 1982-06-24 Seiko Epson Corp Switching element
US4371884A (en) * 1981-01-23 1983-02-01 The United States Of America As Represented By The Secretary Of The Army InAs-GaSb Tunnel diode
JPS57128983A (en) * 1981-02-02 1982-08-10 Nec Corp Pin diode
US4396931A (en) * 1981-06-12 1983-08-02 International Business Machines Corporation Tunnel emitter upper valley transistor
US4527213A (en) * 1981-11-27 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with circuits for protecting an input section against an external surge
US4468851A (en) * 1981-12-14 1984-09-04 The United States Of America As Represented By The Secretary Of The Navy Process for making a heterojunction source-drain insulated gate field-effect transistors utilizing diffusion to form the lattice
US4494016A (en) * 1982-07-26 1985-01-15 Sperry Corporation High performance MESFET transistor for VLSI implementation
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
US4583105A (en) * 1982-12-30 1986-04-15 International Business Machines Corporation Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
US4504840A (en) * 1983-03-28 1985-03-12 International Business Machines Corporation Thermal printing with ink replenishment
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4581621A (en) * 1984-07-02 1986-04-08 Texas Instruments Incorporated Quantum device output switch

Also Published As

Publication number Publication date
US5047355A (en) 1991-09-10
DE3334167A1 (de) 1985-04-04
DE3483769D1 (de) 1991-01-31
JPS6086874A (ja) 1985-05-16
EP0140095B1 (de) 1990-12-19
EP0140095A1 (de) 1985-05-08

Similar Documents

Publication Publication Date Title
JPH0680688B2 (ja) プレーナ型半導体デバイス体とその製法
EP0549373B1 (en) Tunnel transistor and method of manufacturing same
US7112865B2 (en) Diode and method for manufacturing the same
US4009483A (en) Implementation of surface sensitive semiconductor devices
JPH037149B2 (ja)
JPS61287266A (ja) 半導体デバイス
KR890004972B1 (ko) 이질접합 바이폴라 트랜지스터 및 그의 제조방법
JPH0347593B2 (ja)
US4590664A (en) Method of fabricating low noise reference diodes and transistors
JP3692157B2 (ja) 可制御のパワー半導体素子
JP4142114B2 (ja) 相補形ヘテロ接合デバイスおよびその製造方法
JPH0624208B2 (ja) 半導体装置
US4661838A (en) High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4764796A (en) Heterojunction field effect transistor with two-dimensional electron layer
EP0288681B1 (en) Heterojunction bipolar transistor
US4771324A (en) Heterojunction field effect device having an implanted region within a device channel
US5146297A (en) Precision voltage reference with lattice damage
EP0092645B1 (en) Transistor and circuit including a transistor
US5872391A (en) Bipolar junction transistors having an increased safe operating area
JPS5921170B2 (ja) Ｍｏｓ型半導体装置
US4258377A (en) Lateral field controlled thyristor
EP0203516B1 (en) Field effect transistor
EP0845813A1 (en) Insulated gate bipolar transistor
JP4797232B2 (ja) 横型接合型電界効果トランジスタ
JP2530806B2 (ja) 相補型論理構造

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term