JPH0675803A - 二重化ｃｐｕのバス・アクセス調停方法 - Google Patents
二重化ｃｐｕのバス・アクセス調停方法Info
- Publication number
- JPH0675803A JPH0675803A JP4227655A JP22765592A JPH0675803A JP H0675803 A JPH0675803 A JP H0675803A JP 4227655 A JP4227655 A JP 4227655A JP 22765592 A JP22765592 A JP 22765592A JP H0675803 A JPH0675803 A JP H0675803A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cpu
- request signal
- bus request
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】Ａ系ＣＰＵ１とＢ系ＣＰＵ２が共通のバス３の
使用権を対等に、かつバス調停回路等を使用せずに奪い
合うようにする。 【構成】各ＣＰＵ１，２は夫々バス３の使用を開始しよ
うとした時点からバス使用終了時点まで他方のＣＰＵに
対してバス・リクエスト信号２１，２２を出すようにす
る。但しその出力は他系のバス・リクエスト信号の非存
在を判別して行い、またバスの実際の使用開始は一旦、
バス・リクエスト信号の出力後、所定時間（数ＣＰＵサ
イクル）を経て再度、他系のバス・リクエスト信号の非
存在を判別して行う。なおこの再度判別時、他系のバス
・リクエスト信号が存在するときは、２つのＣＰＵのう
ち所定の一方がその出力中のバス・リクエスト信号を消
滅させ、他方のＣＰＵがこの消滅を判別してバスの使用
を開始するようにする。
使用権を対等に、かつバス調停回路等を使用せずに奪い
合うようにする。 【構成】各ＣＰＵ１，２は夫々バス３の使用を開始しよ
うとした時点からバス使用終了時点まで他方のＣＰＵに
対してバス・リクエスト信号２１，２２を出すようにす
る。但しその出力は他系のバス・リクエスト信号の非存
在を判別して行い、またバスの実際の使用開始は一旦、
バス・リクエスト信号の出力後、所定時間（数ＣＰＵサ
イクル）を経て再度、他系のバス・リクエスト信号の非
存在を判別して行う。なおこの再度判別時、他系のバス
・リクエスト信号が存在するときは、２つのＣＰＵのう
ち所定の一方がその出力中のバス・リクエスト信号を消
滅させ、他方のＣＰＵがこの消滅を判別してバスの使用
を開始するようにする。
Description
【０００１】
【産業上の利用分野】本発明は、二重化されたＡ系とＢ
系のＣＰＵが対等条件でバスのアクセス権（使用権）を
調停する方法に関する。なお以下各図において同一の符
号は同一もしくは相当部分を示す。
系のＣＰＵが対等条件でバスのアクセス権（使用権）を
調停する方法に関する。なお以下各図において同一の符
号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】図３，図４は従来のバスアクセス調停方
法の例を説明するためのシステムの要部の構成図であ
る。図３において１は二重化された一方のＣＰＵとして
のＡ系ＣＰＵ、２は同じく二重化された他方のＣＰＵと
してのＢ系ＣＰＵ、３はこの２つのＣＰＵ１，２によっ
てアクセスされる共通のバスである。
法の例を説明するためのシステムの要部の構成図であ
る。図３において１は二重化された一方のＣＰＵとして
のＡ系ＣＰＵ、２は同じく二重化された他方のＣＰＵと
してのＢ系ＣＰＵ、３はこの２つのＣＰＵ１，２によっ
てアクセスされる共通のバスである。
【０００３】この例ではＣＰＵ１がマスタ、ＣＰＵ２が
スレーブの関係となり、通常はマスタ１がバス３を使用
していて、スレーブ２がバスを使用したい時はマスタ１
にバス使用要求（ホールド信号）１１を出し、マスタ１
から許可（ホールド・アック信号）１２をもらった後、
バス３を使用する。また図４では２つのＣＰＵ１，２に
対してバス調停回路４とバス制御線６が設けられてお
り、２つのＣＰＵ１，２が数本のバス制御線６を介して
第３者（バス調停回路）４にバス使用要求を出し、この
バス調停回路４がバス使用の調停作業を行う。
スレーブの関係となり、通常はマスタ１がバス３を使用
していて、スレーブ２がバスを使用したい時はマスタ１
にバス使用要求（ホールド信号）１１を出し、マスタ１
から許可（ホールド・アック信号）１２をもらった後、
バス３を使用する。また図４では２つのＣＰＵ１，２に
対してバス調停回路４とバス制御線６が設けられてお
り、２つのＣＰＵ１，２が数本のバス制御線６を介して
第３者（バス調停回路）４にバス使用要求を出し、この
バス調停回路４がバス使用の調停作業を行う。
【０００４】
【発明が解決しようとする課題】しかしながら図３のバ
スアクセス調停方法ではマスタが何かの原因でダウンし
た時、スレーブはバスを使用することができなくなると
いう問題があり、また図４のバスアクセス調停方法では
第３者であるバス調停回路４が必要となり、その回路も
非常に難しいものとなる。
スアクセス調停方法ではマスタが何かの原因でダウンし
た時、スレーブはバスを使用することができなくなると
いう問題があり、また図４のバスアクセス調停方法では
第３者であるバス調停回路４が必要となり、その回路も
非常に難しいものとなる。
【０００５】そこで本発明はこのような問題を解消し得
る二重化ＣＰＵのバス・アクセス調停方法を提供するこ
とを課題とする。
る二重化ＣＰＵのバス・アクセス調停方法を提供するこ
とを課題とする。
【０００６】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のバス・アクセス調停方法では、２つの
ＣＰＵ（１，２など）が共通のバス（３など）の使用権
を得るバス・アクセス調停方法において、前記ＣＰＵは
夫々前記バスを使用しようとした時点からバスの使用終
了時点までバス・リクエスト信号（２１，２２など）を
他方のＣＰＵへ出力するようにし、かつこの際該バス・
リクエスト信号を他方のＣＰＵからのバス・リクエスト
信号の存在しないことを判別して出力するようにする。
めに、請求項１のバス・アクセス調停方法では、２つの
ＣＰＵ（１，２など）が共通のバス（３など）の使用権
を得るバス・アクセス調停方法において、前記ＣＰＵは
夫々前記バスを使用しようとした時点からバスの使用終
了時点までバス・リクエスト信号（２１，２２など）を
他方のＣＰＵへ出力するようにし、かつこの際該バス・
リクエスト信号を他方のＣＰＵからのバス・リクエスト
信号の存在しないことを判別して出力するようにする。
【０００７】また請求項２のバス・アクセス調停方法で
は、請求項１に記載のバス・アクセス調停方法におい
て、前記ＣＰＵは他方のＣＰＵへのバス・リクエスト信
号の出力後、所定時間（数ＣＰＵクロック分など）を経
て、再度、他方のＣＰＵからのバス・リクエスト信号の
有無を調べ、該バス・リクエスト信号の存在しないこと
を判別して前記バスの使用を開始する。
は、請求項１に記載のバス・アクセス調停方法におい
て、前記ＣＰＵは他方のＣＰＵへのバス・リクエスト信
号の出力後、所定時間（数ＣＰＵクロック分など）を経
て、再度、他方のＣＰＵからのバス・リクエスト信号の
有無を調べ、該バス・リクエスト信号の存在しないこと
を判別して前記バスの使用を開始する。
【０００８】また請求項３のバス・アクセス調停方法で
は、請求項２に記載のバス・アクセス調停方法におい
て、前記再度の判別時、他方のＣＰＵからのバス・リク
エスト信号が存在するときは、前記ＣＰＵのうち所定の
一方がその出力中のバス・リクエスト信号を消滅させ、
他方のＣＰＵがこの消滅を判別して前記バスの使用を開
始するようにする。
は、請求項２に記載のバス・アクセス調停方法におい
て、前記再度の判別時、他方のＣＰＵからのバス・リク
エスト信号が存在するときは、前記ＣＰＵのうち所定の
一方がその出力中のバス・リクエスト信号を消滅させ、
他方のＣＰＵがこの消滅を判別して前記バスの使用を開
始するようにする。
【０００９】
【作用】２つのＣＰＵ１，２は夫々共通バス３の使用を
開始しようとした時点からバス使用終了時点まで他方の
ＣＰＵに対してバス・リクエスト信号２１，２２を出す
ようにする。但しその出力は他系のバス・リクエスト信
号の非存在を判別して行い、またバスの実際の使用開始
は一旦、バス・リクエスト信号の出力後所定時間（数Ｃ
ＰＵサイクル）を経て再度、他系のバス・リクエスト信
号の非存在を判別して行う。なおこの再度の判別時、他
系のバス・リクエスト信号が存在するときは、２つのＣ
ＰＵのうち所定の一方がその出力中のバス・リクエスト
信号を消滅させ、他方のＣＰＵがこの消滅を判別してバ
ス使用を開始するようにする。
開始しようとした時点からバス使用終了時点まで他方の
ＣＰＵに対してバス・リクエスト信号２１，２２を出す
ようにする。但しその出力は他系のバス・リクエスト信
号の非存在を判別して行い、またバスの実際の使用開始
は一旦、バス・リクエスト信号の出力後所定時間（数Ｃ
ＰＵサイクル）を経て再度、他系のバス・リクエスト信
号の非存在を判別して行う。なおこの再度の判別時、他
系のバス・リクエスト信号が存在するときは、２つのＣ
ＰＵのうち所定の一方がその出力中のバス・リクエスト
信号を消滅させ、他方のＣＰＵがこの消滅を判別してバ
ス使用を開始するようにする。
【００１０】
【実施例】図１は本発明の実施例としてのシステム要部
の構成図であり、２１はバス３とは別の制御線を介して
Ａ系ＣＰＵ１からＢ系ＣＰＵ２へ出力されるＡ系バス・
リクエスト信号、２２は同じくＢ系ＣＰＵ２からＡ系Ｃ
ＰＵ１へ出力されるＢ系バス・リクエスト信号である。
の構成図であり、２１はバス３とは別の制御線を介して
Ａ系ＣＰＵ１からＢ系ＣＰＵ２へ出力されるＡ系バス・
リクエスト信号、２２は同じくＢ系ＣＰＵ２からＡ系Ｃ
ＰＵ１へ出力されるＢ系バス・リクエスト信号である。
【００１１】図２は本発明に基づくバス・アクセス調停
の手順を示し、同図（Ａ）はＡ系ＣＰＵ１の処理、同図
（Ｂ）はＢ系ＣＰＵ２の処理を示す。また〜は図２
中のステップを示し２つの図（Ａ），（Ｂ）ではステッ
プ，のみが異なり、その他のステップは同じか又は
同等である。次に図２を説明する。なお以下の〜の
番号は図２中の同番号のステップに対応している。
の手順を示し、同図（Ａ）はＡ系ＣＰＵ１の処理、同図
（Ｂ）はＢ系ＣＰＵ２の処理を示す。また〜は図２
中のステップを示し２つの図（Ａ），（Ｂ）ではステッ
プ，のみが異なり、その他のステップは同じか又は
同等である。次に図２を説明する。なお以下の〜の
番号は図２中の同番号のステップに対応している。
【００１２】他系ＣＰＵがバスを使用中か否かを他系
のＣＰＵが自系のＣＰＵに出すバス・リクエスト信号２
１，２２の有無を見て確認する。 使用中であれば（つまりバス・リクエスト信号が自系
のＣＰＵに出力されていれば）時間待ちをし、他系バス
・リクエスト信号が落ちるのを待つ。 他系ＣＰＵがバスを使用していなければ、自系のバス
・リクエスト信号を出す。
のＣＰＵが自系のＣＰＵに出すバス・リクエスト信号２
１，２２の有無を見て確認する。 使用中であれば（つまりバス・リクエスト信号が自系
のＣＰＵに出力されていれば）時間待ちをし、他系バス
・リクエスト信号が落ちるのを待つ。 他系ＣＰＵがバスを使用していなければ、自系のバス
・リクエスト信号を出す。
【００１３】両系のＣＰＵが同時にバス・リクエスト
信号を出した時を考慮し、数ＣＰＵクロック分の時間待
ち後、 再度、他系バス・リクエスト信号の有無を調べる。 二度読み後、他系ＣＰＵがバス・リクエスト信号を出
していなければバス３を使用し、 バス使用終了後、自系バス・リクエスト信号を落して
処理を終える。
信号を出した時を考慮し、数ＣＰＵクロック分の時間待
ち後、 再度、他系バス・リクエスト信号の有無を調べる。 二度読み後、他系ＣＰＵがバス・リクエスト信号を出
していなければバス３を使用し、 バス使用終了後、自系バス・リクエスト信号を落して
処理を終える。
【００１４】の二度読み後、他系ＣＰＵがバス・リク
エスト信号を出していたら、つまり両系同時にバス・リ
クエスト信号を出してしまった場合は、Ａ系ＣＰＵ１，
Ｂ系ＣＰＵ２により次のように処理を変える。 Ｂ系ＣＰＵ２はバス・リクエスト信号２２を落して時
間待ちをし、Ａ系ＣＰＵ１のバス使用終了を待つ。
エスト信号を出していたら、つまり両系同時にバス・リ
クエスト信号を出してしまった場合は、Ａ系ＣＰＵ１，
Ｂ系ＣＰＵ２により次のように処理を変える。 Ｂ系ＣＰＵ２はバス・リクエスト信号２２を落して時
間待ちをし、Ａ系ＣＰＵ１のバス使用終了を待つ。
【００１５】Ａ系ＣＰＵ１はＢ系バス・リクエスト信
号２２が落ちるのを確認後、バス３を使用する。
号２２が落ちるのを確認後、バス３を使用する。
【００１６】
【発明の効果】本発明によれば、２つのＣＰＵ１，２が
夫々共通バス３の使用を開始しようとした時点からバス
使用終了時点まで他方のＣＰＵに対してバス・リクエス
ト信号２１，２２を出すように、そしてその出力は他系
のバス・リクエスト信号の非存在を判別して行うように
し、また２つのＣＰＵが同時にバス・リクエスト信号を
出力する場合もあり得るので、バスの実際の使用開始は
一旦、バス・リクエスト信号の出力後、所定時間（数Ｃ
ＰＵサイクル）を経て、再度、他系のバス・リクエスト
信号の非存在を判別して行うこととし、さらにこの再度
の判別時、他系のバス・リクエスト信号が存在するとき
は、２つのＣＰＵのうち所定の一方がその出力中のバス
・リクエスト信号を消滅させ、他方のＣＰＵがこの消滅
を判別してバス使用を開始するようにしたので、Ａ系，
Ｂ系の二重化されたＣＰＵが、別のバス調停回路を必要
とすることなしに、対等な条件でバスの使用権を奪いあ
うことができる。
夫々共通バス３の使用を開始しようとした時点からバス
使用終了時点まで他方のＣＰＵに対してバス・リクエス
ト信号２１，２２を出すように、そしてその出力は他系
のバス・リクエスト信号の非存在を判別して行うように
し、また２つのＣＰＵが同時にバス・リクエスト信号を
出力する場合もあり得るので、バスの実際の使用開始は
一旦、バス・リクエスト信号の出力後、所定時間（数Ｃ
ＰＵサイクル）を経て、再度、他系のバス・リクエスト
信号の非存在を判別して行うこととし、さらにこの再度
の判別時、他系のバス・リクエスト信号が存在するとき
は、２つのＣＰＵのうち所定の一方がその出力中のバス
・リクエスト信号を消滅させ、他方のＣＰＵがこの消滅
を判別してバス使用を開始するようにしたので、Ａ系，
Ｂ系の二重化されたＣＰＵが、別のバス調停回路を必要
とすることなしに、対等な条件でバスの使用権を奪いあ
うことができる。
【図１】本発明の実施例としてのシステム要部の構成図
【図２】図１の動作を示すフローチャート
【図３】従来のバス・アクセス調停方法の一例を説明す
るためのシステム要部の構成図
るためのシステム要部の構成図
【図４】従来のバス・アクセス調停方法の他の例を説明
するためのシステム要部の構成図
するためのシステム要部の構成図
１ Ａ系ＣＰＵ ２ Ｂ系ＣＰＵ ３ バス ２１ Ａ系バス・リクエスト信号 ２２ Ｂ系バス・リクエスト信号
Claims (3)
- 【請求項１】２つのＣＰＵが共通のバスの使用権を得る
バス・アクセス調停方法において、 前記ＣＰＵは夫々前記バスを使用しようとした時点から
バスの使用終了時点までバス・リクエスト信号を他方の
ＣＰＵへ出力するようにし、かつこの際該バス・リクエ
スト信号を他方のＣＰＵからのバス・リクエスト信号の
存在しないことを判別して出力するようにしたことを特
徴とする二重化ＣＰＵのバス・アクセスの調停方法。 - 【請求項２】請求項１に記載のバス・アクセス調停方法
において、 前記ＣＰＵは他方のＣＰＵへのバス・リクエスト信号の
出力後、所定時間を経て、再度、他方のＣＰＵからのバ
ス・リクエスト信号の有無を調べ、該バス・リクエスト
信号の存在しないことを判別して前記バスの使用を開始
するようにしたことを特徴とする二重化ＣＰＵのバス・
アクセス調停方法。 - 【請求項３】請求項２に記載のバス・アクセス調停方法
において、前記再度の判別時、他方のＣＰＵからのバス
・リクエスト信号が存在するときは、前記ＣＰＵのうち
所定の一方がその出力中のバス・リクエスト信号を消滅
させ、他方のＣＰＵがこの消滅を判別して前記バスの使
用を開始するようにしたことを特徴とする二重化ＣＰＵ
のバス・アクセス調停方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227655A JPH0675803A (ja) | 1992-08-27 | 1992-08-27 | 二重化ｃｐｕのバス・アクセス調停方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227655A JPH0675803A (ja) | 1992-08-27 | 1992-08-27 | 二重化ｃｐｕのバス・アクセス調停方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675803A true JPH0675803A (ja) | 1994-03-18 |
Family
ID=16864269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4227655A Pending JPH0675803A (ja) | 1992-08-27 | 1992-08-27 | 二重化ｃｐｕのバス・アクセス調停方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675803A (ja) |
-
1992
- 1992-08-27 JP JP4227655A patent/JPH0675803A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
| US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| KR930002791B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
| KR0167726B1 (ko) | 버스의 우선권 선택장치 | |
| JPH0652096A (ja) | データ処理システム内でアービタを用いてバス仲裁を実行する方法および装置 | |
| JPH02503367A (ja) | 保留バスを用いて割り込みに応じる装置及び方法 | |
| JPH0738183B2 (ja) | 中央処理装置間通信処理方式 | |
| JPH0675803A (ja) | 二重化ｃｐｕのバス・アクセス調停方法 | |
| JPH0728748A (ja) | バス制御機構及び計算機システム | |
| JPS6029141B2 (ja) | 結合装置 | |
| JPS6010343B2 (ja) | 情報処理系の制御方式 | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPS6285364A (ja) | バス制御方式 | |
| JPS619747A (ja) | バス制御装置 | |
| JPH07182279A (ja) | バス調停回路 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| JP2783547B2 (ja) | 記憶制御装置 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH05143521A (ja) | 情報処理システムおよびそれを使用した入出力命令応答方式 | |
| JP2507969B2 (ja) | パリティエラ―検出手段の試験方式 | |
| JPS607307B2 (ja) | バス制御方式 | |
| JPS6134654A (ja) | バスマスタ制御装置 | |
| JPH06250969A (ja) | マルチプロセッサシステムにおけるバス制御方法 | |
| JPS62194567A (ja) | バス獲得方式 |