JPH0669158B2 - 復調システム - Google Patents
復調システムInfo
- Publication number
- JPH0669158B2 JPH0669158B2 JP60152023A JP15202385A JPH0669158B2 JP H0669158 B2 JPH0669158 B2 JP H0669158B2 JP 60152023 A JP60152023 A JP 60152023A JP 15202385 A JP15202385 A JP 15202385A JP H0669158 B2 JPH0669158 B2 JP H0669158B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- weighting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は復調システムに関し、特に直交振幅変調方式に
用いられる復調システムに関する。
用いられる復調システムに関する。
直交振幅変調方式は、搬送波帯の単位周波数当りの伝送
情報量が大きいので、専有周波数幅の制御が厳しい大容
量無線通信に特に多く用いられる。一方この方式は、伝
播ひずみに対しては弱いので、マルチパスフェージング
などによる品質劣化を救済するためにトランスバーサル
等化器を用いることが多い。（たとえば、昭和59年度電
子通信学会通信部門全国大会講演論文集〔分冊３〕、
（昭59−10）P.3−23,24）。
情報量が大きいので、専有周波数幅の制御が厳しい大容
量無線通信に特に多く用いられる。一方この方式は、伝
播ひずみに対しては弱いので、マルチパスフェージング
などによる品質劣化を救済するためにトランスバーサル
等化器を用いることが多い。（たとえば、昭和59年度電
子通信学会通信部門全国大会講演論文集〔分冊３〕、
（昭59−10）P.3−23,24）。
直交振幅変調方式に用いられる復調装置は、復調した多
値のベースバンド信号をディジタル信号に変換するため
にクロック信号が必要である。
値のベースバンド信号をディジタル信号に変換するため
にクロック信号が必要である。
このクロック信号を再生する手段の一例として特開昭59
-161149号公報に記載されているタイミング同期回路が
ある。この回路を用いる復調装置は、復調した2n（ｎは
正の整数）値のベースバンド信号をクロック信号でサン
プリングしＡ／Ｄ変換して（ｎ＋１）ビットのデータ信
号を出力する。データ信号の上位ｎビットはベースバン
ド信号がサンプリング点T0でとる2n値のうちいずれであ
るか表わす主信号である。データ信号の最下位ビット
は、サンプリング点T0におけるベースバンド信号の値の
正規値（正規レベル）からのずれ（誤差）を表わす信号
である。
-161149号公報に記載されているタイミング同期回路が
ある。この回路を用いる復調装置は、復調した2n（ｎは
正の整数）値のベースバンド信号をクロック信号でサン
プリングしＡ／Ｄ変換して（ｎ＋１）ビットのデータ信
号を出力する。データ信号の上位ｎビットはベースバン
ド信号がサンプリング点T0でとる2n値のうちいずれであ
るか表わす主信号である。データ信号の最下位ビット
は、サンプリング点T0におけるベースバンド信号の値の
正規値（正規レベル）からのずれ（誤差）を表わす信号
である。
上記公開特許公報に記載されているタイミング同期回路
は以下に述べる動作原理に基づいている。すなわちベー
スバンド信号がなんらかの帯域制限を受けているとき、
サンプリング点T0の最適サンプリング点からの進み・遅
れが、サンプリング点T0におけるベースバンド信号の微
係数の極性およびデータ信号の最下位ビットの値ならび
に帯域制限条件から判別できるということを用いてい
る。その動作は次のとうりである。直前のサンプリング
点T-1におけるデータ信号の上位ｎビットの値と直後の
サンプリング点T1におけるそれとからサンプリング点T0
におけるベースバンド信号の微係数を判別し、判別結果
によりデータ信号の最下位ビットを論理操作して得た制
御信号でクロック信号の位相を制御する。サンプリング
点T-1・T1でデータ信号の上位ｎビットが全部等しいと
きは、データ信号の最下位ビットはサンプリング点T0の
最適サンプリング点からの進み・遅れの情報を含まない
のでそれ以前の有効なサンプリング点における制御信号
をそのまま保持して出力する。
は以下に述べる動作原理に基づいている。すなわちベー
スバンド信号がなんらかの帯域制限を受けているとき、
サンプリング点T0の最適サンプリング点からの進み・遅
れが、サンプリング点T0におけるベースバンド信号の微
係数の極性およびデータ信号の最下位ビットの値ならび
に帯域制限条件から判別できるということを用いてい
る。その動作は次のとうりである。直前のサンプリング
点T-1におけるデータ信号の上位ｎビットの値と直後の
サンプリング点T1におけるそれとからサンプリング点T0
におけるベースバンド信号の微係数を判別し、判別結果
によりデータ信号の最下位ビットを論理操作して得た制
御信号でクロック信号の位相を制御する。サンプリング
点T-1・T1でデータ信号の上位ｎビットが全部等しいと
きは、データ信号の最下位ビットはサンプリング点T0の
最適サンプリング点からの進み・遅れの情報を含まない
のでそれ以前の有効なサンプリング点における制御信号
をそのまま保持して出力する。
以上に述べたタイミング同期回路はクロック信号を自動
的に最適サンプリング点に保つという大きな長所がある
が、これをトランスバーサル等化器と同時に用いると、
トランスバーサル等化器も制御のための誤差信号として
データ信号の最下位ビットを用いておりしかもサンプリ
ング点のずれの影響を補償する作用があるので、両方の
制御ループがたがいに影響しあって無定位となりトラン
スバーサル等化器が復調アイパターンを著しく劣化させ
ることがある。
的に最適サンプリング点に保つという大きな長所がある
が、これをトランスバーサル等化器と同時に用いると、
トランスバーサル等化器も制御のための誤差信号として
データ信号の最下位ビットを用いておりしかもサンプリ
ング点のずれの影響を補償する作用があるので、両方の
制御ループがたがいに影響しあって無定位となりトラン
スバーサル等化器が復調アイパターンを著しく劣化させ
ることがある。
この問題点を解決した直交振幅変調方式用の復調装置と
して、復調前のIF信号または復調後のベースバンド信号
のいずれかを非線形操作して抽出したクロック成分にク
ロック信号を位相同期させるという従来の方法で得たク
ロック信号をｐチャンネルのベースバンド信号のサンプ
リングに用い、ｑチャンネルには前記公開特許公報に記
載された方法で得たクロック信号を用いるものがある。
して、復調前のIF信号または復調後のベースバンド信号
のいずれかを非線形操作して抽出したクロック成分にク
ロック信号を位相同期させるという従来の方法で得たク
ロック信号をｐチャンネルのベースバンド信号のサンプ
リングに用い、ｑチャンネルには前記公開特許公報に記
載された方法で得たクロック信号を用いるものがある。
この復調装置をトランスバーサル等化器と同時に用いた
場合、トランスバーサル等化器によって制御されたｐチ
ャンネルのベースバンド信号の波形が変化しても、それ
に対してｐチャネルクロック信号の位相がただちに応動
して変化することはなくほぼ一定値を保つから、ｐチャ
ンネルベースバンド信号の誤差がなくなるところでトラ
ンスバーサル等化器の制御は止りｐチャンネルベースバ
ンド信号の波形変化も止って制御ループは収束する。一
方ｑチャンネルクロック信号の位相はトランスバーサル
等化器によって制御されたｑチャンネルベースバンド信
号の波形変化によって変化して暴走しようとすることが
あるが、このときもｐチャネルクロック信号の位相はほ
とんど変らないのでｐチャンネルデータ信号の最下位ビ
ットが逆極性となり暴走を阻止する。すなわちｐチャン
ネル・ｑチャンネルのベースバンド信号の誤差の和がな
くなる点でトランスバーサル等化器の制御ループが停止
し、ｑチャンネルベースバンド信号の波形変化も停止し
てｑチャンネルクロック信号の位相変化も停止する。な
おｐチャンネルクロック信号が最適サンプリング点にな
るよう初期位相調整が必要であるが、この調整のわずか
な狂いはトランスバーサル等化器で補正される。
場合、トランスバーサル等化器によって制御されたｐチ
ャンネルのベースバンド信号の波形が変化しても、それ
に対してｐチャネルクロック信号の位相がただちに応動
して変化することはなくほぼ一定値を保つから、ｐチャ
ンネルベースバンド信号の誤差がなくなるところでトラ
ンスバーサル等化器の制御は止りｐチャンネルベースバ
ンド信号の波形変化も止って制御ループは収束する。一
方ｑチャンネルクロック信号の位相はトランスバーサル
等化器によって制御されたｑチャンネルベースバンド信
号の波形変化によって変化して暴走しようとすることが
あるが、このときもｐチャネルクロック信号の位相はほ
とんど変らないのでｐチャンネルデータ信号の最下位ビ
ットが逆極性となり暴走を阻止する。すなわちｐチャン
ネル・ｑチャンネルのベースバンド信号の誤差の和がな
くなる点でトランスバーサル等化器の制御ループが停止
し、ｑチャンネルベースバンド信号の波形変化も停止し
てｑチャンネルクロック信号の位相変化も停止する。な
おｐチャンネルクロック信号が最適サンプリング点にな
るよう初期位相調整が必要であるが、この調整のわずか
な狂いはトランスバーサル等化器で補正される。
以上説明したように、トランスバーサル等化器を用いる
従来の復調システムは２系列のベースバンド信号の一方
をサンプリングするためのクロック信号を得るのにIF信
号またはベースバンド信号を非線形操作してクロック成
分を抽出する方法を用いており、信号が多値になるほど
抽出クロック成分のジッタが増大するので、特開昭59-1
61149号公報に記載されているタイミング同期回路がも
つ長所が減殺されるという欠点がある。
従来の復調システムは２系列のベースバンド信号の一方
をサンプリングするためのクロック信号を得るのにIF信
号またはベースバンド信号を非線形操作してクロック成
分を抽出する方法を用いており、信号が多値になるほど
抽出クロック成分のジッタが増大するので、特開昭59-1
61149号公報に記載されているタイミング同期回路がも
つ長所が減殺されるという欠点がある。
本発明の目的は、従来のトランスバーサル等化器の制御
回路を一部変更して、特開昭59-161149号公報に記載さ
れているタイミング同期回路と組合せても正常に動作す
る復調システムを提供することにある。
回路を一部変更して、特開昭59-161149号公報に記載さ
れているタイミング同期回路と組合せても正常に動作す
る復調システムを提供することにある。
本発明の復調システムは、復調信号をクロック信号でサ
ンプリングして得られるデータ信号を論理操作して得た
クロック制御信号により電圧制御発振器を制御し前記ク
ロック制御信号を得るクロック同期回路を含む復調装置
と、前記データ信号を論理操作して得た重み付け制御信
号により中間周波帯またはベースバンド帯の信号を等化
するトランスバーサル等化器とを具備する復調システム
において、前記クロック同期回路は、前記データ信号の
うち最上位ビットが直前・直後のサンプリングタイミン
グで異なるときのみ前記クロック制御信号を出力する回
路を備え、前記トランスバーサル等化器は、前記データ
信号の最上位ビットが直前直後のサンプリングタイミン
グで同一のときのみ少なくとも前後１タップの出力実数
部の重み付けを制御する前記重み付け制御信号を出力す
る回路を備えて構成される。
ンプリングして得られるデータ信号を論理操作して得た
クロック制御信号により電圧制御発振器を制御し前記ク
ロック制御信号を得るクロック同期回路を含む復調装置
と、前記データ信号を論理操作して得た重み付け制御信
号により中間周波帯またはベースバンド帯の信号を等化
するトランスバーサル等化器とを具備する復調システム
において、前記クロック同期回路は、前記データ信号の
うち最上位ビットが直前・直後のサンプリングタイミン
グで異なるときのみ前記クロック制御信号を出力する回
路を備え、前記トランスバーサル等化器は、前記データ
信号の最上位ビットが直前直後のサンプリングタイミン
グで同一のときのみ少なくとも前後１タップの出力実数
部の重み付けを制御する前記重み付け制御信号を出力す
る回路を備えて構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図（ａ）は本発明の復調システムの第一の実施例を
示すブロック図である。
示すブロック図である。
第１図（ａ）に示す実施例は、22n値直交振幅変調され
たIF信号Ｉをデータ信号D1p・D1qと誤差信号Ep・Eqとク
ロック信号Cpとに基づいて波形等化するトランスバーサ
ル等化器１と、その出力を直交検波し2n値のベースバン
ド信号Bp・Bqを出力する直交検波器２と、ベースバンド
信号BpまたはBqをクロック信号CpまたはCqでサンプリン
グし（ｎ＋１）ビットにＡ／Ｄ変換してデータ信号D1p
〜DnpまたはD1q〜Dnqと誤差信号EpまたはEqとを出力す
るＡ−Ｄ変換器3p・3qと、データ信号D1p〜DnpまたはD1
q〜Dnqからベースバンド信号BpまたはBqのサンプリング
点における微係数の極性を判別する判別回路4p・4qと、
判別回路4pまたは4qの判別結果により誤差信号Epまたは
Eqを論理操作する論理回路5p・5qと、論理回路5pまたは
5qの出力を積分する低減波器（LPFと略記する）6p・6
qと、LPF6pの出力により位相が制御されるクロック信号
Cpを発生する電圧制御発振器（VCOと略記する）７と、L
PF6qの出力により制御される位相値だけクロック信号Cp
の位相をシフトしてクロック信号Cqとして出力する移相
器８とを具備して構成されている。なおデータ信号D1p
・D1qはＡ−Ｄ変換器3p・3q出力の最上位ビットであ
り、誤差信号Ep・Eqは最下位ビットである。
たIF信号Ｉをデータ信号D1p・D1qと誤差信号Ep・Eqとク
ロック信号Cpとに基づいて波形等化するトランスバーサ
ル等化器１と、その出力を直交検波し2n値のベースバン
ド信号Bp・Bqを出力する直交検波器２と、ベースバンド
信号BpまたはBqをクロック信号CpまたはCqでサンプリン
グし（ｎ＋１）ビットにＡ／Ｄ変換してデータ信号D1p
〜DnpまたはD1q〜Dnqと誤差信号EpまたはEqとを出力す
るＡ−Ｄ変換器3p・3qと、データ信号D1p〜DnpまたはD1
q〜Dnqからベースバンド信号BpまたはBqのサンプリング
点における微係数の極性を判別する判別回路4p・4qと、
判別回路4pまたは4qの判別結果により誤差信号Epまたは
Eqを論理操作する論理回路5p・5qと、論理回路5pまたは
5qの出力を積分する低減波器（LPFと略記する）6p・6
qと、LPF6pの出力により位相が制御されるクロック信号
Cpを発生する電圧制御発振器（VCOと略記する）７と、L
PF6qの出力により制御される位相値だけクロック信号Cp
の位相をシフトしてクロック信号Cqとして出力する移相
器８とを具備して構成されている。なおデータ信号D1p
・D1qはＡ−Ｄ変換器3p・3q出力の最上位ビットであ
り、誤差信号Ep・Eqは最下位ビットである。
トランスバーサル等化器１は、（2m＋１）個のタップを
有し中央タップを除く各タップの出力実数部・虚数部を
重み付けする4m個の重み付け回路を有するトランスバー
サルフィルタ10と、その各重み付け回路を制御する重み
付け制御信号Rm〜R-m・Im〜I-mを発生する重み付け制御
信号発生回路11とを備えて構成されている。重み付け制
御信号を表わす符号のうち最初の文字Ｒ・Ｉは対応する
重み付け回路が実数部・虚数部であることを表わしてお
り、二番目の数字は、対応するタップが先頭のものをｍ
で、最後尾のものを−ｍで表わしている。したがって中
央タップの直前のタップに対応するものが１で、直後の
タップに対応するものが−１で表わされている。
有し中央タップを除く各タップの出力実数部・虚数部を
重み付けする4m個の重み付け回路を有するトランスバー
サルフィルタ10と、その各重み付け回路を制御する重み
付け制御信号Rm〜R-m・Im〜I-mを発生する重み付け制御
信号発生回路11とを備えて構成されている。重み付け制
御信号を表わす符号のうち最初の文字Ｒ・Ｉは対応する
重み付け回路が実数部・虚数部であることを表わしてお
り、二番目の数字は、対応するタップが先頭のものをｍ
で、最後尾のものを−ｍで表わしている。したがって中
央タップの直前のタップに対応するものが１で、直後の
タップに対応するものが−１で表わされている。
第１図（ａ）に示す実施例の動作について説明する。
トランスバーサル等化器１において、重み付け制御信号
発生回路11は、重み付け制御信号R1・R-1を除く各重み
付け制御信号を従来のトランスバーサル等化器における
と同じ方法で発生する。重み付け制御信号R1・R-1の発
生については後で詳述する。トランスバーサルフィルタ
10の各重み付け回路が各重み付け制御信号で制御される
ことによりIF信号Ｉが波形等化され、直交検波器２でベ
ースバンド信号Bp・BqとなりＡ−Ｄ変換器3p・3qに入力
される。Ａ−Ｄ変換器3p・3qは主信号（D1p・D2p……Dn
p）または（D1q・D2q……Dnq）と誤差信号EpまたはEqと
を出力する。誤差信号Ep・Eqの表わす意味は〔従来の技
術〕ですでに説明したとうりである Ａ−Ｄ変換器3p・判別回路4p・論理回路5p・LPF6p・VCO
7からなるループは、特開昭59-161149号公報に記載され
ているタイミング同期回路を構成しており、クロック信
号Cpの位相をＡ−Ｄ変換器3pのサンプリング点が最適に
なるように制御している。この動作原理ならびに判別回
路4p・論理回路5pの詳細については前記公開特許公報を
参照されたい。Ａ−Ｄ変換器3q・判別回路4q・論理回路
5q・LPF6q・位相器８からなるループも同様にクロック
信号Cqの位相をＡ−Ｄ変換器3qのサンプリング点が最適
になるように制御する。
発生回路11は、重み付け制御信号R1・R-1を除く各重み
付け制御信号を従来のトランスバーサル等化器における
と同じ方法で発生する。重み付け制御信号R1・R-1の発
生については後で詳述する。トランスバーサルフィルタ
10の各重み付け回路が各重み付け制御信号で制御される
ことによりIF信号Ｉが波形等化され、直交検波器２でベ
ースバンド信号Bp・BqとなりＡ−Ｄ変換器3p・3qに入力
される。Ａ−Ｄ変換器3p・3qは主信号（D1p・D2p……Dn
p）または（D1q・D2q……Dnq）と誤差信号EpまたはEqと
を出力する。誤差信号Ep・Eqの表わす意味は〔従来の技
術〕ですでに説明したとうりである Ａ−Ｄ変換器3p・判別回路4p・論理回路5p・LPF6p・VCO
7からなるループは、特開昭59-161149号公報に記載され
ているタイミング同期回路を構成しており、クロック信
号Cpの位相をＡ−Ｄ変換器3pのサンプリング点が最適に
なるように制御している。この動作原理ならびに判別回
路4p・論理回路5pの詳細については前記公開特許公報を
参照されたい。Ａ−Ｄ変換器3q・判別回路4q・論理回路
5q・LPF6q・位相器８からなるループも同様にクロック
信号Cqの位相をＡ−Ｄ変換器3qのサンプリング点が最適
になるように制御する。
第１図（ｂ）は重み付け制御信号発生回路11の詳細を示
すブロック図である。ただし重み付け制御信号R1・R-1
を発生する部分のみを示しており、その他の部分は従来
のトランスバーサル等化器におけると同じであるので省
略してある。
すブロック図である。ただし重み付け制御信号R1・R-1
を発生する部分のみを示しており、その他の部分は従来
のトランスバーサル等化器におけると同じであるので省
略してある。
重み付け制御信号発生回路11の第１図（ｂ）に示す部分
は、データ信号D1pまたはD1qをクロック信号Cpの周期
（Ｔとする）だけ順次遅延して出力するＤ形フリップフ
ロップ（FFと略記する）14・15・16ならびにFF23・24・
25と、誤差信号EpまたはEqをＴだけ順次遅延して出力す
るFF12・13ならびにFF21・22と、FF13・14の出力または
FF22・23の出力の排他的論理和を出力する回路（EXORと
略記する）17・26と、FF14・16の出力またはFF23・25の
出力の排他的論理和の反転値を出力する回路（EXNORと
略記する）18・27と、クロック信号CpとEXNOR18または2
7の出力とを入力するANDゲート19・28と、EXOR17または
26の出力を入力端子Ｄ、ANDゲート19または28の出力を
クロック端子Ｃに入力するFF20・29と、FF20・29の出力
端子Ｑの出力を加算して３値の重み付け制御信号R1・R
-1を出力する加算器30とを有して構成されている。
は、データ信号D1pまたはD1qをクロック信号Cpの周期
（Ｔとする）だけ順次遅延して出力するＤ形フリップフ
ロップ（FFと略記する）14・15・16ならびにFF23・24・
25と、誤差信号EpまたはEqをＴだけ順次遅延して出力す
るFF12・13ならびにFF21・22と、FF13・14の出力または
FF22・23の出力の排他的論理和を出力する回路（EXORと
略記する）17・26と、FF14・16の出力またはFF23・25の
出力の排他的論理和の反転値を出力する回路（EXNORと
略記する）18・27と、クロック信号CpとEXNOR18または2
7の出力とを入力するANDゲート19・28と、EXOR17または
26の出力を入力端子Ｄ、ANDゲート19または28の出力を
クロック端子Ｃに入力するFF20・29と、FF20・29の出力
端子Ｑの出力を加算して３値の重み付け制御信号R1・R
-1を出力する加算器30とを有して構成されている。
第１図（ｂ）に示す回路の動作について説明する。
FF14・15・16出力は連続する３サンプリング点T1・T0・
T-1におけるデータ信号D1pであり、FF13出力はサンプリ
ング点T0における誤差信号Epである。EXOR17出力はサン
プリング点T1におけるデータ信号D1pとサンプリング点T
0における誤差信号Epの排他的論理和となっている。サ
ンプリング点T1・T-1においてデータ信号D1pの値が変ら
ないとき、EXNOR18出力は“1"であるからANDゲート19は
クロック信号Cpを出力し、FF20はEXOR17出力を出力す
る。同様にサンプリング点T1・T-1においてデータ信号D
1qの値が変らないとき、FF29はEXOR26出力を出力する。
したがってサンプリング点T1・T-1においてデータ信号D
1p・D1qの値がいずれも変らなければ加算器30はEXOR17
・26出力の加算値を出力する。この出力は従来のトラン
スバーサル等化器における重み付け制御信号R-1と同じ
ものである。このときサンプリング点T-1におけるデー
タ信号D1p・D1qの値はサンプリング点T1におけるそれら
と同じだから、EXOR17・26出力はサンプリング点T-1に
おけるデータ信号D1pまたはD1qとサンプリング点T0にお
ける誤差信号EpまたはEqとの排他的論理和となってお
り、したがって重み付け制御信号R1を発生する回路は重
み付け制御信号R-1を発生する回路と同じ回路になる。
サンプリング点T1・T-1においてデータ信号D1pまたはD1
qの値が変化すると、EXNOR18または27の出力が“0"とな
り、ANDゲート19または28はクロック信号Cpの出力を禁
止するのでFF20または29は以前の値を保持する。したが
って加算器30出力も値が変化したデータ信号D1pまたはD
1qの関与する部分は以前の値に保持される。
T-1におけるデータ信号D1pであり、FF13出力はサンプリ
ング点T0における誤差信号Epである。EXOR17出力はサン
プリング点T1におけるデータ信号D1pとサンプリング点T
0における誤差信号Epの排他的論理和となっている。サ
ンプリング点T1・T-1においてデータ信号D1pの値が変ら
ないとき、EXNOR18出力は“1"であるからANDゲート19は
クロック信号Cpを出力し、FF20はEXOR17出力を出力す
る。同様にサンプリング点T1・T-1においてデータ信号D
1qの値が変らないとき、FF29はEXOR26出力を出力する。
したがってサンプリング点T1・T-1においてデータ信号D
1p・D1qの値がいずれも変らなければ加算器30はEXOR17
・26出力の加算値を出力する。この出力は従来のトラン
スバーサル等化器における重み付け制御信号R-1と同じ
ものである。このときサンプリング点T-1におけるデー
タ信号D1p・D1qの値はサンプリング点T1におけるそれら
と同じだから、EXOR17・26出力はサンプリング点T-1に
おけるデータ信号D1pまたはD1qとサンプリング点T0にお
ける誤差信号EpまたはEqとの排他的論理和となってお
り、したがって重み付け制御信号R1を発生する回路は重
み付け制御信号R-1を発生する回路と同じ回路になる。
サンプリング点T1・T-1においてデータ信号D1pまたはD1
qの値が変化すると、EXNOR18または27の出力が“0"とな
り、ANDゲート19または28はクロック信号Cpの出力を禁
止するのでFF20または29は以前の値を保持する。したが
って加算器30出力も値が変化したデータ信号D1pまたはD
1qの関与する部分は以前の値に保持される。
以上説明したように、重み付け制御信号発生回路11は、
重み付け制御信号R1・R-1を除く重み付け制御信号Rm〜R
-m・Im〜I-mの出力およびサンプリング点T1・T-1におけ
るデータ信号D1p・D1qの値がいずれも変らない場合の重
み付け制御信号R1・R-1の出力については従来のトラン
スバーサル等化器におけると同様に動作し、サンプラリ
ング点T1・T-1においてデータ信号D1pまたはD1qの値が
変化する場合は、重み付け制御信号R1・R-1を構成する
２部分（FF20出力およびFF29出力）のうち変化したデー
タ信号D1pまたはD1qが関与する部分の値を以前の値に保
持する。
重み付け制御信号R1・R-1を除く重み付け制御信号Rm〜R
-m・Im〜I-mの出力およびサンプリング点T1・T-1におけ
るデータ信号D1p・D1qの値がいずれも変らない場合の重
み付け制御信号R1・R-1の出力については従来のトラン
スバーサル等化器におけると同様に動作し、サンプラリ
ング点T1・T-1においてデータ信号D1pまたはD1qの値が
変化する場合は、重み付け制御信号R1・R-1を構成する
２部分（FF20出力およびFF29出力）のうち変化したデー
タ信号D1pまたはD1qが関与する部分の値を以前の値に保
持する。
さて、サンプリング点T1・T-1でデータ信号D1p〜Dnpな
らびにD1q〜Dnqがすべて値を変えない場合、トランスバ
ーサル等化器１はサンプリング点T0で従来のトランスバ
ーサル等化器と同様にIF信号Ｉを波形等化するので誤差
信号Ep・Eqの値が変化する可能性がある。しかしその場
合、すでに説明したようにクロック信号Cp・Cqの位相を
制御する信号はサンプリング点T0では以前の値を保持し
ており変化しないから、トランスバーサル等化器１の制
御とクロック信号Cp・Cqの位相制御とが影響しあうこと
はなく、第１図（ａ）に示す実施例は正常に動作する。
らびにD1q〜Dnqがすべて値を変えない場合、トランスバ
ーサル等化器１はサンプリング点T0で従来のトランスバ
ーサル等化器と同様にIF信号Ｉを波形等化するので誤差
信号Ep・Eqの値が変化する可能性がある。しかしその場
合、すでに説明したようにクロック信号Cp・Cqの位相を
制御する信号はサンプリング点T0では以前の値を保持し
ており変化しないから、トランスバーサル等化器１の制
御とクロック信号Cp・Cqの位相制御とが影響しあうこと
はなく、第１図（ａ）に示す実施例は正常に動作する。
サンプリング点T1・T-1でデータ信号D1p・D1qが共に変
化するかあるいはその一方が変化する場合、クロック信
号Cp・Cqの位相はサンプリング点T0で誤差信号Ep・Eqに
より制御されている。しかしこの場合重み付け制御信号
R1・R-1のうち変化したデータ信号D1pまたはD1qの関与
する部分はサンプリング点T0では以前の値を保持してお
り変化しないのでトランスバーサル等化器１のタイミン
グずれに応答する中央タップ直前・直後のタップの出力
実数部重み付け回路の制御は変化せず、実用上トランス
バーサル等化器１の制御とクロック信号Cp・Cqの位相制
御とが影響しあうことはなく、第１図（ａ）に示す実施
例は正常に動作する。
化するかあるいはその一方が変化する場合、クロック信
号Cp・Cqの位相はサンプリング点T0で誤差信号Ep・Eqに
より制御されている。しかしこの場合重み付け制御信号
R1・R-1のうち変化したデータ信号D1pまたはD1qの関与
する部分はサンプリング点T0では以前の値を保持してお
り変化しないのでトランスバーサル等化器１のタイミン
グずれに応答する中央タップ直前・直後のタップの出力
実数部重み付け回路の制御は変化せず、実用上トランス
バーサル等化器１の制御とクロック信号Cp・Cqの位相制
御とが影響しあうことはなく、第１図（ａ）に示す実施
例は正常に動作する。
第２図（ａ）は本発明の復調システムの第二の実施例を
示すブロック図である。
示すブロック図である。
第２図（ａ）に示す実施例は、第１図（ａ）に示す実施
例におけるトランスバーサル等化器１を取除き、直交検
波器２の出力である二つのベースバンド信号を波形等化
してベースバンド信号Bp・Bqとして出力するトランスバ
ーサル等化器1aを付加したものである。
例におけるトランスバーサル等化器１を取除き、直交検
波器２の出力である二つのベースバンド信号を波形等化
してベースバンド信号Bp・Bqとして出力するトランスバ
ーサル等化器1aを付加したものである。
トランスバーサル等化器1aは、ベースバンド信号Bp・Bq
に対応して、（2m＋１）個のタップとそのうち中央タッ
プを除く各タップの出力実数部・虚数部を重み付けする
4m個の重み付け回路とを２系列有するトランスバーサル
フィルタ10aと、その各重み付け回路を制御する重み付
け制御信号Rmp〜R-mp・Rmq〜R-mq・Imp〜I-mp・Imq〜I-
mqを発生する重み付け制御信号発生回路11aとを備えて
構成されている。重み付け制御信号を表わす符号のうち
最初の文字・二番目の数字の意味は第１図（ａ）におけ
ると同じてあり、三番目の文字ｐ・ｑは対応する重み付
け回路がベースバンド信号Bp・Bqに対応する系列のもの
であることを表わす。
に対応して、（2m＋１）個のタップとそのうち中央タッ
プを除く各タップの出力実数部・虚数部を重み付けする
4m個の重み付け回路とを２系列有するトランスバーサル
フィルタ10aと、その各重み付け回路を制御する重み付
け制御信号Rmp〜R-mp・Rmq〜R-mq・Imp〜I-mp・Imq〜I-
mqを発生する重み付け制御信号発生回路11aとを備えて
構成されている。重み付け制御信号を表わす符号のうち
最初の文字・二番目の数字の意味は第１図（ａ）におけ
ると同じてあり、三番目の文字ｐ・ｑは対応する重み付
け回路がベースバンド信号Bp・Bqに対応する系列のもの
であることを表わす。
トランスバーサル等化器1aにおいて、重み付け制御信号
発生回路11aは、データ信号D1p・D1qと誤差信号Ep・Eq
とクロック信号Cpとから重み付け制御信号R1p・R1q・R
-1p・R-1qを除く重み付け制御信号を従来のトランスバ
ーサル等化器におけると同じ方法で発生する。重み付け
制御信号R1p・R1q・R-1p・R-1qの発生については後で詳
述する。トランスバーサルフィルタ10aの各重み付け回
路が各重み付け制御信号で制御されることにより直交検
波器２の出力である二つのベースバンド信号が波形等化
されてベースバンド信号Bp・Bqとなる。Ａ−Ｄ変換器3p
・3q以降の部分の動作は、第１図（ａ）に示す実施例に
おける同じ部分の動作と同じである。
発生回路11aは、データ信号D1p・D1qと誤差信号Ep・Eq
とクロック信号Cpとから重み付け制御信号R1p・R1q・R
-1p・R-1qを除く重み付け制御信号を従来のトランスバ
ーサル等化器におけると同じ方法で発生する。重み付け
制御信号R1p・R1q・R-1p・R-1qの発生については後で詳
述する。トランスバーサルフィルタ10aの各重み付け回
路が各重み付け制御信号で制御されることにより直交検
波器２の出力である二つのベースバンド信号が波形等化
されてベースバンド信号Bp・Bqとなる。Ａ−Ｄ変換器3p
・3q以降の部分の動作は、第１図（ａ）に示す実施例に
おける同じ部分の動作と同じである。
第２図（ｂ）は重み付け制御信号発生回路11aの詳細を
示すブロック図である。ただし重み付け制御信号R1p・R
1q・R-1p・R-1qを発生する部分のみを示しており、その
他の部分は従来のトランスバーサル等化器におけると同
じであるので省略してある。
示すブロック図である。ただし重み付け制御信号R1p・R
1q・R-1p・R-1qを発生する部分のみを示しており、その
他の部分は従来のトランスバーサル等化器におけると同
じであるので省略してある。
重み付け制御信号発生回路11aの第２図（ｂ）に示す部
分は、第１図（ｂ）に示す回路から加算器30を取除き、
FF20の出力を重み付け制御信号R1p・R-1q、FF29の出力
を重み付け制御信号R-1p・R-1qとしたものである。
分は、第１図（ｂ）に示す回路から加算器30を取除き、
FF20の出力を重み付け制御信号R1p・R-1q、FF29の出力
を重み付け制御信号R-1p・R-1qとしたものである。
第２図（ｂ）に示す回路の構成により、重み付け制御信
号発生回路11aは、重み付け制御信号R1p・R1q・R-1p・R
-1qを除く各重み付け制御信号の出力およびサンプリン
グ点T1・T-1におけるデータ信号D1pまたはD1qの値が変
らない場合の重み付け制御信号R1p・R-1pまたはR1q・R
-1qの出力については機能的に従来のトランスバーサル
等化器におけると同様に動作し、サンプリング点T1・T
-1においてデータ信号D1pまたはD1qの値が変化する場合
は、重み付け制御信号R1p・R-1pまたはR1q・R-1qの以前
の値を保持する。
号発生回路11aは、重み付け制御信号R1p・R1q・R-1p・R
-1qを除く各重み付け制御信号の出力およびサンプリン
グ点T1・T-1におけるデータ信号D1pまたはD1qの値が変
らない場合の重み付け制御信号R1p・R-1pまたはR1q・R
-1qの出力については機能的に従来のトランスバーサル
等化器におけると同様に動作し、サンプリング点T1・T
-1においてデータ信号D1pまたはD1qの値が変化する場合
は、重み付け制御信号R1p・R-1pまたはR1q・R-1qの以前
の値を保持する。
トランスバーサル等化器10aは、サンプリング点T1・T-1
でデータ信号D1pまたはD1qの値が変化する場合、それに
関係する重み付け信号すなわちR1p・R-1pまたはR1q・R
-1qをサンプリング点T0において以前の値に保持すると
いう点においてトランスバーサル等化器10と同じてある
から、第２図（ａ）に示す実施例も第１図（ａ）に示す
実施例と同様に正常動作する。
でデータ信号D1pまたはD1qの値が変化する場合、それに
関係する重み付け信号すなわちR1p・R-1pまたはR1q・R
-1qをサンプリング点T0において以前の値に保持すると
いう点においてトランスバーサル等化器10と同じてある
から、第２図（ａ）に示す実施例も第１図（ａ）に示す
実施例と同様に正常動作する。
なお、以上説明した二つの実施例において、サンプリン
グ点T1・T-1におけるデータ信号D1p〜Dnpのすべてまた
はデータ信号D1q〜Dnqのすべてが等しい場合のみ第１図
（ｂ）・第２図（ｂ）のANDゲート19または28がクロッ
ク信号Cpを出力するようにしてもよい。
グ点T1・T-1におけるデータ信号D1p〜Dnpのすべてまた
はデータ信号D1q〜Dnqのすべてが等しい場合のみ第１図
（ｂ）・第２図（ｂ）のANDゲート19または28がクロッ
ク信号Cpを出力するようにしてもよい。
また、重み付け制御信号発生回路11または11aにおける
重み付け制御信号R1・R-1以外またはR1p・R-1p・R1q・R
-1q以外の重み付け制御信号を発生するのにも第１図
（ｂ）または第２図（ｂ）に示す回路と同様の回路を用
いてもよい。
重み付け制御信号R1・R-1以外またはR1p・R-1p・R1q・R
-1q以外の重み付け制御信号を発生するのにも第１図
（ｂ）または第２図（ｂ）に示す回路と同様の回路を用
いてもよい。
さらにまた、ANDゲート19または28出力が“0"のときEXO
R17または26出力を必ずしも保持する必要はなく出力を
禁止すればよいので、このときEXOR17または26出力を禁
止する回路（たとえばANDゲート）をFF20または29のか
わらに用いてもよい。
R17または26出力を必ずしも保持する必要はなく出力を
禁止すればよいので、このときEXOR17または26出力を禁
止する回路（たとえばANDゲート）をFF20または29のか
わらに用いてもよい。
以上ベースバンド信号が等間隔の多値信号となる多値直
交振幅変調方式を用いる復調システムについて本発明の
実施例を説明したが、本発明はベースバンド信号が等間
隔でない多値をとる直交振幅変調方式（たとえば８相位
相変調方式など）あるいは直交成分を用いないディジタ
ル変調方式を用いる復調システムにも適用することがで
きる。クロック信号を自動的に最適タイミングに保つク
ロック同期回路を含む復調装置をトランスバーサル等化
器と同時に用いる復調システムに本発明を適用すれば、
クロック同期の制御ループとトランスバーサル等化器の
制御ループとが従来技術におけるように影響しあうこと
なく正常に動作することについて、ベースバンド帯のト
ランスバーサル等化器を用いる場合を例にして、第３図
を参照して更に説明する。なお、第３図においてトラン
スバーサル等化器のタップの表示や各信号の記号は第２
図（ａ），（ｂ）における表示や記号に準じた。また、
誤差信号E,データ信号D1のサフィックスの末尾の0,−1,
＋１はこれらの信号がサンプリング点T0,T-1,T1での信
号であることを示す。
交振幅変調方式を用いる復調システムについて本発明の
実施例を説明したが、本発明はベースバンド信号が等間
隔でない多値をとる直交振幅変調方式（たとえば８相位
相変調方式など）あるいは直交成分を用いないディジタ
ル変調方式を用いる復調システムにも適用することがで
きる。クロック信号を自動的に最適タイミングに保つク
ロック同期回路を含む復調装置をトランスバーサル等化
器と同時に用いる復調システムに本発明を適用すれば、
クロック同期の制御ループとトランスバーサル等化器の
制御ループとが従来技術におけるように影響しあうこと
なく正常に動作することについて、ベースバンド帯のト
ランスバーサル等化器を用いる場合を例にして、第３図
を参照して更に説明する。なお、第３図においてトラン
スバーサル等化器のタップの表示や各信号の記号は第２
図（ａ），（ｂ）における表示や記号に準じた。また、
誤差信号E,データ信号D1のサフィックスの末尾の0,−1,
＋１はこれらの信号がサンプリング点T0,T-1,T1での信
号であることを示す。
第３図（ａ）を参照すると、従来技術によるかかる復調
システムでは、D1p-1≠D1p+1またはD1q-1≠D1q+1のとき
トランスバーサル等化器の前後１タップの出力実数部の
重み付けとクロック同期とが同じ信号を基にして制御さ
れるので、互に影響しあって正常に動作しないことがあ
る。一方、第３図（ｂ）を参照すると、本発明によるか
かる復調システムでは、D1p-1＝D1p+1またはD1q-1＝D1q
+1のときのみトランスバーサル等化器の対応する前後１
タップの出力実数部の重み付けを制御し、D1p-1≠D1p+1
またはD1q-1≠D1q+1のときのみ対応するクロック信号の
同期を制御するようにして両制御を完全に分離している
ので、両制御が互に影響しあうことなく、正常に動作す
る。
システムでは、D1p-1≠D1p+1またはD1q-1≠D1q+1のとき
トランスバーサル等化器の前後１タップの出力実数部の
重み付けとクロック同期とが同じ信号を基にして制御さ
れるので、互に影響しあって正常に動作しないことがあ
る。一方、第３図（ｂ）を参照すると、本発明によるか
かる復調システムでは、D1p-1＝D1p+1またはD1q-1＝D1q
+1のときのみトランスバーサル等化器の対応する前後１
タップの出力実数部の重み付けを制御し、D1p-1≠D1p+1
またはD1q-1≠D1q+1のときのみ対応するクロック信号の
同期を制御するようにして両制御を完全に分離している
ので、両制御が互に影響しあうことなく、正常に動作す
る。
以上詳細に説明したように、本発明を用いればトランス
バーサル等化器とクロック信号を自動的に最適サンプリ
ング点に保つタイミング同期回路とを備え正常に動作す
る復調システムを提供できるという効果がある。
バーサル等化器とクロック信号を自動的に最適サンプリ
ング点に保つタイミング同期回路とを備え正常に動作す
る復調システムを提供できるという効果がある。
第１図（ａ）・第２図（ａ）は本発明の復調システムの
第一・第二の実施例を示すブロック図、 第１図（ｂ）・第２図（ｂ）は第１図（ａ）・第２図
（ａ）における重み付け制御信号発生回路を示すブロッ
ク図、 第３図（ａ）は従来技術におけるトランスバーサル等化
器の制御とクロック周期の制御との関係を説明するため
の図、第３図（ｂ）は本発明における同様の関係を説明
するための図である。 １……トランスバーサル等化器、11……重み付け制御信
号発生回路。
第一・第二の実施例を示すブロック図、 第１図（ｂ）・第２図（ｂ）は第１図（ａ）・第２図
（ａ）における重み付け制御信号発生回路を示すブロッ
ク図、 第３図（ａ）は従来技術におけるトランスバーサル等化
器の制御とクロック周期の制御との関係を説明するため
の図、第３図（ｂ）は本発明における同様の関係を説明
するための図である。 １……トランスバーサル等化器、11……重み付け制御信
号発生回路。
Claims (1)
- 【請求項１】復調信号をクロック信号でサンプリングし
て得られるデータ信号を論理操作して得たクロック制御
信号により電圧制御発振器を制御し前記クロック制御信
号を得るクロック同期回路を含む復調装置と、前記デー
タ信号を論理操作して得た重み付け制御信号により中間
周波帯またはベースバンド帯の信号を等化するトランス
バーサル等化器とを具備する復調システムにおいて、 前記クロック同期回路は、前記データ信号のうち最上位
ビットが直前・直後のサンプリングタイミングで異なる
ときのみ前記クロック制御信号を出力する回路を備え、 前記トランスバーサル等化器は、前記データ信号の最上
位ビットが直前・直後のサンプリングタイミングで同一
のときのみ少くとも前後１タップの出力実数部の重み付
けを制御する前記重み付け制御信号を出力する回路を備
えることを特徴とする復調システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152023A JPH0669158B2 (ja) | 1985-07-09 | 1985-07-09 | 復調システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152023A JPH0669158B2 (ja) | 1985-07-09 | 1985-07-09 | 復調システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6212219A JPS6212219A (ja) | 1987-01-21 |
| JPH0669158B2 true JPH0669158B2 (ja) | 1994-08-31 |
Family
ID=15531368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60152023A Expired - Lifetime JPH0669158B2 (ja) | 1985-07-09 | 1985-07-09 | 復調システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669158B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06103882B2 (ja) * | 1987-02-27 | 1994-12-14 | 富士通株式会社 | クロツク再生回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57116436A (en) * | 1981-01-12 | 1982-07-20 | Nec Corp | Demodulator |
-
1985
- 1985-07-09 JP JP60152023A patent/JPH0669158B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6212219A (ja) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02131031A (ja) | 復調装置 | |
| US4234957A (en) | Method and apparatus for generating timing phase error signals in PSK demodulators | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| US4455663A (en) | Full duplex modems and synchronizing methods and apparatus therefor | |
| US7924962B2 (en) | Clock regeneration circuit technical field | |
| US5014283A (en) | Arrangement for equalizing and demodulating binary continuous-phase angle-modulated data signals with modulation index 0.5 | |
| US5448201A (en) | Clock recovery circuit in π/4 shift quadriphase PSK demodulator | |
| JPH1174942A (ja) | 無線受信装置 | |
| JP5585583B2 (ja) | クロック再生回路及びクロック再生方法 | |
| EP0212582B1 (en) | Demodulation system capable of establishing synchronization in a transient state | |
| CA1278347C (en) | Correlation detecting circuit operable in a low frequency | |
| JPH0669158B2 (ja) | 復調システム | |
| JPH0221184B2 (ja) | ||
| JPH06177927A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JPH0428185B2 (ja) | ||
| KR20050021491A (ko) | 데이터 비트 값 측정 방법 및 수신기 | |
| JPH0748677B2 (ja) | 等化器 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 | |
| JP3159324B2 (ja) | ディジタル復調装置 | |
| JPS6352817B2 (ja) | ||
| JP2000270038A (ja) | クロック同期回路およびその同期方法 | |
| JPH0748678B2 (ja) | 等化器 | |
| JPS61105933A (ja) | サ−ビスチヤンネル信号抽出方式 | |
| JPS60189354A (ja) | 通信方式 |