JPH0667201A - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JPH0667201A JPH0667201A JP22038092A JP22038092A JPH0667201A JP H0667201 A JPH0667201 A JP H0667201A JP 22038092 A JP22038092 A JP 22038092A JP 22038092 A JP22038092 A JP 22038092A JP H0667201 A JPH0667201 A JP H0667201A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- thin film
- electrode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】液晶表示体において、画素欠陥によって生じる
液晶の劣化、表示不良を防止する。 【構成】金属−絶縁物−半導体の積層構造付加容量を持
つアクティブマトリックス薄膜トランジスタ基板におい
て、付加容量の共通電極の電位を、液晶を介した対向電
極の電位と同一にする駆動法を用いることを特徴とす
る。画素電極と付加容量共通電極の間で短絡欠陥が生じ
た場合画素電位は付加容量共通電極電位につられ、その
電位が液晶を介した対向電極電位と差がある場合は液晶
に直流電位が加わり表示不良の原因となる。付加容量の
共通電極の電位を対向電極の電位と同一にしておけば液
晶に直流電位が加わることがなく液晶の劣化、表示不良
になることを未然に防止することができる。
液晶の劣化、表示不良を防止する。 【構成】金属−絶縁物−半導体の積層構造付加容量を持
つアクティブマトリックス薄膜トランジスタ基板におい
て、付加容量の共通電極の電位を、液晶を介した対向電
極の電位と同一にする駆動法を用いることを特徴とす
る。画素電極と付加容量共通電極の間で短絡欠陥が生じ
た場合画素電位は付加容量共通電極電位につられ、その
電位が液晶を介した対向電極電位と差がある場合は液晶
に直流電位が加わり表示不良の原因となる。付加容量の
共通電極の電位を対向電極の電位と同一にしておけば液
晶に直流電位が加わることがなく液晶の劣化、表示不良
になることを未然に防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示体に関する。
【０００２】
【従来の技術】従来の液晶表示体における付加容量の構
造は図３に示す液晶層下基板上の一画素部の断面の様に
なっている。３１は第１層半導体薄膜の不純物原子が注
入された部分を示している。この構造では第２層金属又
は半導体薄膜３３の下部にあたる部分には不純物は注入
されていない。この製造方法としては第２層金属又は半
導体薄膜３３をマスクにして第１層半導体薄膜にイオン
打ち込みを行なう事で実現される。図３における付加容
量の駆動方法は、構造上はＭＯＳ（Ｍｅｔａｌ金属−Ｏ
ｘｉｄｅ酸化膜−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ半導体）
ダイオード構造であるため、第２層金属又は半導体薄膜
３３の電位依存性がある。画素電極３６と同電位である
第１層半導体薄膜の不純物注入部３１と第２層金属又は
半導体薄膜３３の間に電位差をもつことで第１層半導体
薄膜不純物原子非注入部３４の表面に反転層が形成され
ることで付加容量としての機能がはたせる。つまり第２
層金属又は半導体薄膜３３は図２に示す信号線２６の電
位に対して、あるしきい電圧以上の電位差をもつ必要が
ある。図４に従来構造図３の電圧印加波形を示す。信号
線電位４２、液晶層上基板電位４３、付加容量第２層金
属又は半導体薄膜電極の電位４１を示す。上記のあるし
きい電圧Ｖｔｈ以上の電圧Ｖａが信号線電位４２と付加
容量第２層電極電位４１の間に存在する必要がある。こ
の結果液晶層上基板電極電位４３と付加容量第２層電極
電位４１の間に該Ｖａ以上の電位差が生じる。ここでひ
とつの場合を考察する。図３における付加容量第２層電
極３３と第１層半導体薄膜不純物注入部３１の間が短絡
した場合、上記の理由で画素電極３６と液晶層上基板電
極の間に少なくとも反転層を生じさせるしきい値電圧Ｖ
ｔｈ以上の直流の電位差が生じることになる。つまり液
晶層に局部的に直流電圧が印加される事になり、その部
分の液晶が劣化する。この状態が長時間続くと表示上液
晶が劣化した部分がシミ状に見える不良となる。
造は図３に示す液晶層下基板上の一画素部の断面の様に
なっている。３１は第１層半導体薄膜の不純物原子が注
入された部分を示している。この構造では第２層金属又
は半導体薄膜３３の下部にあたる部分には不純物は注入
されていない。この製造方法としては第２層金属又は半
導体薄膜３３をマスクにして第１層半導体薄膜にイオン
打ち込みを行なう事で実現される。図３における付加容
量の駆動方法は、構造上はＭＯＳ（Ｍｅｔａｌ金属−Ｏ
ｘｉｄｅ酸化膜−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ半導体）
ダイオード構造であるため、第２層金属又は半導体薄膜
３３の電位依存性がある。画素電極３６と同電位である
第１層半導体薄膜の不純物注入部３１と第２層金属又は
半導体薄膜３３の間に電位差をもつことで第１層半導体
薄膜不純物原子非注入部３４の表面に反転層が形成され
ることで付加容量としての機能がはたせる。つまり第２
層金属又は半導体薄膜３３は図２に示す信号線２６の電
位に対して、あるしきい電圧以上の電位差をもつ必要が
ある。図４に従来構造図３の電圧印加波形を示す。信号
線電位４２、液晶層上基板電位４３、付加容量第２層金
属又は半導体薄膜電極の電位４１を示す。上記のあるし
きい電圧Ｖｔｈ以上の電圧Ｖａが信号線電位４２と付加
容量第２層電極電位４１の間に存在する必要がある。こ
の結果液晶層上基板電極電位４３と付加容量第２層電極
電位４１の間に該Ｖａ以上の電位差が生じる。ここでひ
とつの場合を考察する。図３における付加容量第２層電
極３３と第１層半導体薄膜不純物注入部３１の間が短絡
した場合、上記の理由で画素電極３６と液晶層上基板電
極の間に少なくとも反転層を生じさせるしきい値電圧Ｖ
ｔｈ以上の直流の電位差が生じることになる。つまり液
晶層に局部的に直流電圧が印加される事になり、その部
分の液晶が劣化する。この状態が長時間続くと表示上液
晶が劣化した部分がシミ状に見える不良となる。
【０００３】
【発明が解決しようとする課題】本発明の液晶表示装置
の駆動方法は付加容量第１層半導体薄膜と第２層金属及
び半導体薄膜の間に短絡が生じた場合においても、画素
電極と液晶層上基板電極の間に常に直流の電圧が印加さ
れ、局部的な液晶の劣化を引きおこす課題を解決するも
のである。局部的な液晶の劣化は長時間の駆動後におい
ては表示上分的にコントラストのシミ状のむらとして観
察され製品不良と認識される。ひいては歩留りの低下の
要因となり、不良の性格上客先からのクレームの形とな
るので下コストの増大をも引きおこすことになる。
の駆動方法は付加容量第１層半導体薄膜と第２層金属及
び半導体薄膜の間に短絡が生じた場合においても、画素
電極と液晶層上基板電極の間に常に直流の電圧が印加さ
れ、局部的な液晶の劣化を引きおこす課題を解決するも
のである。局部的な液晶の劣化は長時間の駆動後におい
ては表示上分的にコントラストのシミ状のむらとして観
察され製品不良と認識される。ひいては歩留りの低下の
要因となり、不良の性格上客先からのクレームの形とな
るので下コストの増大をも引きおこすことになる。
【０００４】
【課題を解決するための手段】本発明の液晶表示装置の
駆動方法は、表示画面を構成する画素内に上基板電極と
下基板電極の間の液晶層自体の容量の他に、第１層半導
体膜と第２層金属又は半導体膜の間の絶縁膜で構成され
る付加容量を下基板上に有し、該第１層半導体薄膜の第
２層金属又は半導体薄膜の下部は不純物原子が存在する
液晶表示装置において、該付加容量の第２層金属又は半
導体薄膜の電位を液晶層上基板電極電位と同電位にする
ことを特徴とする。
駆動方法は、表示画面を構成する画素内に上基板電極と
下基板電極の間の液晶層自体の容量の他に、第１層半導
体膜と第２層金属又は半導体膜の間の絶縁膜で構成され
る付加容量を下基板上に有し、該第１層半導体薄膜の第
２層金属又は半導体薄膜の下部は不純物原子が存在する
液晶表示装置において、該付加容量の第２層金属又は半
導体薄膜の電位を液晶層上基板電極電位と同電位にする
ことを特徴とする。
【０００５】
【実施例】図２に付加容量を有するアクティブマトリッ
クス液晶表示装置の一画素部の等価回路を示す。アクテ
ィブ素子（図２では薄膜トランジスタ２３）のゲード電
極に走査ライン２４に接続され、ソース端は信号線２
６、ドレイン端は液晶容量２２と付加容量２１に接続さ
れ、付加容量の他端は容量ライン２５、液晶容量の他端
は上基板電極２７にあたる。図１に本発明の付加容量を
有するアクティブ素子（薄膜トランジスタ）の断面図を
示す。付加容量の第１層半導体薄膜で斜線部１１が不純
物原子が存在する領域を示す。絶縁膜が１２で第１層半
導体薄膜が多結晶シリコン等の場合はその熱酸化膜であ
るＳｉＯ2 膜、又ＥＣＲＣＶＤ法やスパッタ法で膜付け
したＳｉＯ2 膜を用いる。次に薄膜トランジスタのチャ
ンネル部１１をマスクするレジストを形成した後全面に
不純物イオンを注入する。Ｎチャンネルトランジスタで
はリンイオンを、Ｐチャンネルトランジスタではボロン
イオンを打ち込むことで不純物層を形成する。従来の構
造を示す図３と違う点がこの点で図３の構造では第２層
付加容量電極３３の下部の第１層付加容量電極３４は不
純物原子が存在せずＭＯＳ（Ｍｅｔａｌ金属−Ｏｘｉｄ
ｅ酸化膜−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ半導体）ダイオ
ード構造となっている。一方本発明の付加容量の構造で
は付加容量第１層半導体薄膜は第２層半導体又は金属薄
膜の下部も不純物原子が存在する。絶縁膜形成後に薄膜
トランジスタのゲート電極である多結晶シリコンを形成
する。ゲート電極は不純物注入後の活性化アニール等の
必要のない不純物注入方法を用いたり、先の絶縁膜を低
温で形成できる場合はゲート電極に金属つまりアルミ、
クロム、タンタル等を用いることが可能となる。ゲート
電極形成と同時に付加容量第２層電極１３を形成する。
以上の様な製造方法で製造された付加容量の第２層電極
の電位を液晶層上基板電極（図２ ２７）の電位と同電
位にすることを特徴とするのが本発明の液晶表示装置の
駆動方法である。この方法を用いると、付加容量の第２
層電極と第１層電極の間に短絡が生じても画素電極の電
位が液晶層上基板電極に対して直流の電位差を持つこと
がなく、部分的な液晶の劣化や表示上のシシ不良等の不
良モードを未然に防止できる。又多結晶シリコン薄膜ト
ランジスタと同様に、アモルファスシリコン薄膜トラン
ジスタをアクティブ素子にもつマトリックス基板につい
ても同様の事が言える。図５にその素子構造の断面図を
示す。ガラス基板５８の上に薄膜トランジスタのゲート
電極５９を形成する。このゲート電極と同層で付加容量
第２層電極薄膜５１を形成する。材料としてはＣｒ、Ｔ
ａ、Ａｌ等の金属が用いられる。次にゲート絶縁膜５２
を形成する。各金属の酸化膜Ｔａ2 Ｏ3 やＡｌ2 Ｏ3 が
用いられたり、別にＣＶＤ法でシリコン窒化膜が用いら
れることもある。薄膜トランジスタ部は次アモルファス
シリコンとＮ+ アモルファスシリコンをプラズマＣＶＤ
法で膜付けし、その後パターニングする。ここでのＮ+
アモリファスシリコン６０は薄膜トランジスタにおいて
は電極５７，５６との接続のために設けているが、付加
容量においては第１層半導体膜５３として用いられる。
つまり付加容量はゲート電極５９と同層の金属で第２層
金属電極５１が形成され、絶縁膜はゲート絶縁膜５２で
形成し、次に薄膜トランジスタのコンタクトに用いるＮ
+ アモルファスシリコン層で第１層半導体薄膜電極を形
成する。この様な構造をもつアモルファスシリコンＴＦ
Ｔを用いたアクティブマトリックス基板においても本発
明の液晶パネルの駆動方法は適用され得る。つまり第２
層金属薄膜５３の電位を液晶層上基板電極と同電位に保
つことで、付加容量の第１層、第２層電極間で短絡が生
じた場合、画素電位と液晶層上基板電極との間に直流電
位差が生じることを未然に防止することが可能となる。
クス液晶表示装置の一画素部の等価回路を示す。アクテ
ィブ素子（図２では薄膜トランジスタ２３）のゲード電
極に走査ライン２４に接続され、ソース端は信号線２
６、ドレイン端は液晶容量２２と付加容量２１に接続さ
れ、付加容量の他端は容量ライン２５、液晶容量の他端
は上基板電極２７にあたる。図１に本発明の付加容量を
有するアクティブ素子（薄膜トランジスタ）の断面図を
示す。付加容量の第１層半導体薄膜で斜線部１１が不純
物原子が存在する領域を示す。絶縁膜が１２で第１層半
導体薄膜が多結晶シリコン等の場合はその熱酸化膜であ
るＳｉＯ2 膜、又ＥＣＲＣＶＤ法やスパッタ法で膜付け
したＳｉＯ2 膜を用いる。次に薄膜トランジスタのチャ
ンネル部１１をマスクするレジストを形成した後全面に
不純物イオンを注入する。Ｎチャンネルトランジスタで
はリンイオンを、Ｐチャンネルトランジスタではボロン
イオンを打ち込むことで不純物層を形成する。従来の構
造を示す図３と違う点がこの点で図３の構造では第２層
付加容量電極３３の下部の第１層付加容量電極３４は不
純物原子が存在せずＭＯＳ（Ｍｅｔａｌ金属−Ｏｘｉｄ
ｅ酸化膜−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ半導体）ダイオ
ード構造となっている。一方本発明の付加容量の構造で
は付加容量第１層半導体薄膜は第２層半導体又は金属薄
膜の下部も不純物原子が存在する。絶縁膜形成後に薄膜
トランジスタのゲート電極である多結晶シリコンを形成
する。ゲート電極は不純物注入後の活性化アニール等の
必要のない不純物注入方法を用いたり、先の絶縁膜を低
温で形成できる場合はゲート電極に金属つまりアルミ、
クロム、タンタル等を用いることが可能となる。ゲート
電極形成と同時に付加容量第２層電極１３を形成する。
以上の様な製造方法で製造された付加容量の第２層電極
の電位を液晶層上基板電極（図２ ２７）の電位と同電
位にすることを特徴とするのが本発明の液晶表示装置の
駆動方法である。この方法を用いると、付加容量の第２
層電極と第１層電極の間に短絡が生じても画素電極の電
位が液晶層上基板電極に対して直流の電位差を持つこと
がなく、部分的な液晶の劣化や表示上のシシ不良等の不
良モードを未然に防止できる。又多結晶シリコン薄膜ト
ランジスタと同様に、アモルファスシリコン薄膜トラン
ジスタをアクティブ素子にもつマトリックス基板につい
ても同様の事が言える。図５にその素子構造の断面図を
示す。ガラス基板５８の上に薄膜トランジスタのゲート
電極５９を形成する。このゲート電極と同層で付加容量
第２層電極薄膜５１を形成する。材料としてはＣｒ、Ｔ
ａ、Ａｌ等の金属が用いられる。次にゲート絶縁膜５２
を形成する。各金属の酸化膜Ｔａ2 Ｏ3 やＡｌ2 Ｏ3 が
用いられたり、別にＣＶＤ法でシリコン窒化膜が用いら
れることもある。薄膜トランジスタ部は次アモルファス
シリコンとＮ+ アモルファスシリコンをプラズマＣＶＤ
法で膜付けし、その後パターニングする。ここでのＮ+
アモリファスシリコン６０は薄膜トランジスタにおいて
は電極５７，５６との接続のために設けているが、付加
容量においては第１層半導体膜５３として用いられる。
つまり付加容量はゲート電極５９と同層の金属で第２層
金属電極５１が形成され、絶縁膜はゲート絶縁膜５２で
形成し、次に薄膜トランジスタのコンタクトに用いるＮ
+ アモルファスシリコン層で第１層半導体薄膜電極を形
成する。この様な構造をもつアモルファスシリコンＴＦ
Ｔを用いたアクティブマトリックス基板においても本発
明の液晶パネルの駆動方法は適用され得る。つまり第２
層金属薄膜５３の電位を液晶層上基板電極と同電位に保
つことで、付加容量の第１層、第２層電極間で短絡が生
じた場合、画素電位と液晶層上基板電極との間に直流電
位差が生じることを未然に防止することが可能となる。
【０００６】
【発明の効果】本発明の液晶表示体の駆動方法を用いる
ことにより付加容量第１層電極と第２層電極間に短絡が
生じた場合、画素電位と液晶層上基板電極の間に直流電
位差が生じることを未然に防止することができる。液晶
層に局部的に直流電位差が生じるとその部分の液晶層が
劣化し、長時間駆動で表示上シミの様に見える不良とな
り、製品製造歩留りが低下する。本発明の液晶表示体の
駆動法を用いると上記の不良モードを未然に防止するこ
とができる。
ことにより付加容量第１層電極と第２層電極間に短絡が
生じた場合、画素電位と液晶層上基板電極の間に直流電
位差が生じることを未然に防止することができる。液晶
層に局部的に直流電位差が生じるとその部分の液晶層が
劣化し、長時間駆動で表示上シミの様に見える不良とな
り、製品製造歩留りが低下する。本発明の液晶表示体の
駆動法を用いると上記の不良モードを未然に防止するこ
とができる。
【図１】本発明に用いるアクティブ素子断面図。
【図２】本発明に用いるアクティブ素子等価回路図。
【図３】従来の技術に用いたアクティブ素子断面図。
【図４】従来の技術における液晶駆動電圧図。
【図５】本発明の実施応用例のアクティブ素子断面図。
１１ 第１層多結晶シリコンのドーズされた部分 １２ ゲート絶縁膜 １３ 付加容量第２層金属又は半導体薄膜電極 １４ 第１層多結晶シリコンの非ドーズ部 ２１ 付加容量 ２２ 液晶層容量 ２３ 薄膜トランジスタ ２４ ゲートライン ２５ 容量ライン ２６ 信号ライン ３１ 第１層多結晶シリコンのドースされた部分 ３２ ゲート絶縁膜 ３３ 付加容量第２層金属又は半導体薄膜電極 ３４ 第１層多結晶シリコンの非ドーズ部分 ３５ ガラス基板 ３６ 画素電極 ４１ 容量ライン電位 ４２ 信号ライン電位 ４３ 液晶層上基板電極電位 ５１ ゲート電極 ５２ ゲート絶縁膜 ５３ Ｎ+ アモルファスシリコン薄膜 ５４ アモルファスシリコン薄膜 ５５ 層間絶縁膜 ５６ 画素電極 ５７ 信号ライン
Claims (2)
- 【請求項１】表示画面を構成する画素内に上基板電極と
下基板電極の間の液晶層自体の容量を持ち、該液晶層容
量の他に第１層半導体薄膜と第２層金属又は半導体薄膜
の間の絶縁膜で構成される付加容量を有する液晶表示装
置において、該第２層金属又は半導体薄膜の電位を液晶
を介した該上基板電極と同電位にすることを特徴とする
液晶表示装置の駆動方法。 - 【請求項２】請求項第１項に示す液晶表示装置の付加容
量において、第１層半導体薄膜の第２層金属及び半導体
薄膜の下部にあたる部分に不純物原子が存在することを
特徴とする液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038092A JPH0667201A (ja) | 1992-08-19 | 1992-08-19 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038092A JPH0667201A (ja) | 1992-08-19 | 1992-08-19 | 液晶表示装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667201A true JPH0667201A (ja) | 1994-03-11 |
Family
ID=16750218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22038092A Pending JPH0667201A (ja) | 1992-08-19 | 1992-08-19 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667201A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
| WO2000033285A1 (en) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Electro-optical device and its manufacturing method |
| US8413698B2 (en) * | 2005-06-30 | 2013-04-09 | Michelin Recherche Et Technique S.A. | Tire for heavy vehicles |
-
1992
- 1992-08-19 JP JP22038092A patent/JPH0667201A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
| US6521913B1 (en) | 1998-11-26 | 2003-02-18 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6765230B2 (en) | 1998-11-26 | 2004-07-20 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6770909B2 (en) | 1998-11-26 | 2004-08-03 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| US6872975B2 (en) | 1998-11-26 | 2005-03-29 | Seiko Epson Corporation | Electro-optical device and electronic equipment |
| WO2000033285A1 (en) * | 1998-11-30 | 2000-06-08 | Seiko Epson Corporation | Electro-optical device and its manufacturing method |
| US6657230B1 (en) | 1998-11-30 | 2003-12-02 | Seiko Epson Corporation | Electro-optical device having a symmetrically located contact hole and method of producing the same |
| US8413698B2 (en) * | 2005-06-30 | 2013-04-09 | Michelin Recherche Et Technique S.A. | Tire for heavy vehicles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0513590B1 (en) | Thin-film transistor and method for manufacturing it | |
| US5990491A (en) | Active matrix device utilizing light shielding means for thin film transistors | |
| JP3464944B2 (ja) | 薄膜トランジスタ基板、その製造方法および液晶表示装置 | |
| US20150248030A1 (en) | Method for manufacturing an electrooptical device | |
| JPH07297407A (ja) | 半導体集積回路 | |
| US5903014A (en) | Semiconductor device for driving a substrate of an electro-optical device | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JP3338481B2 (ja) | 液晶表示装置 | |
| JP2006229185A (ja) | 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置 | |
| JPH03233431A (ja) | 液晶ディスプレイパネル | |
| JPH0722627A (ja) | 薄膜半導体装置及びアクティブマトリクス液晶表示装置 | |
| JPH10268254A (ja) | 液晶表示装置 | |
| JPH0667201A (ja) | 液晶表示装置の駆動方法 | |
| JP3072637B2 (ja) | アクティブマトリクス基板 | |
| JP3239024B2 (ja) | 半導体装置の製造方法 | |
| JPH0832083A (ja) | 薄膜トランジスタ | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JP3159215B2 (ja) | 液晶装置 | |
| JP2953322B2 (ja) | 液晶表示装置 | |
| JP2000321601A (ja) | 液晶表示装置の製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3312617B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH05297411A (ja) | アクティブマトリクス表示装置 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JP3125785B2 (ja) | 液晶装置 |