JPH0666457B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0666457B2 JPH0666457B2 JP60055337A JP5533785A JPH0666457B2 JP H0666457 B2 JPH0666457 B2 JP H0666457B2 JP 60055337 A JP60055337 A JP 60055337A JP 5533785 A JP5533785 A JP 5533785A JP H0666457 B2 JPH0666457 B2 JP H0666457B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- insulating
- capacitance
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は同一チツプ上に複数のダイオードが設けられて
いる半導体装置に関するものである。
いる半導体装置に関するものである。
(ロ)従来の技術 第2図は従来の半導体装置の上面図、第3図は第2図に
おけるIII−III断面図である。
おけるIII−III断面図である。
第2図、第3図においては、(1)はGaAs半絶縁性基
板、(2)は半絶縁性基板(1)の上にエピタキシヤル
成長されたGaAsn++低抵抗層、(3)はn++低抵抗層
(2)の上にエピタキシヤル成長されたGaAsn動作層で
ある。(4)はn動作層(3)の上にスパツタリング形
成されたSiO2膜、(5)はn++低抵抗層(2)およびn
動作層(3)を、第1の領域(6)と第2の領域(7)
とに、電気的に分離する絶縁領域であつて、この絶縁領
域(5)はn動作層(3)表面からn動作層(3)及び
n++低抵抗層(2)を貫通し、半絶縁性基板(1)にま
で達している。(8)は第1の領域(6)においてn動
作層(3)とシヨツトキ接合された第1のシヨツトキ電
極、(9)は第2の領域(7)においてn動作層(3)
とシヨツトキ接合された第2のシヨツトキ電極である。
また、(10)は第1の領域(6)においてn++低抵抗層
(2)とオーミツク接合された第1のオーミツク電極、
(11)は第2の領域(7)においてn++低抵抗層(2)
とオーミツク接合された第2のオーミツク電極である。
この第1、第2のオーミツク電極(10)(11)は、夫々
第1、第2のシヨツトキ電極(8)(9)を取り囲むリ
ング状に形成されている。(12)は素子上面及び絶縁領
域(5)を埋設しn動作層(3)表面まで連なって形成
されたポリイミド膜からなる絶縁体である。(13)は第
1のオーミック電極(10)に連結された第1のビームリ
ード電極、(14)は第1のショットキ電極(8)と第2
のオーミック電極(11)とに連結されると共に、ポリイ
ミド膜(12)の表面に沿って形成された第2のビームリ
ード電極(第1の接続線)、(15)は第2のショットキ
電極(9)に連結された第3のビームリード電極であ
る。
板、(2)は半絶縁性基板(1)の上にエピタキシヤル
成長されたGaAsn++低抵抗層、(3)はn++低抵抗層
(2)の上にエピタキシヤル成長されたGaAsn動作層で
ある。(4)はn動作層(3)の上にスパツタリング形
成されたSiO2膜、(5)はn++低抵抗層(2)およびn
動作層(3)を、第1の領域(6)と第2の領域(7)
とに、電気的に分離する絶縁領域であつて、この絶縁領
域(5)はn動作層(3)表面からn動作層(3)及び
n++低抵抗層(2)を貫通し、半絶縁性基板(1)にま
で達している。(8)は第1の領域(6)においてn動
作層(3)とシヨツトキ接合された第1のシヨツトキ電
極、(9)は第2の領域(7)においてn動作層(3)
とシヨツトキ接合された第2のシヨツトキ電極である。
また、(10)は第1の領域(6)においてn++低抵抗層
(2)とオーミツク接合された第1のオーミツク電極、
(11)は第2の領域(7)においてn++低抵抗層(2)
とオーミツク接合された第2のオーミツク電極である。
この第1、第2のオーミツク電極(10)(11)は、夫々
第1、第2のシヨツトキ電極(8)(9)を取り囲むリ
ング状に形成されている。(12)は素子上面及び絶縁領
域(5)を埋設しn動作層(3)表面まで連なって形成
されたポリイミド膜からなる絶縁体である。(13)は第
1のオーミック電極(10)に連結された第1のビームリ
ード電極、(14)は第1のショットキ電極(8)と第2
のオーミック電極(11)とに連結されると共に、ポリイ
ミド膜(12)の表面に沿って形成された第2のビームリ
ード電極(第1の接続線)、(15)は第2のショットキ
電極(9)に連結された第3のビームリード電極であ
る。
以上の構成から明らかなように、この半導体装置の第1
の領域(6)には第1のダイオード(16)が設けられて
いて、第2の領域(7)には第2のダイオード(17)が
設けられている。
の領域(6)には第1のダイオード(16)が設けられて
いて、第2の領域(7)には第2のダイオード(17)が
設けられている。
第4図は寄生容量を含めて示した第2図、第3図に半導
体装置の等価図、第5図は第2図、第3図の半導体装置
の各部の寄生容量を模式的に示した模式図である。
体装置の等価図、第5図は第2図、第3図の半導体装置
の各部の寄生容量を模式的に示した模式図である。
まず、第4図において、第1、第2のビームリード電極
(13)(14)の間には、第1のダイオード(16)と並列
に、第1の寄生容量(18)が形成されていて、第2、第
3のビームリード電極(14)(15)の間には、第2のダ
イオード(17)と並列に、第2の寄生容量(19)が形成
されている。次に、具体的には、第5図に示されている
ように、第1の寄生容量(18)は、第1の絶縁膜容量
(21)(21)…と、絶縁領域容量(22)とから成る。そ
して、第2の寄生容量(19)は、第2の絶縁膜容量(2
4)(24)…から成る。
(13)(14)の間には、第1のダイオード(16)と並列
に、第1の寄生容量(18)が形成されていて、第2、第
3のビームリード電極(14)(15)の間には、第2のダ
イオード(17)と並列に、第2の寄生容量(19)が形成
されている。次に、具体的には、第5図に示されている
ように、第1の寄生容量(18)は、第1の絶縁膜容量
(21)(21)…と、絶縁領域容量(22)とから成る。そ
して、第2の寄生容量(19)は、第2の絶縁膜容量(2
4)(24)…から成る。
ところで、通常、第1、第2のダイオード(16)(17)
の特性は、等しく揃つていることが好ましい。しかし、
そのためには、第1、第2の寄生容量(18)(19)が等
価でなければならない。ところが、第1の寄生容量(1
8)には絶縁領域容量(22)が含まれているのである
が、第2の寄生容量(19)には絶縁領域容量(22)は含
まれていない。そこで、従来は、第2図、第3図の半導
体装置のように、n動作層(3)に対する第3のビーム
リード電極(15)の対向面積を、第2のビームリード電
極(14)よりも大きく設けて、この部分に絶縁領域容量
(22)に対応する容量を形成することによつて、第1、
第2の寄生容量(18)(19)を等しく設定しようとして
いた。
の特性は、等しく揃つていることが好ましい。しかし、
そのためには、第1、第2の寄生容量(18)(19)が等
価でなければならない。ところが、第1の寄生容量(1
8)には絶縁領域容量(22)が含まれているのである
が、第2の寄生容量(19)には絶縁領域容量(22)は含
まれていない。そこで、従来は、第2図、第3図の半導
体装置のように、n動作層(3)に対する第3のビーム
リード電極(15)の対向面積を、第2のビームリード電
極(14)よりも大きく設けて、この部分に絶縁領域容量
(22)に対応する容量を形成することによつて、第1、
第2の寄生容量(18)(19)を等しく設定しようとして
いた。
なお、この種の半導体装置については、例えば特開昭59
−161836号公報、もしくは1984年5月発行の「MICROWAV
ES RF」の209ページから212ページにかけて等に詳しく
記載されている。
−161836号公報、もしくは1984年5月発行の「MICROWAV
ES RF」の209ページから212ページにかけて等に詳しく
記載されている。
(ハ)発明が解決しようとする問題点 第1の寄生容量(18)に含まれている絶縁領域容量(2
2)は、n++低抵抗層(2)の厚み、および絶縁領域
(5)の幅に大きく依存する。ところが、これらの条件
は各素子ごとに大きくばらつく。
2)は、n++低抵抗層(2)の厚み、および絶縁領域
(5)の幅に大きく依存する。ところが、これらの条件
は各素子ごとに大きくばらつく。
したがつて、絶縁領域容量(22)を含む第1の寄生容量
(18)と、絶縁領域容量(22)を含まない第2の寄生容
量(19)とを、確実に一致させることは極めて困難であ
つた。
(18)と、絶縁領域容量(22)を含まない第2の寄生容
量(19)とを、確実に一致させることは極めて困難であ
つた。
(ニ)問題点を解決するための手段 本発明の半導体装置は、半絶縁性の一基板と、該基板上
に形成された低抵抗層と、該低抵抗層上に形成された動
作層、該動作層の表面に被着形成されたショットキ接合
のためのショットキ電極、及び該電極近傍に配置された
該電極と対を成す、上記低抵抗層に被着形成されたオー
ミック電極、とから夫々なる2つのダイオードが形成さ
れ、第1の領域にある一方の上記ダイオードと、第2の
領域にある他方の上記ダイオードとは、上記表面から上
記動作層及び上記低抵抗層を貫通し少なくとも上記基板
にまで達する、絶縁体を埋め込んだ第1の絶縁領域、に
よって互いに電気的に分離されると共に、上記他方のダ
イオードのオーミック電極が上記一方のダイオードのシ
ョットキ電極と、上記第1の絶縁領域を埋設し上記表面
にまで連なって形成された上記絶縁体の表面、に沿って
形成された第1の接続線によって接続されることに因
り、上記2つのダイオードが直列接続されてなる半導体
装置において、上記第2の領域に隣接する第3の領域に
は、上記低抵抗層に被着形成されたオーミック電極を備
えると共に、上記第2の領域と第3の領域とは、上記第
1の絶縁領域と同構造の第2の絶縁領域によって互いに
電気的に分離されると共に、上記第3の領域のオーミッ
ク電極は、上記第2の絶縁領域を埋設し上記表面にまで
連なって形成された上記絶縁体の表面に沿って形成され
た第2の接続線によって、上記他方のダイオードのショ
ットキ電極と接続されていることを特徴とする。
に形成された低抵抗層と、該低抵抗層上に形成された動
作層、該動作層の表面に被着形成されたショットキ接合
のためのショットキ電極、及び該電極近傍に配置された
該電極と対を成す、上記低抵抗層に被着形成されたオー
ミック電極、とから夫々なる2つのダイオードが形成さ
れ、第1の領域にある一方の上記ダイオードと、第2の
領域にある他方の上記ダイオードとは、上記表面から上
記動作層及び上記低抵抗層を貫通し少なくとも上記基板
にまで達する、絶縁体を埋め込んだ第1の絶縁領域、に
よって互いに電気的に分離されると共に、上記他方のダ
イオードのオーミック電極が上記一方のダイオードのシ
ョットキ電極と、上記第1の絶縁領域を埋設し上記表面
にまで連なって形成された上記絶縁体の表面、に沿って
形成された第1の接続線によって接続されることに因
り、上記2つのダイオードが直列接続されてなる半導体
装置において、上記第2の領域に隣接する第3の領域に
は、上記低抵抗層に被着形成されたオーミック電極を備
えると共に、上記第2の領域と第3の領域とは、上記第
1の絶縁領域と同構造の第2の絶縁領域によって互いに
電気的に分離されると共に、上記第3の領域のオーミッ
ク電極は、上記第2の絶縁領域を埋設し上記表面にまで
連なって形成された上記絶縁体の表面に沿って形成され
た第2の接続線によって、上記他方のダイオードのショ
ットキ電極と接続されていることを特徴とする。
(ホ)作用 本発明の半導体装置の構成によれば、第1の領域にある
一方の上記ダイオードと、第2の領域にある他方の上記
ダイオードとが直列接続され、その第2の領域に隣接す
る第3の領域と上記第2の領域との間には、絶縁体を埋
め込んだ第1の絶縁領域と同構造の第2の絶縁領域が設
けられている。そして更に、上記第3の領域のオーミッ
ク電極は、この第2の絶縁領域を埋設し動作層表面にま
で連なって形成された上記絶縁体の表面に沿って形成さ
れた第2の接続線によって、上記他方のダイオードのシ
ョットキ電極と接続されている。この結果、上記第3の
領域のオーミック電極が被着された低抵抗層と、上記第
2の領域の低抵抗層との間には、上記第2の絶縁領域を
介して容量が形成されることになり、斯る容量の成分
は、上記他方のダイオードの寄生容量として付加され
る。特に本願発明では上記第1の絶縁領域の構造と上記
第2の絶縁領域の構造とを同じとしたことに加えて、上
記第3の領域の低抵抗層を介した容量成分を利用するこ
とで、上記一方のダイオードの寄生容量と等価的な部分
に同容量の寄生容量を上記他方のダイオードに付加する
ことができる。
一方の上記ダイオードと、第2の領域にある他方の上記
ダイオードとが直列接続され、その第2の領域に隣接す
る第3の領域と上記第2の領域との間には、絶縁体を埋
め込んだ第1の絶縁領域と同構造の第2の絶縁領域が設
けられている。そして更に、上記第3の領域のオーミッ
ク電極は、この第2の絶縁領域を埋設し動作層表面にま
で連なって形成された上記絶縁体の表面に沿って形成さ
れた第2の接続線によって、上記他方のダイオードのシ
ョットキ電極と接続されている。この結果、上記第3の
領域のオーミック電極が被着された低抵抗層と、上記第
2の領域の低抵抗層との間には、上記第2の絶縁領域を
介して容量が形成されることになり、斯る容量の成分
は、上記他方のダイオードの寄生容量として付加され
る。特に本願発明では上記第1の絶縁領域の構造と上記
第2の絶縁領域の構造とを同じとしたことに加えて、上
記第3の領域の低抵抗層を介した容量成分を利用するこ
とで、上記一方のダイオードの寄生容量と等価的な部分
に同容量の寄生容量を上記他方のダイオードに付加する
ことができる。
(ヘ)実施例 第1図は本発明の一実施例の上面図、第6図は第1図に
おけるVI−VI断面図、第7図は第1図、第6図の半導体
装置の各部の寄生容量を模式的に示した模式図である。
なお、第1図、第6図、第7図において、第2図ないし
第5図と同一部分には同一符号が付されているので、そ
れらの部分については説明を省略し、以下に異なる部分
について説明する。
おけるVI−VI断面図、第7図は第1図、第6図の半導体
装置の各部の寄生容量を模式的に示した模式図である。
なお、第1図、第6図、第7図において、第2図ないし
第5図と同一部分には同一符号が付されているので、そ
れらの部分については説明を省略し、以下に異なる部分
について説明する。
第1図、第6図、第7図において、(25)は第2の領域
(7)に隣接して設けられた第3の領域、(26)はこの
第3の領域(25)と第2の領域(7)との間に設けられ
た第2の絶縁領域である。この第2の絶縁領域(26)
は、第1の絶縁領域(5)と同構造に設けられていて、
n動作層(3)表面からn動作層(3)及びn++低抵抗
層(2)を貫通し、半絶縁性基板(1)にまで達してい
る。そして、第3の領域(25)は、第2の絶縁領域(2
6)によって、第2の領域(7)から電気的に分離され
ている。また、第2の絶縁領域(26)はポリイミド膜
(12)によって埋設されており、このポリイミド膜(1
2)はn動作層(3)表面にまで連なっている。
(7)に隣接して設けられた第3の領域、(26)はこの
第3の領域(25)と第2の領域(7)との間に設けられ
た第2の絶縁領域である。この第2の絶縁領域(26)
は、第1の絶縁領域(5)と同構造に設けられていて、
n動作層(3)表面からn動作層(3)及びn++低抵抗
層(2)を貫通し、半絶縁性基板(1)にまで達してい
る。そして、第3の領域(25)は、第2の絶縁領域(2
6)によって、第2の領域(7)から電気的に分離され
ている。また、第2の絶縁領域(26)はポリイミド膜
(12)によって埋設されており、このポリイミド膜(1
2)はn動作層(3)表面にまで連なっている。
(27)は第3の領域(25)においてn++低抵抗層(2)
とオーミック接合された第3のオーミック電極である。
この第3のオーミック電極(27)はポリイミド膜(12)
の表面に沿って形成された第3のビームリード電極(1
5)によって、第2のショットキ電極(9)と接続され
ている。
とオーミック接合された第3のオーミック電極である。
この第3のオーミック電極(27)はポリイミド膜(12)
の表面に沿って形成された第3のビームリード電極(1
5)によって、第2のショットキ電極(9)と接続され
ている。
この結果、第3の領域(25)のオーミック電極(27)が
被着されたn++低抵抗層(2)と第2の領域(7)のn++
低抵抗層(2)とが第2の絶縁領域(26)を介して容量
が形成される。この容量が第2の寄生容量(19)に付加
される。これにより第1の絶縁領域(5)の構造と第2
の絶縁領域(26)の構造とを同じとしたことに加えて、
第3の領域(25)の低抵抗層(2)を介した容量成分を
利用することで、第1のダイオード(16)の寄生容量と
等価的な部分に同容量の寄生容量を第2のダイオード
(17)に付加することができるので、第1の寄生容量
(18)と第2の寄生容量(19)とを等しくできる。
被着されたn++低抵抗層(2)と第2の領域(7)のn++
低抵抗層(2)とが第2の絶縁領域(26)を介して容量
が形成される。この容量が第2の寄生容量(19)に付加
される。これにより第1の絶縁領域(5)の構造と第2
の絶縁領域(26)の構造とを同じとしたことに加えて、
第3の領域(25)の低抵抗層(2)を介した容量成分を
利用することで、第1のダイオード(16)の寄生容量と
等価的な部分に同容量の寄生容量を第2のダイオード
(17)に付加することができるので、第1の寄生容量
(18)と第2の寄生容量(19)とを等しくできる。
この実施例においては、第1の寄生容量(18)は、第1
のショットキ接合容量(20)と第1の絶縁膜容量(21)
(21)…と、第1の絶縁領域容量(22)とから成る。そ
して、第2の寄生容量(19)は、第2のショットキ接合
容量(23)と第2の絶縁膜容量(24)(24)…と、第2
の絶縁領域容量(28)とから成り、第1の寄生容量(1
8)と第2の寄生容量(19)とは同容量の成分を有して
いる。即ち、第1のショトキ接合容量(20)と第2のシ
ョットキ接合容量(23)、第1の絶縁膜容量(21)(2
1)…と第2の絶縁膜容量(24)(24)…、第1の絶縁
領域容量(22)と第2の絶縁領域容量(28)とが夫々同
構造に設けられて同じ容量で対応している。
のショットキ接合容量(20)と第1の絶縁膜容量(21)
(21)…と、第1の絶縁領域容量(22)とから成る。そ
して、第2の寄生容量(19)は、第2のショットキ接合
容量(23)と第2の絶縁膜容量(24)(24)…と、第2
の絶縁領域容量(28)とから成り、第1の寄生容量(1
8)と第2の寄生容量(19)とは同容量の成分を有して
いる。即ち、第1のショトキ接合容量(20)と第2のシ
ョットキ接合容量(23)、第1の絶縁膜容量(21)(2
1)…と第2の絶縁膜容量(24)(24)…、第1の絶縁
領域容量(22)と第2の絶縁領域容量(28)とが夫々同
構造に設けられて同じ容量で対応している。
そして、第2のダイオード(17)の第2のオーミック電
極(11)が第1のダイオード(16)の第1のショットキ
電極(8)と、第1の絶縁領域を埋設し動作層(3)表
面にまで連なって形成された絶縁体(12)の表面、に沿
って形成された第2のビームリード電極(14)によって
接続されることに因り、第1のダイオード(16)と第2
のダイオード(17)とが直列接続されている。また、第
3の領域(25)は低抵抗層(2)に被着形成された第3
のオーミック電極(27)を備え、この第3のオーミック
電極(27)は第2の絶縁領域26)を埋設し動作層(3)
表面にまで連なって形成された絶縁体(12)の表面に沿
って形成された第3のビームリード電極(15)によっ
て、第2のダイオード(17)の第2のショットキ電極
(9)と接続されている。これにより、第3の領域(2
5)の第3のオーミック電極(27)が被着された低抵抗
層(2)と上記第2の領域の低抵抗層(2)とが第2の
絶縁領域(26)を介して第2の絶縁領域容量(28)が形
成され、第2のダイオード(17)の寄生容量に付加され
る。よって、第1のダイオード(16)の寄生容量と第2
のダイオード(17)の寄生容量を等しくすることができ
る。この結果、一方のダイオードの特性と他方のダイオ
ードの特性を等しくすることができる。
極(11)が第1のダイオード(16)の第1のショットキ
電極(8)と、第1の絶縁領域を埋設し動作層(3)表
面にまで連なって形成された絶縁体(12)の表面、に沿
って形成された第2のビームリード電極(14)によって
接続されることに因り、第1のダイオード(16)と第2
のダイオード(17)とが直列接続されている。また、第
3の領域(25)は低抵抗層(2)に被着形成された第3
のオーミック電極(27)を備え、この第3のオーミック
電極(27)は第2の絶縁領域26)を埋設し動作層(3)
表面にまで連なって形成された絶縁体(12)の表面に沿
って形成された第3のビームリード電極(15)によっ
て、第2のダイオード(17)の第2のショットキ電極
(9)と接続されている。これにより、第3の領域(2
5)の第3のオーミック電極(27)が被着された低抵抗
層(2)と上記第2の領域の低抵抗層(2)とが第2の
絶縁領域(26)を介して第2の絶縁領域容量(28)が形
成され、第2のダイオード(17)の寄生容量に付加され
る。よって、第1のダイオード(16)の寄生容量と第2
のダイオード(17)の寄生容量を等しくすることができ
る。この結果、一方のダイオードの特性と他方のダイオ
ードの特性を等しくすることができる。
ところで、第1、第2の絶縁領域容量(22)(28)は、
各素子間において比較すれば、その容量値がかなりばら
つくのであるが、このばらつきは、第1の絶縁領域容量
(22)と第2の絶縁領域容量(28)とで等しい値を示
す。したがつて、素子単位でみれば、第1、第2の絶縁
領域容量(22)(28)は確実に一致する。よつて、この
実施例において、第1、第2の寄生容量(18)(19)
は、夫々等しい値をとる。
各素子間において比較すれば、その容量値がかなりばら
つくのであるが、このばらつきは、第1の絶縁領域容量
(22)と第2の絶縁領域容量(28)とで等しい値を示
す。したがつて、素子単位でみれば、第1、第2の絶縁
領域容量(22)(28)は確実に一致する。よつて、この
実施例において、第1、第2の寄生容量(18)(19)
は、夫々等しい値をとる。
なお、この実施例では、第3のビームリード電極(15)
は、第3のオーミツク電極(27)と金属どうしで結合さ
れているので、その強度は格段に向上されている。
は、第3のオーミツク電極(27)と金属どうしで結合さ
れているので、その強度は格段に向上されている。
(ト)発明の効果 本発明の半導体装置の構成によれば、第1の領域にある
一方のダイオードと、第2の領域にある他方のダイオー
ドとが直列接続され、その第2の領域に隣接する第3の
領域と上記第2の領域との間には、絶縁体を埋め込んだ
第1の絶縁領域と同構造の第2の絶縁領域が設けられて
いる。そして更に、上記第3の領域のオーミック電極
は、この第2の絶縁領域を埋設し動作層表面にまで連な
って形成された上記絶縁体の表面に沿って形成された第
2の接続線によって、上記他方のダイオードのショット
キ電極と接続されている。この結果、上記第3の領域の
オーミック電極が被着された低抵抗層と、上記第2の領
域の低抵抗層との間には、上記第2の絶縁領域を介して
容量が形成されることになり、斯る容量の成分は、上記
他方のダイオードの寄生容量として付加される。特に本
願発明では上記第1の絶縁領域の構造と上記第2の絶縁
領域の構造とを同じとしたことに加えて、上記第3の領
域の低抵抗層を介した容量成分を利用することで、上記
一方のダイオードの寄生容量と等価的な部分に同容量の
寄生容量を上記他方のダイオードに付加することができ
る。
一方のダイオードと、第2の領域にある他方のダイオー
ドとが直列接続され、その第2の領域に隣接する第3の
領域と上記第2の領域との間には、絶縁体を埋め込んだ
第1の絶縁領域と同構造の第2の絶縁領域が設けられて
いる。そして更に、上記第3の領域のオーミック電極
は、この第2の絶縁領域を埋設し動作層表面にまで連な
って形成された上記絶縁体の表面に沿って形成された第
2の接続線によって、上記他方のダイオードのショット
キ電極と接続されている。この結果、上記第3の領域の
オーミック電極が被着された低抵抗層と、上記第2の領
域の低抵抗層との間には、上記第2の絶縁領域を介して
容量が形成されることになり、斯る容量の成分は、上記
他方のダイオードの寄生容量として付加される。特に本
願発明では上記第1の絶縁領域の構造と上記第2の絶縁
領域の構造とを同じとしたことに加えて、上記第3の領
域の低抵抗層を介した容量成分を利用することで、上記
一方のダイオードの寄生容量と等価的な部分に同容量の
寄生容量を上記他方のダイオードに付加することができ
る。
この結果、上記一方のダイオードの寄生容量と上記他方
のダイオードの寄生容量とが等しくなり、上記一方のダ
イオードの特性と上記他方のダイオードの特性を等しく
できる。
のダイオードの寄生容量とが等しくなり、上記一方のダ
イオードの特性と上記他方のダイオードの特性を等しく
できる。
第1図は本発明の一実施例の上面図、第2図は従来の半
導体装置の上面図、第3図は第2図におけるIII−III断
面図、第4図は寄生容量を含めて示した第2図、第3図
の半導体装置の等価図、第5図は第2図、第3図の各部
の寄生容量を模式的に示した模式図、第6図は第1図に
おけるVI−VI断面図、第7図は第1図、第6図の半導体
装置の各部の寄生容量を模式的に示した模式図である。 (5)……第1の絶縁領域、(6)……第1の領域、
(7)……第2の領域、(16)……第1のダイオード、
(17)……第2のダイオード、(25)……第3の領域、
(26)……第2の絶縁領域。
導体装置の上面図、第3図は第2図におけるIII−III断
面図、第4図は寄生容量を含めて示した第2図、第3図
の半導体装置の等価図、第5図は第2図、第3図の各部
の寄生容量を模式的に示した模式図、第6図は第1図に
おけるVI−VI断面図、第7図は第1図、第6図の半導体
装置の各部の寄生容量を模式的に示した模式図である。 (5)……第1の絶縁領域、(6)……第1の領域、
(7)……第2の領域、(16)……第1のダイオード、
(17)……第2のダイオード、(25)……第3の領域、
(26)……第2の絶縁領域。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−45035(JP,A) 特開 昭59−205752(JP,A) 特開 昭58−180052(JP,A) 特開 昭58−114469(JP,A) 特開 昭55−127056(JP,A) 特開 昭54−39582(JP,A) 特開 昭59−118374(JP,A) 特開 昭53−161836(JP,A) 特開 昭59−138385(JP,A) 特開 昭60−202960(JP,A)
Claims (1)
- 【請求項1】半絶縁性の一基板と、該基板上に形成され
た低抵抗層と、該低抵抗層上に形成された動作層、該動
作層の表面に被着形成されたショットキ接合のためのシ
ョットキ電極、及び該電極近傍に配置された該電極と対
を成す、上記低抵抗層に被着形成されたオーミック電
極、とから夫々なる2つのダイオードが形成され、第1
の領域にある一方の上記ダイオードと、第2の領域にあ
る他方の上記ダイオードとは、上記表面から上記動作層
及び上記低抵抗層を貫通し少なくとも上記基板にまで達
する、絶縁体を埋め込んだ第1の絶縁領域、によって互
いに電気的に分離されると共に、上記他方のダイオード
のオーミック電極が上記一方のダイオードのショットキ
電極と、上記第1の絶縁領域を埋設し上記表面にまで連
なって形成された上記絶縁体の表面、に沿って形成され
た第1の接続線によって接続されることに因り、上記2
つのダイオードが直列接続されてなる半導体装置におい
て、 上記第2の領域に隣接する第3の領域には、上記低抵抗
層に被着形成されたオーミック電極を備えると共に、上
記第2の領域と第3の領域とは、上記第1の絶縁領域と
同構造の第2の絶縁領域によって互いに電気的に分離さ
れると共に、上記第3の領域のオーミック電極は、上記
第2の絶縁領域を埋設し上記表面にまで連なって形成さ
れた上記絶縁体の表面に沿って形成された第2の接続線
によって、上記他方のダイオードのショットキ電極と接
続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60055337A JPH0666457B2 (ja) | 1985-03-19 | 1985-03-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60055337A JPH0666457B2 (ja) | 1985-03-19 | 1985-03-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61214466A JPS61214466A (ja) | 1986-09-24 |
JPH0666457B2 true JPH0666457B2 (ja) | 1994-08-24 |
Family
ID=12995707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60055337A Expired - Lifetime JPH0666457B2 (ja) | 1985-03-19 | 1985-03-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0666457B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118374A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Integrated diode device |
JPS5439582A (en) * | 1977-09-02 | 1979-03-27 | Nec Corp | Integrated composite diode device |
JPS55127056A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS58114469A (ja) * | 1981-12-26 | 1983-07-07 | Fuji Electric Co Ltd | ダイオ−ドアレイ |
JPS58180052A (ja) * | 1982-04-15 | 1983-10-21 | Nec Corp | 半導体集積回路 |
JPH07107940B2 (ja) * | 1983-01-28 | 1995-11-15 | 三洋電機株式会社 | シヨツトキバリヤダイオ−ド装置 |
JPS59161836A (ja) * | 1983-03-04 | 1984-09-12 | Sanyo Electric Co Ltd | 半導体装置 |
JPS59205752A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | シヨツトキ−バリアダイオ−ドを含む半導体集積回路 |
JPS6045035A (ja) * | 1983-08-22 | 1985-03-11 | Sanyo Electric Co Ltd | 半導岩集積回路 |
JPH0783090B2 (ja) * | 1984-03-28 | 1995-09-06 | 株式会社東芝 | 半導体装置 |
-
1985
- 1985-03-19 JP JP60055337A patent/JPH0666457B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61214466A (ja) | 1986-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0197089A1 (en) | INTEGRATED ASSEMBLY ON THE SCALE OF A WAFER. | |
US4423433A (en) | High-breakdown-voltage resistance element for integrated circuit with a plurality of multilayer, overlapping electrodes | |
US5373185A (en) | Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate | |
US4161742A (en) | Semiconductor devices with matched resistor portions | |
US4684973A (en) | Semiconductor integrated circuit device having ground connections arranged to eliminate mutual interference between island-disposed electronic circuits | |
KR900011016A (ko) | 복합형 다이오드장치 | |
JPH0666457B2 (ja) | 半導体装置 | |
US4466013A (en) | Tapped integrated resistor | |
US4757357A (en) | Light-emitting diode matrix with semi-insulating zones | |
US5466959A (en) | Semiconductor device for influencing the breakdown voltage of transistors | |
US5270566A (en) | Insulated gate semiconductor device | |
JP2860089B2 (ja) | 高耐圧半導体素子 | |
JPS6245710B2 (ja) | ||
JPH0441499B2 (ja) | ||
JPH01319974A (ja) | 半導体装置 | |
JPH02285655A (ja) | 集積回路装置の接合分離構造 | |
JP2954254B2 (ja) | 誘電体分離基板 | |
JPH0714989A (ja) | 半導体集積回路装置およびその製造方法 | |
CN116018689A (zh) | 半导体装置 | |
JP2782758B2 (ja) | 半導体集積回路 | |
JP2676534B2 (ja) | 半導体装置 | |
JPS5867041A (ja) | 半導体集積回路 | |
JP2944115B2 (ja) | 複合トランジスタ回路装置 | |
JPH0665231B2 (ja) | 逆導通型ゲ−トタ−ンオフサイリスタ | |
JPS59100569A (ja) | Mosトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |