CN116018689A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116018689A
CN116018689A CN202180056460.4A CN202180056460A CN116018689A CN 116018689 A CN116018689 A CN 116018689A CN 202180056460 A CN202180056460 A CN 202180056460A CN 116018689 A CN116018689 A CN 116018689A
Authority
CN
China
Prior art keywords
region
semiconductor device
trench
high concentration
trench structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180056460.4A
Other languages
English (en)
Inventor
村崎耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority claimed from PCT/JP2021/028665 external-priority patent/WO2022034828A1/ja
Publication of CN116018689A publication Critical patent/CN116018689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置包括：具有第一主面以及第二主面的半导体层；形成在上述半导体层内的第一导电型的漂移区域；形成于上述漂移区域的表层部的第二导电型的基极区域；包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造的多个沟槽构造；在上述半导体层中在上述第一沟槽构造以及上述第二沟槽构造之间划分出的第一区域；在上述半导体层中在上述第二沟槽构造以及上述第三沟槽构造之间划分出的第二区域；由上述第一沟槽构造控制的通道区域；以及第一导电型的高浓度区域，其与上述漂移区域相比具有较高的浓度，在上述第一区域以及上述第二区域的任一方侧，相对于上述基极区域形成于上述第二主面侧的区域。

Description

半导体装置
技术领域
本申请对应于在2020年8月11日向日本专利局提出的日本特愿2020-135971号，该申请的全部公开内容在此通过引用而录入。本发明涉及一种具备IGBT(Insulated GateBipolar Transistor：绝缘栅双极晶体管)的半导体装置。
背景技术
专利文献1公开了具备沟槽型的IGBT的半导体装置。该半导体装置包含：具有一方表面以及另一方表面的半导体层；形成于半导体层的一方主面的表层部的p型的半导体区域；形成于半导体层的另一方主面的表层部的n型的半导体区域；以及形成于p型的半导体区域以及n型半导体区域之间且与n型的半导体区域相比具有较高的n型杂质浓度的高浓度区域。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2018/083131号说明书
发明内容
发明所要解决的课题
本发明的一个实施方式提供一种具有新构造的半导体装置。
用于解决课题的方案
本发明的一个实施方式提供一种半导体装置，包括：半导体层，其具有一方侧的第一主面以及另一方侧的第二主面；第一导电型的漂移区域，其形成在上述半导体层内；第二导电型的基极区域，其形成于上述漂移区域的表层部；多个沟槽构造，其包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造；第一区域，其在上述半导体层中划分在上述第一沟槽构造以及上述第二沟槽构造之间；第二区域，其在上述半导体层中划分在上述第二沟槽构造以及上述第三沟槽构造之间；通道区域，其由上述第一沟槽构造控制；以及第一导电型的高浓度区域，其具有与上述漂移区域相比较高的第一导电型杂质浓度，在上述第一区域以及上述第二区域的任一方侧，相对于上述基极区域形成于上述第二主面侧的区域，而不形成于上述第一区域以及上述第二区域的另一方侧。
一个实施方式提供一种半导体装置，包括：半导体层，其具有一方侧的第一主面以及另一方侧的第二主面；第一导电型的漂移区域，其形成在上述半导体层内；第二导电型的基极区域，其形成于上述漂移区域的表层部；多个沟槽构造，其包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造；第一区域，其在上述半导体层中划分在上述第一沟槽构造以及上述第二沟槽构造之间；第二区域，其在上述半导体层中划分在上述第二沟槽构造以及上述第三沟槽构造之间；通道区域，其由上述第一沟槽构造控制；以及第一导电型的高浓度区域，其具有与上述漂移区域相比较高的第一导电型杂质浓度，在上述第一区域以及上述第二区域的至少一方侧，以从沿着上述第一主面的一方方向起与上述基极区域连接的方式形成于上述漂移区域的表层部。
上述或其它的目的、特征以及效果通过以下参照附图进行的实施方式的说明将会变得清楚。
附图说明
图1是示出本发明的第一实施方式的半导体装置的俯视图。
图2是示出半导体层的第一主面的构造的俯视图。
图3是图2所示的区域III的放大图。
图4是图3所示的区域IV的放大图。
图5是沿着图4所示的V-V线的剖视图，且是表示本发明的第一实施方式的半导体装置的第一方式例的剖视图。
图6是示出图1所示的半导体装置的第二方式例的剖视图。
图7是示出图1所示的半导体装置的第三方式例的剖视图。
图8是示出图1所示的半导体装置的第四方式例的剖视图。
图9是示出第一方式例的构造并示出本发明的第二实施方式的半导体装置的剖视图。
图10是示出图9所示的半导体装置的第二方式例的剖视图。
图11是示出图9所示的半导体装置的第三方式例的剖视图。
图12是示出图9所示的半导体装置的第四方式例的剖视图。
图13是示出本发明的第三实施方式的半导体装置的内部构造的俯视图。
图14是沿着图13所示的XIV-XIV线的剖视图。
图15是沿着图13所示的XV-XV线的剖视图。
图16是沿着图13所示的XVI-XVI线的剖视图。
图17是示出本发明的第四实施方式的半导体装置的内部构造的俯视图。
图18是沿着图17所示的XVIII-XVIII线的剖视图。
图19是沿着图17所示的XIX-XIX线的剖视图。
图20是沿着图17所示的XX-XX线的剖视图。
图21是示出本发明的第五实施方式的半导体装置的内部构造的俯视图。
具体实施方式
图1是示出本发明的第一实施方式的半导体装置1的俯视图。图2是示出半导体层2的第一主面3的构造的俯视图。半导体装置1是具备IGBT(Insulated Gate BipolarTransistor)的半导体开关装置(电子器件)。参照图1及图2，半导体装置1包含长方体形状的半导体层2。在该方式(this embodiment)中，半导体层2由Si单晶构成。半导体层2具有一方侧的第一主面3、另一方侧的第二主面4、以及将第一主面3及第二主面4连接的侧面5A、5B、5C、5D。
参照图1及图2，半导体装置1包含长方体形状的半导体层2。半导体层2具有一方侧的第一主面3、另一方侧的第二主面4、以及将第一主面3及第二主面4连接的侧面5A、5B、5C、5D。第一主面3以及第二主面4在从它们的法线方向Z观察的俯视(以下，简称为“俯视”。)时形成为四边形。侧面5B以及侧面5D沿第一方向Y延伸，并在与第一方向Y交叉(具体为正交)的第二方向X上相互对置。侧面5A以及侧面5C沿第二方向X延伸，并在第一方向Y上相互对置。半导体层2的厚度也可以为50μm以上且200μm以下。
半导体层2包含有源区域6以及外侧区域7。有源区域6是形成有IGBT的区域。有源区域6在俯视时从半导体层2的侧面5A～5D向内方区域隔开间隔地设定于半导体层2的中央部。有源区域6也可以在俯视时设定为具有与半导体层2的侧面5A～5D平行的四边的角形。
外侧区域7是有源区域6的外侧的区域。外侧区域7可以在俯视时沿有源区域6的周缘呈带状地延伸。外侧区域7也可以在俯视时呈包围有源区域6的环状(环形)地延伸。有源区域6包含在第一方向Y上隔开间隔地形成的至少一个IGBT区域8。在该方式中，有源区域6包含多列IGBT区域8。多个IGBT区域8在第一方向Y上相互对置。IGBT区域8是形成有IGBT的区域。也可以如图1及图2所示，多个IGBT区域8在俯视时形成为四边形。具体而言，多个IGBT区域8也可以形成为在第一方向Y上较长的长方形。
在有源区域6中，在第一主面3之上(above)形成有发射极端子电极9(参照图1的虚线部)。发射极端子电极9也可以包含铝、铜、铝-硅-铜合金、铝-硅合金、或者铝-铜合金中的至少一种。发射极端子电极9也可以具有包含上述导电材料中的任一种的单层构造。发射极端子电极9也可以具有将上述导电材料中的至少两种以任意的顺序层叠而成的层叠构造。在该方式中，发射极端子电极9由铝-硅-铜合金构成。
发射极端子电极9向有源区域6(IGBT区域8)传递发射极信号。发射极电位也可以是成为电路动作的基准的电路基准电位。电路基准电位可以是接地电位，也可以是超过接地电位的电位。在外侧区域7中的第一主面3之上(above)形成有栅极端子电极10。栅极端子电极10在俯视时形成为四边形。栅极端子电极10向有源区域6(IGBT区域8)传递栅极电位(栅极信号)。栅极端子电极10的配置位置是任意的。
栅极布线11与栅极端子电极10电连接。栅极端子电极10也可以包含铝、铜、铝-硅-铜合金、铝-硅合金、或者铝-铜合金中的至少一种。栅极端子电极10也可以具有包含上述导电材料中的任一种的单层构造。栅极端子电极10也可以具有将上述导电材料中的至少两种以任意的顺序层叠而成的层叠构造。在该方式中，栅极端子电极10包含与发射极端子电极9相同的导电材料。
栅极布线11从外侧区域7朝向有源区域6延伸。栅极布线11将施加于栅极端子电极10的栅极信号传递至有源区域6(IGBT区域8)。具体而言，栅极布线11包含位于外侧区域7的外侧区域11a以及位于有源区域6且与外侧区域11a相连的内侧区域11b。外侧区域11a与栅极端子电极10电连接。在该方式中，外侧区域11a选择性地布置于外侧区域7中的侧面5D侧的区域。
内侧区域11b在有源区域6形成有多个(在图1及图2的例子中为四个)。多个内侧区域11b在第一方向Y上隔开间隔地形成。多个内侧区域11b沿第二方向X呈带状地延伸。多个内侧区域11b在外侧区域7中从侧面5D侧的区域朝向侧面5B侧的区域分别延伸。多个内侧区域11b也可以横穿有源区域6。
施加于栅极端子电极10的栅极信号经由外侧区域11a向内侧区域11b传递。由此，经由内侧区域11b向有源区域6(IGBT区域8)传递栅极信号。图3是图2所示的区域III的放大图。图4是图3所示的区域IV的放大图。图5是沿着图4所示的V-V线的剖视图。
参照图3～图5，在半导体层2的内部形成有n－型的漂移区域12。具体而言，漂移区域12形成于半导体层2的整个区域。漂移区域12的n型杂质浓度也可以为1.0×1013cm－3以上且1.0×1015cm－3以下。在该方式中，半导体层2具有包含n－型的半导体基板13的单层构造。半导体基板13也可以是经由FZ(Floating Zone：浮动区域)法而形成的硅制的FZ基板、经由MCZ(Magnetic Field applied Czochralski：施加磁场的直拉法)法而形成的硅制的MCZ基板。漂移区域12也可以由半导体基板13形成。
在半导体层2的第二主面4之上(on)形成有集电极端子电极14。集电极端子电极14与第二主面4电连接。具体而言，集电极端子电极14与IGBT区域8(下述的集电极区域16)电连接。集电极端子电极14在与第二主面4之间形成有欧姆接触。集电极端子电极14向IGBT区域8传递集电极信号。
集电极端子电极14也可以包含Ti层、Ni层、Au层、Ag层以及Al层中的至少一个。集电极端子电极14也可以具有将Ti层、Ni层、Au层、Ag层以及Al层中的至少两个以任意的方式层叠而成的层叠构造。在半导体层2的第二主面4的表层部形成有n型的缓冲层15。缓冲层15也可以形成于第二主面4的表层部的整个区域。缓冲层15的n型杂质浓度比漂移区域12的n型杂质浓度大。缓冲层15的n型杂质浓度也可以为1.0×1014cm－3以上且1.0×1017cm－3以下。
如图5所示，各IGBT区域8包含形成于半导体层2的第二主面4的表层部的p型的集电极区域16。集电极区域16从第二主面4露出。集电极区域16也可以形成于第二主面4的表层部的整个区域。集电极区域16的p型杂质浓度也可以为1.0×1015cm－3以上且1.0×1018cm－3以下。集电极区域16在与集电极端子电极14之间形成欧姆接触。
在各IGBT区域8中，在第一主面3的表层部形成有p型的基极区域41。基极区域41的p型杂质浓度也可以为1.0×1017cm－3以上且1.0×1018cm－3以下。各IGBT区域8包含形成于半导体层2的第一主面3的FET构造21。在该方式中，各IGBT区域8包含沟槽栅极型的FET构造21。具体而言，FET构造21包含形成于第一主面3的沟槽栅极构造(第一沟槽构造)22。对沟槽栅极构造22施加栅极信号(栅极电位)。图3及图4中，由阴影线示出沟槽栅极构造22。
沟槽栅极构造22在IGBT区域8中在第二方向X上隔开间隔地形成有多个。在第二方向X上相互相邻的两个沟槽栅极构造22之间的距离也可以为1μm以上且20μm以下。各沟槽栅极构造22在俯视时形成为沿第一方向Y延伸的带状。多个沟槽栅极构造22在俯视时整体形成为条纹状。多个沟槽栅极构造22具有第一方向Y的一端部以及第一方向Y的另一端部。
FET构造21还包含第一外侧沟槽栅极构造23以及第二外侧沟槽栅极构造24。图3中，由阴影线示出第一外侧沟槽栅极构造23以及第二外侧沟槽栅极构造24。第一外侧沟槽栅极构造23沿第二方向X延伸，并与多个沟槽栅极构造22的一端部连接。第二外侧沟槽栅极构造24沿第二方向X延伸，并与多个沟槽栅极构造22的另一端部连接。
第一外侧沟槽栅极构造23以及第二外侧沟槽栅极构造24除了延伸的方向不同这一点之外，具有与沟槽栅极构造22相同的构造。以下，主要对沟槽栅极构造22的构造进行说明。各沟槽栅极构造22包含栅极沟槽31(第一沟槽)、栅极绝缘膜(第一绝缘膜)32以及栅极电极(第一电极)33。
栅极沟槽31形成于半导体层2的第一主面3。栅极沟槽31包含侧壁以及底壁。栅极沟槽31的侧壁也可以与第一主面3垂直地形成。栅极沟槽31的侧壁也可以从第一主面3朝向底壁而向下倾斜。栅极沟槽31也可以形成为开口侧的开口面积比底面面积大的锥形形状。栅极沟槽31的底壁也可以形成为与第一主面3平行。栅极沟槽31的底壁也可以形成为朝向第二主面4凸出的弯曲状。
栅极沟槽31贯通基极区域41。栅极沟槽31的底壁在法线方向Z上位于比基极区域41的底部靠下方的位置。栅极沟槽31的深度也可以为2μm以上且8μm以下。栅极沟槽31的宽度也可以为0.5μm以上且3μm以下。栅极绝缘膜32沿栅极沟槽31的内壁形成为膜状。栅极绝缘膜32在栅极沟槽31内划分出凹陷空间。在该方式中，栅极绝缘膜32包含氧化硅膜。栅极绝缘膜32也可以代替氧化硅膜或者在此基础上包含氮化硅膜。
栅极电极33隔着栅极绝缘膜32而埋入于栅极沟槽31。根据栅极信号(栅极电位)来控制栅极电极33。栅极电极33也可以包含导电性多晶硅。栅极电极33在剖视时形成为沿法线方向Z延伸的壁状。栅极电极33具有位于栅极沟槽31的开口侧的上端部。栅极电极33的上端部相对于第一主面3而位于栅极沟槽31的底壁侧。栅极电极33在未图示的区域中与栅极布线11电连接。施加于栅极端子电极10的栅极信号经由栅极布线11向栅极电极33传递。
各IGBT区域8包含在半导体层2的第一主面3将FET构造21与其它区域划分的区域分离构造25(region separation structure)。区域分离构造25在第一主面3的表层部形成于与FET构造21相邻的区域。区域分离构造25形成于FET构造21的两侧。区域分离构造25形成于相邻的两个FET构造21之间的区域。由此，多个FET构造21由区域分离构造25分离。区域分离构造25形成于由相邻的两个沟槽栅极构造22、第一外侧沟槽栅极构造23以及第二外侧沟槽栅极构造24划分出的闭合区域。
区域分离构造25包含沿第一方向Y延伸的多个(在图3的例子中为三个)分离沟槽构造26。图3及图4中，由阴影线示出多个分离沟槽构造26。多个分离沟槽构造26在IGBT区域8中在第二方向X上隔开间隔地形成。在该方式中，多个分离沟槽构造26包含第一分离沟槽构造26A(第二沟槽构造)、第二分离沟槽构造26B(第三沟槽构造)、以及第三分离沟槽构造26C(第四沟槽构造)。
第一分离沟槽构造26A从一个沟槽栅极构造22向第二方向X的一方侧(图3及图4的纸面右侧)隔开间隔地形成。第二分离沟槽构造26B从第一分离沟槽构造26A向第二方向X的一方侧隔开间隔地形成。第三分离沟槽构造26C从第二分离沟槽构造26B向第二方向X的一方侧隔开间隔地形成。第二分离沟槽构造26B在第二方向X上由第一分离沟槽构造26A以及第三分离沟槽构造26C所夹。
各分离沟槽构造26在俯视时形成为沿第一方向Y延伸的带状。多个分离沟槽构造26整体形成为条纹状。多个分离沟槽构造26具有第一方向Y的一端部以及第一方向Y的另一端部。沟槽栅极构造22以及分离沟槽构造26(第一分离沟槽构造26A)之间的第二方向X的距离也可以为0.5μm以上且5μm以下。相邻的两个分离沟槽构造26之间的第二方向X的距离也可以为0.5μm以上且5μm以下。相邻的两个分离沟槽构造26之间的第二方向X的距离优选为与沟槽栅极构造22以及分离沟槽构造26(第一分离沟槽构造26A)之间的第二方向X的距离大致相等。
区域分离构造25还包含第一外侧分离沟槽构造27以及第二外侧分离沟槽构造28。图3中，由阴影线示出第一外侧分离沟槽构造27以及第二外侧分离沟槽构造28。第一外侧分离沟槽构造27沿第二方向X延伸，并与多个分离沟槽构造26的一端部连接。第二外侧分离沟槽构造28沿第二方向X延伸，并与多个分离沟槽构造26的另一端部连接。
第一外侧分离沟槽构造27以及第二外侧分离沟槽构造28除了延伸的方向不同这一点之外，具有与分离沟槽构造26相同的构造。以下，主要对分离沟槽构造26的构造进行说明。各分离沟槽构造26包含分离沟槽36(第二沟槽、第三沟槽)、分离绝缘膜37(第二绝缘膜、第三绝缘膜)以及分离电极38(第二电极、第三电极)。分离沟槽36形成于半导体层2的第一主面3。分离沟槽36包含侧壁以及底壁。分离沟槽36的侧壁也可以形成为与第一主面3垂直。
分离沟槽36的侧壁也可以从第一主面3朝向底壁而向下倾斜。分离沟槽36也可以形成为开口侧的开口面积比底面面积大的锥形状。分离沟槽36的底壁也可以形成为与第一主面3平行。分离沟槽36的底壁也可以形成为朝向第二主面4凸出的弯曲状。分离沟槽36的深度也可以为2μm以上且8μm以下。分离沟槽36的宽度也可以为0.5μm以上且3μm以下。分离沟槽36的宽度是分离沟槽36的第二方向X的宽度。分离沟槽36的宽度也可以与栅极沟槽31的宽度相等。
分离绝缘膜37沿分离沟槽36的内壁形成为膜状。分离绝缘膜37在分离沟槽36内划分出凹陷空间。在该方式中，分离绝缘膜37包含氧化硅膜。分离绝缘膜37也可以代替氧化硅膜或者在此基础上包含氮化硅膜。分离电极38隔着分离绝缘膜37而埋入于分离沟槽36。分离电极38在未图示的区域中与发射极端子电极9电连接。对分离电极38赋予发射极电位。分离电极38也可以包含导电性多晶硅。
分离电极38在剖视时形成为沿法线方向Z延伸的壁状。分离电极38具有位于分离沟槽36的开口侧的上端部。分离电极38的上端部相对于第一主面3而位于分离沟槽36的底壁侧。在沿第二方向X剖视时，多个分离沟槽构造26在FET构造21的半导体层2中且在与沟槽栅极构造22之间划分出第一区域29。第一区域29形成于沟槽栅极构造22的两侧。第一区域29也是形成有FET构造21的区域。也就是说，在该方式中，各FET构造21包含在第一方向Y上相邻的两个第一区域29。
在沟槽栅极构造22以及第一分离沟槽构造26A之间划分出两个第一区域29中的一方的第一区域29。在沟槽栅极构造22以及第三分离沟槽构造26C之间划分出两个第一区域29中的另一方的第一区域29。两个第一区域29分别形成为沿沟槽栅极构造22以及分离沟槽构造26延伸的带状。
在沿第二方向X剖视时，多个分离沟槽构造26在区域分离构造25的半导体层2中划分出第二区域30。在该方式中，多个分离沟槽构造26在半导体层2划分出在第一方向Y上相邻的多个第二区域30。在该方式中，各区域分离构造25包含在第一方向Y上相邻的两个第二区域30。
在第一分离沟槽构造26A以及第二分离沟槽构造26B之间划分出两个第二区域30中的一方侧(图5的纸面左侧)的一方侧区域30A。在第二分离沟槽构造26B以及第三分离沟槽构造26C之间划分出两个第二区域30中的另一方侧(图5的纸面右侧)的另一方侧区域30B。两个第二区域30分别形成为沿多个分离沟槽构造26延伸的带状。
在该方式中，在IGBT区域8中，以多个(在该方式中为两个)第二区域30夹入多个(在该方式中为两个)第一区域29的方式，多个第二区域30与多个第一区域29在第二方向X上交替地排列。多个第一区域29以及多个第二区域30在俯视时整体形成为条纹状。在IGBT区域8中，形成有包含FET构造21以及区域分离构造25的IE(Injection Enhanced：促进载流子注入)构造。在IE构造中，多个FET构造21通过区域分离构造25在第二方向X上分开。
区域分离构造25限制被注入到半导体层2的空穴的移动。即，空穴绕过区域分离构造25而流入到FET构造21。由此，在半导体层2中，在FET构造21的正下方的区域积蓄空穴，空穴的密度变高。其结果，实现正向电阻的降低以及正向电压的降低(IE效果)。在FET构造21中，在基极区域41的表层部形成有n+型的发射极区域42。发射极区域42的n型杂质浓度比漂移区域12的n型杂质浓度大。发射极区域42的n型杂质浓度也可以为1.0×1019cm－3以上且1.0×1021cm－3以下。
发射极区域42形成于沟槽栅极构造22的两侧。发射极区域42在俯视时形成为沿沟槽栅极构造22延伸的带状。发射极区域42从第一主面3以及栅极沟槽31的侧壁露出。发射极区域42的底部在法线方向Z上形成于栅极电极33的上端部以及基极区域41的底部之间的区域。
在各第一区域29且在基极区域41的表层部形成有p+型的接触区域43。接触区域43的p型杂质浓度比基极区域41的p型杂质浓度大。接触区域43的p型杂质浓度也可以为1.0×1019cm－3以上且1.0×1020cm－3以下。在半导体层2中，相对于基极区域41在第二主面4侧的区域形成有n+型的高浓度区域44。高浓度区域44的n型杂质浓度比漂移区域12的n型杂质浓度大。高浓度区域44的n型杂质浓度也可以为1.0×1015cm－3以上且1.0×1017cm－3以下。
高浓度区域44在第一区域29的半导体层2中相对于基极区域41形成于第二主面4侧的区域，而不形成于第二区域30。即，在IGBT区域8中，在FET构造21的第一区域29形成有高浓度区域44，在区域分离构造25的一方侧区域30A以及另一方侧区域30B不形成高浓度区域44。高浓度区域44以在第一区域29中与基极区域41连接的方式相对于基极区域41而形成于第二主面4侧的区域。
高浓度区域44形成于基极区域41以及栅极沟槽31的底壁之间的深度位置。高浓度区域44从栅极沟槽31的底壁向基极区域41侧隔开间隔地形成。高浓度区域44使栅极沟槽31的侧壁的一部分以及底壁露出。在栅极沟槽31的侧壁，高浓度区域44隔着栅极绝缘膜32而与栅极电极33对置。
高浓度区域44形成于基极区域41以及分离沟槽36的底壁之间的深度位置。高浓度区域44从分离沟槽36的底壁向基极区域41侧隔开间隔地形成。高浓度区域44使分离沟槽36的侧壁的一部分以及底壁露出。在分离沟槽36的侧壁，高浓度区域44隔着分离绝缘膜37而与分离电极38对置。
高浓度区域44在俯视时形成为沿沟槽构造22、26在第二方向X上延伸的带状。如图5所示，高浓度区域44的上部以及高浓度区域44的底部双方在法线方向Z上位于比沟槽构造22、26的深度方向的中央位置靠上方的位置。即，高浓度区域44形成为比沟槽构造22、26的深度方向的中央位置浅。
高浓度区域44也可以形成为比沟槽构造22、26的深度方向的中央位置深。高浓度区域44优选形成为比沟槽构造22、26的深度方向的中央位置浅。高浓度区域44形成于两个第一区域29的至少一方。在该方式中，高浓度区域44形成于两个第一区域29双方。
高浓度区域44在第一区域29中的与基极区域41连接的连接部具有包含p型杂质及n型杂质的n型的抵消补偿区域45(a compensation region)。“抵消补偿”也被称作“抵消”、“补偿”、“载流子抵消”或者“载流子补偿”。抵消补偿区域45是高浓度区域44的n型杂质的一部分由基极区域41的p型杂质的一部分抵消补偿、整体形成为n型的半导体区域的区域。抵消补偿区域45的n型杂质浓度从高浓度区域44的n型杂质浓度降低相当于由基极区域41的p型杂质抵消补偿的量。
换言之，基极区域41的底部侧的p型杂质浓度降低相当于由高浓度区域44的n型杂质浓度抵消补偿的量。基极区域41包含在第一区域29中形成于较浅的区域的第一部分51以及在第二区域30中形成为比第一部分51深的第二部分52。第一部分51具有第一深度D1。第一部分51是在第一区域29中通过高浓度区域44(抵消补偿区域45)变成薄膜(变浅)的区域。是在第二区域30中不会通过高浓度区域44变成薄膜(变浅)的区域。第二部分52具有超过第一深度D1的第二深度D2。
高浓度区域44作为抑制被供给至半导体层2的载流子(空穴)被拉回(排出)至基极区域41的情况的载流子存储区域发挥功能。由此，在半导体层2中，在FET构造21的正下方的区域积蓄空穴。其结果，实现正向电阻的降低以及正向电压的降低。这样，在第一区域29中，基极区域41以及发射极区域42隔着栅极绝缘膜32而与栅极电极33对置。在该方式中，高浓度区域44也隔着栅极绝缘膜32而与栅极电极33对置。
FET构造21在基极区域41的表层部中包含由沟槽栅极构造22控制的通道区域。通道区域在基极区域41中形成于发射极区域42以及漂移区域12(高浓度区域44)之间的区域。在IGBT区域8中，在第一主面3之上形成有层间绝缘层61。层间绝缘层61沿第一主面3形成为膜状。层间绝缘层61也可以具有包含多个绝缘层的层叠构造。层间绝缘层61也可以包含氧化硅或氮化硅。层间绝缘层61也可以包含NGS(Non-doped Silicate Glass：非掺杂硅酸盐玻璃)、PSG(Phosphor Silicate Glass：磷硅玻璃)以及BPSG(Boron Phosphor SilicateGlass：硼磷硅玻璃)中的至少一种。层间绝缘层61的厚度也可以为0.1μm以上且2μm以下。
如图5所示，在层间绝缘层61且在与接触区域43对应的位置形成有多个第一发射极开口62。多个第一发射极开口62上下贯通层间绝缘层61，使对应的第一区域29分别露出。如图5所示，在多个第一发射极开口62分别埋入有第一接触电极63。多个第一接触电极63在对应的第一发射极开口62内分别与发射极区域42以及接触区域43电连接。
多个第一接触电极63在FET构造21中与第一区域29电连接，在区域分离构造25中不与第二区域30的一方侧区域30A以及另一方侧区域30B连接。因此，区域分离构造25侧的基极区域41(即，第二部分52)形成为电浮游状态。即，区域分离构造25侧的基极区域41(即，第二部分52)作为p型的浮动区域发挥功能。
第一接触电极63也可以具有包含未图示的势垒电极层以及主电极层的层叠构造。势垒电极层也可以沿第一发射极开口62的内壁形成为膜状。势垒电极层可以具有包含钛层或氮化钛层的单层构造。势垒电极层也可以具有包含钛层以及氮化钛层的层叠构造，在该情况下，氮化钛层也可以层叠在钛层之上。主电极层隔着势垒电极层而埋入于第一发射极开口62。主电极层93也可以包含钨。
在层间绝缘层61之上形成有上述的发射极端子电极9以及栅极端子电极10。如图5所示，发射极端子电极9在层间绝缘层61之上经由第一接触电极63而与发射极区域42以及接触区域43电连接。并且，虽省略图示，但设有将发射极端子电极9与分离电极38电连接的分离电极用的多个接触电极。虽省略图示，但在层间绝缘层61且在与分离电极38对应的位置形成有多个分离电极用的发射极开口。分离电极用的接触电极经由分离电极用的发射极开口而与对应的分离电极38分别电连接。
也可以在发射极端子电极9之上形成有焊盘电极。焊盘电极也可以包含镍层、钯层以及金层中的至少一个。焊盘电极也可以具有包含从发射极端子电极9侧起依次层叠的镍层、钯层以及金层的层叠电极。
图6是示出半导体装置1的第二方式例的剖视图。图6是与图5对应的剖视图。图6中，对与第一方式例通用的部分标注与图1～图5相同的参照符号，并省略具体的说明。
第二方式例与第一方式例的不同点在于：发射极端子电极9除了与第一区域29的基极区域41电连接之外，还与一方侧区域30A的基极区域41电连接，不与另一方侧区域30B的基极区域41电连接。另一方侧区域30B的基极区域41形成为电浮游状态。具体而言，在层间绝缘层61且在与一方侧区域30A的基极区域41对应的位置形成有第二发射极开口72。第二发射极开口72上下贯通层间绝缘层61，使一方侧区域30A的基极区域41露出。
在层间绝缘层61的第二发射极开口72埋入有第二接触电极73。第二接触电极73经由第二发射极开口72而与一方侧区域30A的基极区域41电连接。发射极端子电极9在层间绝缘层61之上与第二接触电极73电连接。与第一接触电极63相同，第二接触电极73也可以具有包含势垒电极层以及主电极层的层叠构造。除此之外，省略对第二接触电极73的具体的说明。
图7是示出半导体装置1的第三方式例的剖视图。图7是与图5对应的剖视图。图7中，对与第一方式例通用的部分标注与图1～图5相同的参照符号，并省略具体的说明。第三方式例与第一方式例的不同点在于：发射极端子电极9除了与第一区域29的基极区域41电连接之外，还与另一方侧区域30B的基极区域41电连接，不与一方侧区域30A的基极区域41电连接。一方侧区域30A的基极区域41形成为电浮游状态。
具体而言，在层间绝缘层61且在与另一方侧区域30B的基极区域41对应的位置形成有第三发射极开口77。第三发射极开口77上下贯通层间绝缘层61，使另一方侧区域30B的基极区域41露出。在层间绝缘层61的第三发射极开口77埋入有第三接触电极78。第三接触电极78经由第三发射极开口77而与另一方侧区域30B的基极区域41电连接。发射极端子电极9在层间绝缘层61之上与第三接触电极78电连接。与第一接触电极63相同，第三接触电极78也可以具有包含势垒电极层以及主电极层的层叠构造。除此之外，省略对第三接触电极78的具体的说明。
图8是示出半导体装置1的第四方式例的剖视图。图8是与图5对应的剖视图。图8中，对与第一方式例通用的部分标注与图1～图7相同的参照符号，并省略具体的说明。第四方式例与第一方式例的不同点在于：发射极端子电极9除了与第一区域29的基极区域41电连接之外，还与一方侧区域30A的基极区域41以及另一方侧区域30B的基极区域41双方电连接。也就是说，第四方式例的半导体装置1包含第二发射极开口72以及第二接触电极73(参照图6)、第三发射极开口77以及第三接触电极78(参照图7)。
第二接触电极73经由第二发射极开口72而与一方侧区域30A的基极区域41电连接。第三接触电极78经由第三发射极开口77而与另一方侧区域30B的基极区域41电连接。发射极端子电极9在层间绝缘层61之上与第二接触电极73以及第三接触电极78电连接。
在IGBT中，在使集电极-发射极间电压VCE增加的情况下，伴随集电极-发射极间电压VCE的增大，集电极电流单调地增加。集电极-发射极间电压VCE是IGBT的集电极-发射极间的电压。若集电极-发射极间电压VCE超过预定值，则集电极电流饱和。将与集电极-发射极间电压VCE的增加比例相比、集电极电流Ic的增加比例较小的区域作为饱和区域。对栅极-发射极间施加指定的电压(例如15V)，而且将流过额定的集电极电流时的集电极-发射极间的电压值设为“饱和电压VCE(sat)”。
第一～第四方式例的集电极-发射极间的饱和电压VCE(sat)的值分别总结在以下的表1中。在以下的表1中示出额定的集电极电流为30A时的饱和电压VCE(sat)的值。在表1中也示出第一～第四参考例的饱和电压VCE(sat)的值。第一～第四参考例与第一～第四方式例分别对应。具体而言，第一参考例具有从第一方式例除去n+型的高浓度区域44后的构造。同样，第二～第四参考例分别具有从第二～第四方式例除去n+型的高浓度区域44后的构造。
表1
Figure BDA0004113347510000151
从表1可知，在第一实施方式的半导体装置1中，饱和电压VCE(sat)的最小值(1.31V)比参考例小，而且饱和电压VCE(sat)的最大值(1.52V)比参考例大。因此，饱和电压VCE(sat)的最大值与最小值的电压差(0.21V)比参考例大。由此，通过将半导体装置1的方式从第一～第四参考例变更为第一～第四方式例(即，导入高浓度区域44)，能够在不变更基本的布局的情况下调整饱和电压VCE(sat)的值。以上，根据该方式，能够提供具有由新构造调整了饱和电压VCE(sat)的构造的半导体装置1。
图9是示出第一方式例的构造并示出本发明的第二实施方式的半导体装置201的剖视图。图9是与图5对应的剖视图。图9中，对与第一实施方式通用的部分标注与图1～图5相同的参照符号，并省略具体的说明。第二实施方式的半导体装置201具有IGBT区域208来代替IGBT区域8。
IGBT区域208与第一实施方式(的第一方式例)的IGBT区域8的不同点在于：高浓度区域44形成于区域分离构造25的第二区域30(一方侧区域30A以及另一方侧区域30B中的至少一方)来代替第一区域29。在该方式中，高浓度区域44形成于一方侧区域30A以及另一方侧区域30B双方。在除此之外的方面，IGBT区域208与第一实施方式(的第一方式例)的IGBT区域8通用。
高浓度区域44在第二区域30的半导体层2中相对于基极区域41形成于第二主面4侧的区域，而不形成于第一区域29。即，在IGBT区域208中，在区域分离构造25的一方侧区域30A以及另一方侧区域30B形成有高浓度区域44，在FET构造21的第一区域29不形成高浓度区域44。高浓度区域44以在第二区域30中与基极区域41连接的方式相对于基极区域41而形成于第二主面4侧的区域。
高浓度区域44在俯视时形成为沿分离沟槽构造26在第二方向X上延伸的带状。高浓度区域44在第二区域30中形成于基极区域41以及分离沟槽36的底壁之间的深度位置。高浓度区域44形成于基极区域41以及分离沟槽36的底壁之间的深度位置。高浓度区域44从分离沟槽36的底壁向基极区域41侧隔开间隔地形成。高浓度区域44使分离沟槽36的侧壁的一部分以及底壁露出。在分离沟槽36的侧壁，高浓度区域44隔着分离绝缘膜37而与分离电极38对置。
高浓度区域44形成为比分离沟槽构造26的深度方向的中央位置浅。高浓度区域44也可以形成为比分离沟槽构造26的深度方向的中央位置深。高浓度区域44优选为形成为比分离沟槽构造26的深度方向的中央位置浅。高浓度区域44在第二区域30中的与基极区域41连接的连接部具有包含p型杂质以及n型杂质的n型的抵消补偿区域45。
基极区域41包含在第一区域29中形成于较深的区域的第一部分51以及在第二区域30中形成于比第一部分51浅的区域的第二部分52。第一部分51具有第一深度D11。第一部分51是在第一区域29中不会通过高浓度区域44变成薄膜化(浅化)的区域。第二部分52具有小于第一深度D11的第二深度D12。第二部分52是在第二区域30中通过高浓度区域44(抵消补偿区域45)变成薄膜化(浅化)的区域。
多个第一接触电极63经由多个第一发射极开口62而分别与第一区域29电连接，不与第二区域30电连接。发射极端子电极9经由第一接触电极63而与第一区域29的基极区域41电连接。因此，第二区域30侧的基极区域41分别形成为电浮游状态。也就是说，在该方式中，高浓度区域44在第二区域30中形成于作为浮动区域的基极区域41的正下方的区域。
图10是示出半导体装置201的第二方式例的剖视图。图10是与图5对应的剖视图。图10中，对与第一方式例通用的部分标注与图9相同的符号，并省略具体的说明。第二方式例与第一方式例的不同点在于：发射极端子电极9除了与第一区域29的基极区域41电连接之外，还与一方侧区域30A的基极区域41电连接，不与另一方侧区域30B的基极区域41连接。也就是说，一方侧区域30A的基极区域41形成为发射极接地，而另一方侧区域30B的基极区域41形成为电浮游状态。
具体而言，在层间绝缘层61且在与基极区域41对应的位置形成有第二发射极开口272。第二发射极开口272上下贯通层间绝缘层61，仅使一方侧区域30A的基极区域41露出。在层间绝缘层61的第二发射极开口272埋入有第二接触电极273。第二接触电极273在第二发射极开口272内与一方侧区域30A的基极区域41电连接。发射极端子电极9在层间绝缘层61之上与第二接触电极273电连接。与第一接触电极63相同，第二接触电极273也可以具有包含势垒电极层以及主电极层的层叠构造。除此之外，省略对第二接触电极273的具体的说明。
图11是示出本发明的第二实施方式的半导体装置201的第三方式例的剖视图。图11是与图5对应的剖视图。图11中，对与第一方式例通用的部分标注与图9相同的参照符号，并省略具体的说明。第三方式例与第一方式例的不同点在于：发射极端子电极9除了与第一区域29的基极区域41电连接之外，还与另一方侧区域30B的基极区域41电连接，不与一方侧区域30A的基极区域41连接。也就是说，另一方侧区域30B的基极区域41形成为发射极接地，而一方侧区域30A的基极区域41形成为电浮游状态。
具体而言，在层间绝缘层61且在与另一方侧区域30B的基极区域41对应的位置形成有第三发射极开口277。第三发射极开口277上下贯通层间绝缘层61，使另一方侧区域30B的基极区域41露出。在层间绝缘层61的第三发射极开口277埋入有第三接触电极278。第三接触电极278在第三发射极开口277内与另一方侧区域30B的基极区域41电连接。发射极端子电极9在层间绝缘层61之上与第三接触电极278电连接。与第一接触电极63相同，第三接触电极278也可以具有包含势垒电极层以及主电极层的层叠构造。除此之外，省略对第三接触电极278的具体的说明。
图12是示出本发明的第二实施方式的半导体装置201的第四方式例的剖视图。图12是与图5对应的剖视图。图12中，对与第一方式例通用的部分标注与图9相同的参照符号，并省略具体的说明。第四方式例与第一方式例的不同点在于：发射极端子电极9除了与第一区域29的基极区域41电连接之外，还与一方侧区域30A的基极区域41以及另一方侧区域30B的基极区域41双方电连接。也就是说，第四方式例的半导体装置201包含第二发射极开口272及第二接触电极273(参照图10)、以及第三发射极开口277及第三接触电极278(参照图11)。
第二接触电极273经由第二发射极开口272而与一方侧区域30A的基极区域41电连接。第三接触电极278经由第三发射极开口277而与另一方侧区域30B的基极区域41电连接。发射极端子电极9在层间绝缘层61之上与第二接触电极273以及第三接触电极278电连接。
第二实施方式的第一～第四方式例中的饱和电压VCE(sat)的值在下述的表2中示出。在以下的表2中示出额定的集电极电流为30A时的饱和电压VCE(sat)的值。
表2
Figure BDA0004113347510000181
从表2可知，在第二实施方式中，在整体上，饱和电压VCE(sat)值比参考例大。因此，通过将半导体装置201的方式从第一参考例变更为第一～第四方式例(即，导入高浓度区域44)，能够在不变更基本的布局的情况下调整饱和电压VCE(sat)的值。综上所述，根据该方式，能够提供具有由新构造调整了饱和电压VCE(sat)的构造的半导体装置201。
图13是示出本发明的第三实施方式的半导体装置301的内部构造的俯视图。图14是沿着图13所示的XIV-XIV线的剖视图。图15是沿着图13所示的XV-XV线的剖视图。图16是沿着图15所示的XVI-XVI线的剖视图。图13～图16中，对与第一实施方式通用的部分标注与图1～图5相同的参照符号，并省略具体的说明。
参照图13～图16，第三实施方式的半导体装置301具有IGBT区域308来代替IGBT区域8。IGBT区域308与第一实施方式的IGBT区域8的不同点在于：在第一区域29中，多个基极区域41在第一方向Y上隔开间隔地形成；以及高浓度区域344相对于基极区域41从沿着第一主面3的第一方向Y连接，而并非相对于基极区域41从法线方向Z连接。在这样的构造中，发射极区域42以及接触区域43分别形成于基极区域41的表层部，并非形成于多个高浓度区域344的表层部。在除此之外的方面，IGBT区域308与第一实施方式(的第一方式例)的IGBT区域8通用。
高浓度区域344相当于上述的高浓度区域44。也就是说，高浓度区域344与漂移区域12相比具有较高的n型杂质浓度。高浓度区域344形成于第一区域29以及第二区域30的任一方侧而不形成于另一方侧。在该方式中，高浓度区域344形成于第一区域29而不形成于第二区域30。
即，在IGBT区域308中，仅在FET构造21的第一区域29形成有高浓度区域344，在区域分离构造25的一方侧区域30A以及另一方侧区域30B不形成高浓度区域344。在该方式中，在两个第一区域29双方形成有高浓度区域344。当然，也可以采用如下方式：仅在两个第一区域29中的任一方形成有高浓度区域344，在另一方的第一区域29不形成高浓度区域344。
高浓度区域344在第一区域29中与基极区域41在第一方向Y上交替地形成。在该方式中，在第一区域29中，多个高浓度区域344以从第一方向Y夹入一个基极区域41的方式与多个基极区域41在第一方向Y上交替地排列。高浓度区域344在第一区域29中与基极区域41连接。
高浓度区域344形成于第一主面3以及栅极沟槽31的底壁之间的深度位置。高浓度区域344从栅极沟槽31的底壁向第一主面3侧隔开间隔地形成。高浓度区域344使栅极沟槽31的侧壁的一部分以及底壁露出。在栅极沟槽31的侧壁，高浓度区域344隔着栅极绝缘膜32而与栅极电极33对置。
高浓度区域344形成于第一主面3以及分离沟槽36的底壁之间的深度位置。高浓度区域344从分离沟槽36的底壁向第一主面3侧隔开间隔地形成。高浓度区域344使分离沟槽36的侧壁的一部分以及底壁露出。在分离沟槽36的侧壁，高浓度区域344隔着分离绝缘膜37而与分离电极38对置。
高浓度区域344形成为比基极区域41深。高浓度区域344的底部也可以向基极区域41的底部侧伸出，包覆基极区域41的底部。高浓度区域344的深度可以与基极区域41的深度程度相同，也可以比基极区域341的深度浅。综上所述，根据该方式，能够提供具有由新构造调整了饱和电压VCE(sat)的构造的半导体装置301。
图17是示出本发明的第四实施方式的半导体装置401的内部构造的俯视图。图18是沿着图17所示的XVIII-XVIII线的剖视图。图19是沿着图17所示的XIX-XIX线的剖视图。图20是沿着图17所示的XX-XX线的剖视图。图17～图20中，对与第三实施方式通用的部分标注与图17～图20相同的参照符号，并省略具体的说明。
第四实施方式的半导体装置401具有IGBT区域408来代替IGBT区域308。IGBT区域408与第一实施方式的IGBT区域8的不同点在于：高浓度区域344形成于区域分离构造25的第二区域30(一方侧区域30A以及另一方侧区域30B)。而且，在FET构造21的第一区域29不形成高浓度区域。
高浓度区域344在第二区域30中与基极区域41连接。高浓度区域344形成于第一主面3以及栅极沟槽31的底壁之间的深度位置。高浓度区域344从分离沟槽36的底壁向第一主面3侧隔开间隔地形成。高浓度区域344使分离沟槽36的侧壁的一部分以及底壁露出。在分离沟槽36的侧壁，高浓度区域344隔着分离绝缘膜37而与分离电极38对置。
高浓度区域344的底部在法线方向Z上形成于第一主面3以及分离沟槽36的底壁之间的区域。如图20所示，高浓度区域344的底部在法线方向Z上形成于基极区域41的底部与第二主面4之间的区域。即，高浓度区域344形成为比基极区域41深。如图20所示，高浓度区域344的底部在法线方向Z上位于比分离沟槽构造26的深度方向的中央位置靠上方的位置。即，高浓度区域344形成为比分离沟槽构造26的深度方向的中央位置浅。
并且，在高浓度区域344的底部，也可以如图20所示，高浓度区域344的一部分在第二方向X上伸出，到达基极区域41的下方的区域。并且，高浓度区域344的深度可以与基极区域41的深度程度相同，高浓度区域344也可以形成为比基极区域41浅。综上所述，根据该方式，能够提供具有由新构造调整了饱和电压VCE(sat)的构造的半导体装置401。
图21是示出本发明的第五实施方式的半导体装置501的内部构造的俯视图。图21中，对与第三实施方式以及第四实施方式通用的部分标注与图13～图20相同的参照符号，并省略具体的说明。第五实施方式的半导体装置501具有将第三实施方式的构造以及第四实施方式的构造组合而成的构造。也就是说，在半导体装置501中，在第一区域29以及第二区域30双方形成有高浓度区域344。
在第一区域29侧，多个基极区域41在第一方向Y上隔开间隔地形成。在第一区域29侧，多个高浓度区域344在第一方向Y上隔开间隔地形成。在第一区域29侧，多个高浓度区域344与多个基极区域41交替地配置。在第二区域30侧，多个基极区域41在第一方向Y上隔开间隔地形成。在第二区域30侧，多个高浓度区域344在第一方向Y上隔开间隔地形成。在第二区域30侧，多个高浓度区域344与多个基极区域41交替地配置。
第二区域30侧的多个基极区域41相对于第一区域29侧的多个基极区域41在第一方向Y上错开地形成。第二区域30侧的多个基极区域41也可以以不与第一区域29侧的多个基极区域41在第二方向X上对置的方式在第一方向Y上错开。第二区域30侧的多个基极区域41与第一区域29侧的多个高浓度区域344在第二方向X上对置。第二区域30侧的多个高浓度区域344与第一区域29侧的多个基极区域41在第二方向X上对置。
当改变看法时，第一区域29的多个高浓度区域344与第二区域30的多个基极区域41在第二方向X上对置。并且，第一区域29的多个基极区域41与第二区域30的多个高浓度区域344在第二方向X上对置。也可以如图21所示，高浓度区域344形成于相互相邻的两个第一区域29双方。关于高浓度区域344，也可以仅在两个第一区域29中的一方形成有高浓度区域344。
并且，在该方式中，第一区域29的高浓度区域344也可以与第一区域29的基极区域41在第二方向X上对置。而且，第二区域30的高浓度区域344也可以与第二区域30的基极区域41在第二方向X上对置。综上所述，根据该方式，能够提供具有由新构造调整了饱和电压VCE(sat)的构造的半导体装置501。
本发明也能够在其它方式中实施。在上述的各实施方式中，半导体层2也可以具有代替n－型的半导体基板13而包含p型的半导体基板和形成在半导体基板之上的n－型外延层的层叠构造。在该情况下，p型的半导体基板与集电极区域16对应。并且，n－型的外延层与漂移区域12对应。在该情况下，p型的半导体基板也可以由硅制成。n－型的外延层也可以由硅制成。n－型的外延层使硅从p型的半导体基板的主面外延生长而形成。
在上述的实施方式中，对第一导电型为n型、第二导电型为p型的例子进行了说明，但也可以为，第一导电型为p型，第二导电型为n型。在上述的说明以及附图中，该情况下的具体的结构能够通过将n型区域置换成p型区域并将p型区域置换成n型区域来得到。
以下，示出从本说明书以及附图中提取的特征例子。以下，提供具有新构造的半导体装置。
[A1]一种半导体装置，包括：半导体层，其具有一方侧的第一主面以及另一方侧的第二主面；第一导电型的漂移区域，其形成在上述半导体层内；第二导电型的基极区域，其形成于上述漂移区域的表层部；多个沟槽构造，其包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造；第一区域，其在上述半导体层中划分在上述第一沟槽构造以及上述第二沟槽构造之间；第二区域，其在上述半导体层中划分在上述第二沟槽构造以及上述第三沟槽构造之间；通道区域，其由上述第一沟槽构造控制；以及第一导电型的高浓度区域，其具有与上述漂移区域相比较高的第一导电型杂质浓度，在上述第一区域以及上述第二区域的任一方侧，相对于上述基极区域形成于上述第二主面侧的区域，而不形成于上述第一区域以及上述第二区域的另一方侧。
[A2]根据A1所记载的半导体装置，上述第一区域以及上述第二区域的上述一方侧的上述基极区域形成为比上述第一区域以及上述第二区域的上述另一方侧的上述基极区域浅。
[A3]根据A1或A2所记载的半导体装置，还包含第一导电型的发射极区域，该第一导电型的发射极区域在上述第一区域的上述基极区域的表层部中形成于沿着上述第一沟槽构造的区域，且在与上述漂移区域之间划定上述通道区域。
[A4]根据A1～A3任一项中所记载的半导体装置，对上述第一沟槽构造施加栅极电位，对上述第二沟槽构造施加发射极电位，对上述第三沟槽构造施加上述发射极电位。
[A5]根据A1～A4任一项中所记载的半导体装置，还包含在上述第一主面之上与上述第一区域电连接的电极。
[A6]根据A1～A5任一项中所记载的半导体装置，上述高浓度区域形成为比上述多个沟槽构造的深度方向的中央位置浅。
[A7]根据A1～A5任一项中所记载的半导体装置，上述高浓度区域形成为比上述多个沟槽构造的深度方向的中央位置深。
[A8]根据A1～A7任一项中所记载的半导体装置，上述多个沟槽构造在俯视时沿一方方向呈带状地延伸，上述高浓度区域在俯视时沿上述一方方向延伸。
[A9]根据A1～A8任一项中所记载的半导体装置，上述高浓度区域形成于上述第一区域，而不形成于上述第二区域。
[A10]根据A1～A8任一项中所记载的半导体装置，上述高浓度区域形成于上述第二区域，而不形成于上述第一区域。
[A11]一种半导体装置，包含：半导体层，其具有一方侧的第一主面以及另一方侧的第二主面；第一导电型的漂移区域，其形成在上述半导体层内；第二导电型的基极区域，其形成于上述漂移区域的表层部；多个沟槽构造，其包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造；第一区域，其在上述半导体层中划分在上述第一沟槽构造以及上述第二沟槽构造之间；第二区域，其在上述半导体层中划分在上述第二沟槽构造以及上述第三沟槽构造之间；通道区域，其由上述第一沟槽构造控制；以及第一导电型的高浓度区域，其具有与上述漂移区域相比较高的第一导电型杂质浓度，在上述第一区域以及上述第二区域的至少一方侧，以从沿着上述第一主面的一方方向起与上述基极区域连接的方式形成于上述漂移区域的表层部。
[A12]根据A11所记载的半导体装置，上述基极区域在上述半导体层的厚度方向上从上述第一主面起以第一深度形成，上述高浓度区域在上述半导体层的厚度方向上从上述第一主面起以超过上述第一深度的第二深度形成。
[A13]根据A11或A12所记载的半导体装置，还包含第一导电型的发射极区域，该第一导电型的发射极区域形成于上述第一区域的上述基极区域的表层部，且在与上述漂移区域之间划定上述通道区域。
[A14]根据A11～A13任一项中所记载的半导体装置，对上述第一沟槽构造施加栅极电位，对上述第二沟槽构造施加发射极电位，对上述第三沟槽构造施加上述发射极电位。
[A15]根据A11～A14任一项中所记载的半导体装置，还包含在上述第一主面之上与上述第一区域电连接的电极。
[A16]根据A11～A15任一项中所记载的半导体装置，上述高浓度区域与上述基极区域在上述一方方向上交替地配置。
[A17]根据A11～A16任一项中所记载的半导体装置，上述高浓度区域形成于上述第一区域，而不形成于上述第二区域。
[A18]根据A17所记载的半导体装置，上述多个沟槽构造形成为沿上述一方方向延伸的带状，在与上述一方方向交叉的交叉方向上隔开间隔地划分多个上述第一区域，在上述交叉方向上隔开间隔地划分多个上述第二区域，上述高浓度区域形成于上述多个上述第一区域的至少一个。
[A19]根据A11～A16任一项中所记载的半导体装置，上述高浓度区域形成于上述第二区域，而不形成于上述第一区域。
[A20]根据A19所记载的半导体装置，上述多个沟槽构造形成为沿上述一方方向延伸的带状，在与上述一方方向交叉的交叉方向上隔开间隔地划分多个上述第一区域，在上述交叉方向上隔开间隔地划分多个上述第二区域，上述高浓度区域形成于上述多个上述第二区域的至少一个。
[A21]根据A11～A16任一项中所记载的半导体装置，上述高浓度区域形成于上述第一区域以及上述第二区域双方。
[A22]根据A21所记载的半导体装置，上述多个沟槽构造形成为沿上述一方方向延伸的带状，在与上述一方方向交叉的交叉方向上隔开间隔地划分多个上述第一区域，在上述交叉方向上隔开间隔地划分多个上述第二区域，上述高浓度区域形成于上述多个上述第一区域的至少一个以及上述多个上述第二区域的至少一个。
[A23]根据A22所记载的半导体装置，上述第一区域的上述高浓度区域与上述第二区域的上述基极区域在上述交叉方向上对置，上述第二区域的上述高浓度区域与上述第一区域的上述基极区域在上述交叉方向上对置。
详细地对实施方式进行了说明，但上述实施方式只不过是为了明确技术内容而使用的具体例，本发明不应被上述具体例限定地解释，本发明的范围由权利要求书限定。
符号的说明
1—半导体装置，2—半导体层，3—第一主面，4—第二主面，12—漂移区域，22—沟槽栅极构造(第一沟槽构造)，26—分离沟槽构造(第二沟槽构造、第三沟槽构造)，26A—第一分离沟槽构造(第二沟槽构造)，26B—第二分离沟槽构造(第三沟槽构造)，29—第一区域，30—第二区域，41—基极区域，44—高浓度区域，201—半导体装置，301—半导体装置，344—高浓度区域，401—半导体装置，501—半导体装置。

Claims (20)

1.一种半导体装置，其特征在于，包括：
半导体层，其具有一方侧的第一主面以及另一方侧的第二主面；
第一导电型的漂移区域，其形成在上述半导体层内；
第二导电型的基极区域，其形成于上述漂移区域的表层部；
多个沟槽构造，其包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造；
第一区域，其在上述半导体层中划分在上述第一沟槽构造以及上述第二沟槽构造之间；
第二区域，其在上述半导体层中划分在上述第二沟槽构造以及上述第三沟槽构造之间；
通道区域，其由上述第一沟槽构造控制；以及
第一导电型的高浓度区域，其具有与上述漂移区域相比较高的第一导电型杂质浓度，在上述第一区域以及上述第二区域的任一方侧，相对于上述基极区域形成于上述第二主面侧的区域，而不形成于上述第一区域以及上述第二区域的另一方侧。
2.根据权利要求1所述的半导体装置，其特征在于，
上述第一区域以及上述第二区域的上述一方侧的上述基极区域形成为比上述第一区域以及上述第二区域的上述另一方侧的上述基极区域浅。
3.根据权利要求1或2所述的半导体装置，其特征在于，
还包含第一导电型的发射极区域，该第一导电型的发射极区域在上述第一区域的上述基极区域的表层部中形成于沿着上述第一沟槽构造的区域，且在与上述漂移区域之间划定上述通道区域。
4.根据权利要求1～3任一项中所述的半导体装置，其特征在于，
对上述第一沟槽构造施加栅极电位，
对上述第二沟槽构造施加发射极电位，
对上述第三沟槽构造施加上述发射极电位。
5.根据权利要求1～4任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成为比上述多个沟槽构造的深度方向的中央位置浅。
6.根据权利要求1～4任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成为比上述多个沟槽构造的深度方向的中央位置深。
7.根据权利要求1～6任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成于上述第一区域，而不形成于上述第二区域。
8.根据权利要求1～6任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成于上述第二区域，而不形成于上述第一区域。
9.根据权利要求1～8任一项中所述的半导体装置，其特征在于，
还包含在上述第一主面之上与上述第一区域电连接的电极。
10.一种半导体装置，其特征在于，包括：
半导体层，其具有一方侧的第一主面以及另一方侧的第二主面；
第一导电型的漂移区域，其形成在上述半导体层内；
第二导电型的基极区域，其形成于上述漂移区域的表层部；
多个沟槽构造，其包含以贯通上述基极区域的方式隔开间隔地形成于上述第一主面的第一沟槽构造、第二沟槽构造以及第三沟槽构造；
第一区域，其在上述半导体层中划分在上述第一沟槽构造以及上述第二沟槽构造之间；
第二区域，其在上述半导体层中划分在上述第二沟槽构造以及上述第三沟槽构造之间；
通道区域，其由上述第一沟槽构造控制；以及
第一导电型的高浓度区域，其具有与上述漂移区域相比较高的第一导电型杂质浓度，在上述第一区域以及上述第二区域的至少一方侧，以从沿着上述第一主面的一方方向起与上述基极区域连接的方式形成于上述漂移区域的表层部。
11.根据权利要求10所述的半导体装置，其特征在于，
上述基极区域在上述半导体层的厚度方向上从上述第一主面起以第一深度形成，
上述高浓度区域在上述半导体层的厚度方向上从上述第一主面起以超过上述第一深度的第二深度形成。
12.根据权利要求10或11所述的半导体装置，其特征在于，
还包含第一导电型的发射极区域，该第一导电型的发射极区域形成于上述第一区域的上述基极区域的表层部，且在与上述漂移区域之间划定上述通道区域。
13.根据权利要求10～12任一项中所述的半导体装置，其特征在于，
对上述第一沟槽构造施加栅极电位，
对上述第二沟槽构造施加发射极电位，
对上述第三沟槽构造施加上述发射极电位。
14.根据权利要求10～13任一项中所述的半导体装置，其特征在于，
上述高浓度区域与上述基极区域在上述一方方向上交替地配置。
15.根据权利要求10～14任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成于上述第一区域，而不形成于上述第二区域。
16.根据权利要求15所述的半导体装置，其特征在于，
上述多个沟槽构造形成为沿上述一方方向延伸的带状，
在与上述一方方向交叉的交叉方向上隔开间隔地划分多个上述第一区域，
在上述交叉方向上隔开间隔地划分多个上述第二区域，
上述高浓度区域形成于上述多个上述第一区域的至少一个。
17.根据权利要求10～14任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成于上述第二区域，而不形成于上述第一区域。
18.根据权利要求17所述的半导体装置，其特征在于，
上述多个沟槽构造形成为沿上述一方方向延伸的带状，
在与上述一方方向交叉的交叉方向上隔开间隔地划分多个上述第一区域，
在上述交叉方向上隔开间隔地划分多个上述第二区域，
上述高浓度区域形成于上述多个上述第二区域的至少一个。
19.根据权利要求10～14任一项中所述的半导体装置，其特征在于，
上述高浓度区域形成于上述第一区域以及上述第二区域双方。
20.根据权利要求19所述的半导体装置，其特征在于，
上述多个沟槽构造形成为沿上述一方方向延伸的带状，
在与上述一方方向交叉的交叉方向上隔开间隔地划分多个上述第一区域，
在上述交叉方向上隔开间隔地划分多个上述第二区域，
上述高浓度区域形成于上述多个上述第一区域的至少一个以及上述多个上述第二区域的至少一个。
CN202180056460.4A 2020-08-11 2021-08-02 半导体装置 Pending CN116018689A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-135971 2020-08-11
JP2020135971 2020-08-11
PCT/JP2021/028665 WO2022034828A1 (ja) 2020-08-11 2021-08-02 半導体装置

Publications (1)

Publication Number Publication Date
CN116018689A true CN116018689A (zh) 2023-04-25

Family

ID=80116778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180056460.4A Pending CN116018689A (zh) 2020-08-11 2021-08-02 半导体装置

Country Status (4)

Country Link
US (1) US20230197799A1 (zh)
JP (1) JPWO2022034828A1 (zh)
CN (1) CN116018689A (zh)
DE (2) DE112021002371T5 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677615B2 (ja) 2016-09-20 2020-04-08 株式会社東芝 半導体装置
JP2020135971A (ja) 2019-02-14 2020-08-31 古河電工パワーシステムズ株式会社 碍子

Also Published As

Publication number Publication date
US20230197799A1 (en) 2023-06-22
JPWO2022034828A1 (zh) 2022-02-17
DE112021002371T5 (de) 2023-02-16
DE212021000185U1 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
US7893457B2 (en) Bipolar mosfet devices and methods for their use
US7655975B2 (en) Power trench transistor
JP2023179690A (ja) ＳｉＣ半導体装置
EP1033757B1 (en) Insulated gate bipolar transistor
US11164859B2 (en) Semiconductor device
EP1290735A1 (en) A semiconductor device
US11075291B1 (en) Isolation structure for IGBT devices having an integrated diode
JP4073669B2 (ja) 縦型高電圧半導体素子
JP7353925B2 (ja) 半導体装置
US20200083338A1 (en) Semiconductor device
US11664448B2 (en) Semiconductor device
US20230268407A1 (en) Semiconductor devices having gate resistors with low variation in resistance values
JP4764998B2 (ja) 半導体装置
CN116018689A (zh) 半导体装置
WO2020246230A1 (ja) 半導体装置
WO2022034828A1 (ja) 半導体装置
WO2021060085A1 (ja) 半導体装置
JP3884206B2 (ja) 半導体装置
CN111834453A (zh) 一种半导体器件及其制备方法
JP7507756B2 (ja) 半導体装置
WO2023157422A1 (ja) 半導体装置
WO2024101006A1 (ja) 半導体装置
JP5753114B2 (ja) ダイオード
US11538904B2 (en) Semiconductor device
WO2024070164A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination