JP5753114B2 - ダイオード - Google Patents

Description

本明細書で開示される技術は、ダイオードに関する。

例えば、絶縁分離技術を利用して、複数種類の半導体素子を集積した高耐圧ＩＣの開発が進められている。このような高耐圧ＩＣには、ダイオードが組み込まれている。

ダイオードは、ｎ型のカソード領域と、ｐ型のアノード領域と、カソード領域とアノード領域の間に設けられているｎ型のドリフト領域を備えている。アノード領域は、２つの拡散領域で構成されていることが多い。第１アノード領域は、不純物濃度が相対的に薄く、拡散深さが相対的に深い。第２アノード領域は、不純物濃度が相対的に濃く、拡散深さが相対的に浅い。このため、第２アノード領域は、第１アノード領域に囲まれている。また、特許文献１の図１５に示されるように、順バイアス時にアノード領域から注入される正孔量を抑えるために、第１アノード領域内にｎ型領域を形成する技術が知られている。このｎ型領域は、第２アノード領域よりもカソード側に配置されている。

特開平１１−２３３７９５号公報（図１５）

特許文献１の図１５に示されるダイオードでは、ドリフト領域と第１アノード領域とｎ型領域がｎｐｎの寄生トランジスタを構成している。このため、リカバリ時において、ｎ型領域の下方の第１アノード領域に正孔が流れると、寄生トランジスタのベース電位が変動し、寄生トランジスタが動作する。この結果、大量の電流が流れ、熱による素子破壊が発生する。

本明細書で開示される技術は、リカバリ耐量に優れたダイオードを提供することを目的としている。

本明細書で開示されるダイオードは、半導体層とカソード電極とアノード電極を備えている。カソード電極は、半導体層の表面に設けられている。アノード電極は、半導体層の表面に設けられており、カソード電極から離れている。半導体層は、第１導電型のカソード領域と第２導電型のアノード領域と第１導電型のドリフト領域と第１導電型の第１導電型領域を有している。カソード領域は、半導体層の表面部に設けられており、カソード電極に電気的に接続する。アノード領域は、半導体層の表面部に設けられており、アノード電極に電気的に接続する。ドリフト領域は、カソード領域とアノード領域の間に設けられており、その不純物濃度はカソード領域よりも薄い。第１導電型領域は、アノード領域に囲まれており、アノード電極に接触する。アノード領域は、第１アノード領域と第２アノード領域を含む。第１アノード領域は、第１不純物濃度である。第２アノード領域は、第１アノード領域に囲まれており、アノード電極に接触しており、第１不純物濃度よりも濃い第２不純物濃度である。本明細書で開示されるダイオードでは、平面視したときに、第２アノード領域とドリフト領域の間の長さが、第１導電型領域とドリフト領域の間の長さよりも短いことを特徴とする。

上記態様のダイオードでは、リカバリ時にドリフト領域からアノード領域に向けて流れるキャリアが、第１導電型領域よりも第２アノード領域から優先的に排出される。このため、第１導電型のドリフト領域と第２導電型の第１アノード領域と第１導電型の第１導電型領域の構成される寄生トランジスタの動作が抑制され、リカバリ耐量が向上する。

図１は、図２のI-I線に対応した要部断面図であり、ダイオード１Ａの構成を示す。 図２は、ダイオード１Ａが形成されているＳＯＩ基板の要部平面図を示す（なお、ＳＯＩ基板上の電極等は削除した状態で図示されている）。 図３は、カソード領域のレイアウトが異なるダイオード１Ａの変形例を示す。 図４は、カソード領域のレイアウトが異なるダイオード１Ａの他の変形例を示す。 図５は、ダイオード１Ａのアノード領域の拡大要部平面図を示す。 図６は、要部断面図であり、ダイオード１Ｂの構成を示す。 図７は、ダイオード１Ｂのアノード領域の拡大要部断面図を示す。 図８は、ダイオード１Ｂのアノード領域の拡大要部平面図を示す。 図９は、アノード領域のレイアウトが異なるダイオード１Ｂの変形例を示す。 図１０は、アノード領域のレイアウトが異なるダイオード１Ｂの他の変形例を示す。 図１１は、アノード領域のレイアウトが異なるダイオード１Ｂの他の変形例を示す。 図１２は、アノード領域のレイアウトが異なるダイオード１Ｂの他の変形例を示す。 図１３は、アノード領域のレイアウトが異なるダイオード１Ｂの他の変形例を示す。 図１４は、アノード領域のレイアウトが異なるダイオード１Ｂの他の変形例を示す。 図１５は、アノード領域のレイアウトが異なるダイオード１Ｂの他の変形例を示す。

本明細書で開示される技術の特徴を整理しておく。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）ダイオードは、半導体層とカソード電極とアノード電極を備えていてもよい。カソード電極は、半導体層の表面に設けられていてもよい。アノード電極は、半導体層の表面に設けられており、カソード電極から離れていてもよい。
（第２特徴）半導体層は、ＳＯＩ基板の半導体上層でもよく、エピタキシャル基板でもよく、多結晶シリコン基板の溝内に形成された半導体層であってもよい。
（第３特徴）半導体層は、第１導電型のカソード領域と、第２導電型のアノード領域と、第１導電型のドリフト領域と、第１導電型の第１導電型領域と、を有していてもよい。カソード領域は、半導体層の表面部に設けられており、カソード電極に電気的に接続されていてもよい。アノード領域は、半導体層の表面部に設けられており、アノード電極に電気的に接続されていてもよい。ドリフト領域は、カソード領域とアノード領域の間に設けられており、カソード領域の不純物濃度よりも薄くてもよい。第１導電型領域は、アノード領域に囲まれており、アノード電極に接触していてもよい。
（第４特徴）アノード領域は、第１不純物濃度の第１アノード領域と、第２不純物濃度の第２アノード領域と、を含んでもよい。第２アノード領域は、第１アノード領域に囲まれており、アノード電極に接触していてもよい。第２不純物濃度は、第１不純物濃度よりも濃い。
（第５特徴）半導体層を平面視したときに、第２アノード領域とドリフト領域の間の長さが、第１導電型領域とドリフト領域の間の長さ以下であってもよい。第２アノード領域とドリフト領域の間の長さが、第１導電型領域とドリフト領域の間の長さよりも短いのが望ましい。
（第６特徴）第１導電型領域は、複数個が分散して配置されていてもよい。第２アノード領域は、複数個が分散して配置されていてもよい。この場合、半導体層を平面視したときに、第１導電型領域と第２アノード領域は、ドリフト領域とアノード領域の接合線の方向に沿って交互に繰り返し配置されていてもよい。この態様のダイオードでは、電流分布が均一化され、最大制御電流が増大する。
（第７特徴）半導体層は、第２導電型の低濃度領域をさらに有していてもよい。低濃度領域は、第１アノード領域よりも深く形成されており、第１不純物濃度よりも薄い第３不純物濃度であってもよい。ここで、第１アノード領域は、カソード領域側の第１側面と、カソード領域側とは反対側の第２側面と、第１側面と第２側面の間を伸びる底面を有している。低濃度領域は、第１アノード領域の第１側面と底面の間の第１コーナー部と第２側面と底面の間の第２コーナー部の少なくともいずれか一方を覆うように形成されていてもよい。低濃度領域が設けられていると、ダイナミックアバランシェ現象が抑えられ、スイッチング損失が低減される。
（第８特徴）低濃度領域は、第１アノード領域の第２コーナー部を覆っていてもよい。半導体層を平面視したときに、第１導電型領域の少なくとも一部は、第１アノード領域と低濃度領域が重複する位置に配置されていてもよい。この態様のダイオードでは、第１導電型領域の周囲において、第１アノード領域と低濃度領域が重複するので、第２導電型の濃度が濃くなる。この結果、寄生トランジスタのベースに相当する部分の不純物濃度が濃くなるので、寄生トランジスタの動作が抑制される。
（第９特徴）ダイオードは、半導体層を一巡する絶縁分離トレンチで囲まれる島領域に形成されていてもよい。この場合、第８特徴において、低濃度領域は、絶縁分離トレンチに沿って島領域の周縁を一巡していてもよい。ダイオードの低濃度領域は、絶縁分離トレンチの側面に接していてもよい。

図１に示されるように、横型のダイオード１Ａは、ｎ型又はｐ型の半導体下層２と埋込み絶縁層３とｎ^-型の半導体上層４が積層したＳＯＩ（Silicon On Insulator）基板５に形成されている。図２に示されるように、ダイオード１Ａは、絶縁分離トレンチ８で囲まれた半導体上層４の島領域内に形成されている。絶縁分離トレンチ８は、半導体上層４の表面から半導体上層４を貫通して埋込み絶縁層３まで達しており、平面視したときに半導体上層４の一部を一巡している。一例では、半導体下層２と半導体上層４の材料には単結晶シリコンが用いられており、埋込み絶縁層３の材料には酸化シリコンが用いられている。埋込み絶縁層３は、耐圧５００Ｖ以上を実現するために、その厚みが約３μｍ以上に設定されている。半導体上層４は、耐圧５００Ｖ以上を実現するために、その不純物濃度が約７×１０^１４ｃｍ^−３であり、厚みが約１０〜２０μｍである。

図１に示されるように、ダイオード１Ａは、半導体上層４の表面に設けられているカソード電極６とアノード電極７とＬＯＣＯＳ酸化膜３２と抵抗性フィールドプレート３４を備えている。カソード電極６とアノード電極７は、半導体上層４の表面において、両者間に距離を置いて配置されており、電気的に絶縁している。カソード電極６とアノード電極７の材料にはチタン（Ｔｉ）／窒化チタン（ＴｉＮ）／アルミニウム（Ａｌ）の積層電極が用いられており、チタンが半導体上層４に接触している。そのチタン部分では、必要に応じて、チタンにシリコンが混入したシリサイドが用いられてもよい。ＬＯＣＯＳ酸化膜３２は、カソード電極６とアノード電極７の間に設けられている。抵抗性フィールドプレート３４は、ＬＯＣＯＳ酸化膜３２の表面に設けられており、一端がカソード電極６に電気的に接続されており、他端がアノード電極７に電気的に接続されている。ＬＯＣＯＳ酸化膜３２と抵抗性フィールドプレート３４は、半導体上層４の表面部において、カソード電極６とアノード電極７の間の電位分布を均一化する。

半導体上層４の表面部には、ｎ型のカソード領域１０とｐ型のアノード領域２０が形成されている。カソード領域１０は、カソード電極６に電気的に接続している。アノード領域２０は、アノード電極７に電気的に接続している。カソード領域１０とアノード領域２０の間には、ドリフト領域３０が形成されている。ドリフト領域３０は、半導体上層４にカソード領域１０とアノード領域２０を形成した残部である。ドリフト領域３０には、必要に応じて、高耐圧化のための半導体領域（例えば、リサーフ領域）が形成されていてもよい。

カソード領域１０は、ｎ型の第１カソード領域１０ａとｎ⁺型の第２カソード領域１０ｂを備えている。第１カソード領域１０ａ及び第２カソード領域１０ｂは、イオン注入技術を利用して形成される。第１カソード領域１０ａの拡散深さは、第２カソード領域１０ｂの拡散深さよりも深い。このため、第２カソード領域１０ｂの全体は、第１カソード領域１０ａで覆われている。なお、第１カソード領域１０ａは、必要に応じて設けられていなくてもよい。図２に示されるように、カソード領域１０は、絶縁分離トレンチ８で囲まれる島領域の中央に配置されており、略矩形の形状を有している。また、第２カソード領域１０ｂは、複数個に分断されており、各第２カソード領域１０ｂの間にｐ⁺型のコンタクト調整領域１０ｃが形成されている。このように、第２カソード領域１０ｂとコンタクト調整領域１０ｃが、カソード領域１０の長手方向に沿って交互に繰り返し形成されている。コンタクト調整領域１０ｃは、カソード領域１０とカソード電極６の接触面積を減らし、順バイアス時に注入される電子量を調整するために形成されている。第１カソード領域１０ａと第２カソード領域１０ｂとコンタクト調整領域１０ｃは、カソード電極６にオーミック接触している。一例では、第１カソード領域１０ａの表面濃度は約１．８×１０^１７ｃｍ^−３であり、拡散深さは約３〜７μｍである。第２カソード領域１０ｂの表面濃度は約６×１０^２０ｃｍ^−３であり、拡散深さは約０．１〜０．５μｍである。コンタクト調整領域１０ｃの表面濃度は約１×１０^２０ｃｍ^−３であり、拡散深さは約０．３〜０．６μｍである。なお、図３に示されるように、コンタクト調整領域１０ｃは、必要に応じて設けられていなくてもよい。あるいは、図４に示されるように、第２カソード領域１０ｂとコンタクト調整領域１０ｃの繰り返し構造の間に、第１カソード領域１０ａが介在してもよい。なお、これらのレイアウトは一例であり、必要に応じて、第１カソード領域１０ａと第２カソード領域１０ａとコンタクト調整領域１０ｃの組合せには、様々なレイアウトを採用することができる。

アノード領域２０は、ｐ型の第１アノード領域２０ａとｐ⁺型の第２アノード領域２０ｂを備えている。第１アノード領域２０ａ及び第２アノード領域２０ｂは、イオン注入技術を利用して形成される。第１アノード領域２０ａの拡散深さは、第２アノード領域２０ｂの拡散深さよりも深い。このため、第２アノード領域２０ｂの全体は、第１アノード領域２０ａで覆われている。図２に示されるように、アノード領域２０は、絶縁分離トレンチ８で囲まれる島領域の周囲に配置されており、絶縁分離トレンチ８に沿って島領域の周縁を一巡している。第１アノード領域２０ａはアノード電極７にショットキー接触しており、第２アノード領域２０ｂはアノード電極７にオーミック接触している。第２アノード領域２０ａとアノード電極７がショットキー接触していると、順バイアス時において、アノード領域２０から注入される正孔量を抑えることができる。なお、第２アノード領域２０ａとアノード電極７がショットキー接触するためには、アノード電極７に用いられる材料の仕事関数が５．１６ｅＶ以下であればよい。このため、アノード電極７の材料は、チタンに代えて、ニッケル又は銅等を用いてもよい。一例では、第１アノード領域２０ａの表面濃度は約９×１０^１７ｃｍ^−３であり、拡散深さは約１〜２μｍである。第２アノード領域２０ｂの表面濃度は約１×１０^２０ｃｍ^−３であり、拡散深さは約０．２〜０．６μｍである。

図２に示されるように、第２アノード領域２０ｂは、複数個に分断されており、各第２アノード領域２０ｂの間にｎ⁺型のｎ型領域２２が形成されている。ｎ型領域２２の拡散深さは、第１アノード領域２０ａの拡散深さよりも浅い。このため、ｎ型領域２２の全体は、第１アノード領域２０ａで覆われている。ｎ型領域２２は、アノード領域２０とアノード電極７の接触面積を減らし、順バイアス時に注入される正孔量を調整するために形成されている。一例では、ｎ型領域２２の表面濃度は約６×１０^２０ｃｍ^−３であり、拡散深さは約０．１〜０．５μｍである。

図５に、アノード領域２０の拡大平面図を示す。平面視したときに、第２アノード領域２０ｂとｎ型領域２２は、アノード領域２０とドリフト領域３０の接合線２４の方向に沿って繰り返し形成されている（この例では、紙面左右方向に沿って繰り返し形成されている）。平面視したときに、第２アノード領域２０ｂとドリフト領域３０の間の長さＬ１が、ｎ型領域２２とドリフト領域３０の間の長さＬ２よりも短い。

次に、ダイオード１Ａの動作を説明する。アノード電極７にカソード電極６よりも高電位が加わると、ダイオード１Ａは順バイアスされる。これにより、カソード領域１０からドリフト領域３０に電子が注入され、アノード領域２０からドリフト領域３０に正孔が注入される。これにより、ダイオード１Ａでは、アノード電極７からカソード電極６に向けて電流が流れる。

次に、カソード電極６にアノード電極７よりも高電位が加わると、ダイオード１Ａは逆バイアスされ、ターンオフする。このリカバリ時では、順バイアスのときにドリフト領域３０に注入されていた電子はカソード領域１０から排出され、正孔はアノード領域２０から排出される。このように、ターンオフの期間において、ダイオード１Ａにはリカバリ電流が流れる。このリカバリ電流の多くは、ドリフト領域３０の表面部に沿って流れる。

図５に示されるように、ダイオード１Ａでは、第２アノード領域２０ｂとドリフト領域３０の間の長さＬ１が、ｎ型領域２２とドリフト領域３０の間の長さＬ２よりも短い。このため、アノード領域２０に流入した正孔は、ｎ型領域２２よりも第２アノード領域２０ｂから優先的に排出される。このため、ドリフト領域３０と第１アノード領域２０ａとｎ型領域２２で構成されるｎｐｎの寄生トランジスタにおいて、ベースに相当する第１アノード領域２０ａを流れる正孔量が減少するので、寄生トランジスタの動作が抑制され、リカバリ耐量が向上する。

図６に示されるように、ダイオード１Ｂは、ｐ⁻型の２つの低濃度領域２６ａ，２６ｂをさらに有していることを特徴とする。低濃度領域２６ａ，２６ｂの拡散深さは、第１アノード領域２０ａ及び第２アノード領域２０ｂの拡散深さよりも深い。低濃度領域２６ｂはアノード電極７にショットキー接触している。

図７に示されるように、第１アノード領域２０ａは、カソード領域１０側の第１側面２０Ａと、カソード領域１０とは反対側の第２側面２０Ｅと、第１側面２０Ａと第２側面２０Ｅの間を伸びる底面２０Ｃを有している。第１側面２０Ａと底面２０Ｃの間には、第１コーナー部２０Ｂが存在している。第２側面２０Ｅと底面２０Ｃの間には、第２コーナー部２０Ｄが存在している。一方の低濃度領域２６ａは、第１アノード領域２０ａの第１コーナー部２０Ｂを覆っている。他方の低濃度領域２６ｂは、第１アノード領域２０ａの第２コーナー部２０Ｄを覆っている。第１アノード領域２０ａの底面２６ａの一部は、低濃度領域２６ａ，２６ｂで覆われていない。一例では、低濃度領域２６ａ，２６ｂの表面濃度は約１．２×１０^１６ｃｍ^−３であり、拡散深さは約３〜５μｍである。

図７に示されるように、第２アノード領域２０ｂは、第１アノード領域２０ａ内で偏在して設けられている。この例では、第１アノード領域２０ａの第２側面２０Ｅ側（紙面左側）に偏在して設けられている。このため、第２アノード領域２０ｂの一部は、低濃度領域２６ｂと第１アノード領域２０ａが重複する位置に配置されている。

図８に、アノード領域２０の拡大平面図を示す。第１実施例と同様に、平面視したときに、第２アノード領域２０ｂとドリフト領域３０の間の長さＬ１が、ｎ型領域２２とドリフト領域３０の間の長さＬ２よりも短い。このため、逆回復電流に起因する正孔は、ｎ型領域２２よりも第２アノード領域２０ｂから優先的に排出される。このため、ドリフト領域３０と第１アノード領域２０ａとｎ型領域２２で構成されるｎｐｎの寄生トランジスタの動作が抑制されている。

次に、ダイオード１Ｂの特徴を説明する。ダイオード１Ｂは、低濃度領域２６ａ，２６ｂを備えていることを特徴とする。低濃度領域２６ａ，２６ｂが設けられていると、アノード領域２０とドリフト領域３０のｐｎ接合の電界強度が低く抑えられる。このため、リカバリ時において、アノード領域２０に流入する正孔によって引き起こされるダイナミックアバランシェ現象が抑えられ、逆回復電流も抑えられる。この結果、ダイオード１Ｂのスイッチング損失が小さいものとなる。

ダイオード１Ｂの他の特徴を列記する。
（１）図７に示されるように、ダイオード１Ｂでは、第２アノード領域２０ｂが、低濃度領域２６ｂと第１アノード領域２０ａが重複する位置に配置されている。このため、第２アノード領域２０ｂが第１アノード領域２０ａ内においてカソード領域１０とは反対側に偏在して設けられている。この構成によると、順バイアス時の電流経路が、アノード領域２０において広がるので、ドリフト領域３０の広い範囲を電流経路として利用することができ、オン抵抗を低下させることができる。また、リカバリ時の電流経路も、アノード領域２０において広がるので、寄生トランジスタの動作が抑制され、さらに、ダイナミックアバランシェ現象の発生を抑えることができる。また、第２アノード領域２０ｂに隣接するｎ型領域２２（図示せず）の一部も、低濃度領域２６ｂと第１アノード領域２０ａが重複する位置に配置されている。このため、ｎ型領域２２の下方には、低濃度領域２６ｂと第１アノード領域２０ａが重複しているので、ｐ型の不純物濃度が濃い。すなわち、ｎｐｎの寄生トランジスタのベースに相当する部分の不純物濃度が濃くなるので、寄生トランジスタの動作が抑制される。

（２）図７に示されるように、低濃度領域２６ｂは、絶縁分離トレンチ８の側面に接している。このため、低濃度領域２６ｂと絶縁分離トレンチ８の界面における表面再結合効果を利用した電流経路が形成されるので、リカバリ時において、リカバリ電流の一部がこの界面に形成される電流経路を流れる。この結果、リカバリ電流の電流集中が緩和されるので、寄生トランジスタの動作が抑制され、さらに、ダイナミックアバランシェ現象の発生が抑えられる。

（３）図７に示されるように、本実施例のダイオード１Ｂでは、第１アノード領域２０ａの底面２０Ｃの一部が低濃度領域２６ａ，２６ｂによって覆われていない。例えば、低濃度領域２６ａ，２６ｂが第１アノード領域２０ａを完全に覆うように形成されていても、第１アノード領域２０ａのコーナー部２０Ｂ，２０Ｄにおけるダイナミックアバランシェ現象を抑えることができるという点で有益である。しかしながら、そのような大きな低濃度領域２６ａ，２６ｂが設けられていると、不純物濃度が薄く調整されていても、順バイアス時の正孔の注入量が増加する虞がある。本実施例のダイオード１Ｂのように、低濃度領域２６ａ，２６ｂが第１アノード領域２０ａのコーナー部２０Ｂ，２０Ｄのみを選択的に被覆することで、低濃度領域２６ａ，２６ｂの形成範囲を大きくすることなく、ダイナミックアバランシェ現象の発生を効果的に抑えることができる。

（４）図８に示されるアノード領域２０とｎ型領域２２のレイアウトは一例である。第２アノード領域２０ｂとドリフト領域３０の間の長さＬ１が、ｎ型領域２２とドリフト領域３０の間の長さＬ２以下という関係が成立する限りにおいて、アノード領域２０とｎ型領域２２には様々なレイアウトが採用し得る。例えば、図９に示されるように、ｎ型領域２２のカソード側が第２アノード領域２０ｂで覆われていてもよい。また、図１０に示されるように、ｎ型領域２２が第２アノード領域２０ｂで分断されていてもよい。また、図１１に示されるように、ｎ型領域２２の一部が、アノード領域２０とドリフト領域３０の接合線２４に沿った方向（この例では、紙面左右方向）に伸びていてもよい。また、第２アノード領域２０ｂがカソード領域側に突出する形態に代えて、図１２に示されるように、ｎ型領域２２と第２アノード領域２０ｂの双方が、アノード領域２０とドリフト領域３０の接合線２４の方向に沿って伸びるストライプ状であってもよい。また、図１３に示されるように、ストライプ状のｎ型領域２２と第２アノード領域２０ｂが、アノード領域２０とドリフト領域３０の接合線２４に対して直交する方向（この例では、紙面上下方向）に交互に繰り返し形成されていてもよい。さらに、図１４及び図１５に示されるように、突出状の第２アノード領域２０ｂとストライプ状のｎ型領域２２及び第２アノード領域２０ｂが組み合わされていてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では半導体材料にシリコンを用いたものを例示したが、この例に代えて、炭化珪素半導体、窒化物半導体等のワイドバンドギャップの化合物半導体を用いてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１Ａ，１Ｂ：ダイオード
２：半導体下層
３：埋込み絶縁層
４：半導体上層
５：ＳＯＩ基板
６：カソード電極
７：アノード電極
１０：カソード領域
２０：アノード領域
２０ａ：第１アノード領域
２０ｂ：第２アノード領域
２６ａ，２６ｂ：低濃度領域
２２：ｎ型領域
３０：ドリフト領域

Claims (4)

1. 半導体層と、
   前記半導体層の表面に設けられているカソード電極と、
   前記半導体層の表面に設けられており、前記カソード電極から離れているアノード電極と、を備えており、
   前記半導体層は、
   表面部に設けられており、前記カソード電極に電気的に接続される第１導電型のカソード領域と、
   表面部に設けられており、前記アノード電極に電気的に接続される第２導電型のアノード領域と、
   前記カソード領域と前記アノード領域の間に設けられており、前記カソード領域の不純物濃度よりも薄い第１導電型のドリフト領域と、
   前記アノード領域に囲まれており、前記アノード電極に接触する第１導電型の第１導電型領域と、を有しており、
   前記アノード領域は、
   第１不純物濃度の第１アノード領域と、
   前記第１アノード領域に囲まれており、前記アノード電極に接触しており、前記第１不純物濃度よりも濃い第２不純物濃度の第２アノード領域と、を含み、
   平面視したときに、前記第２アノード領域と前記ドリフト領域の間の長さが、前記第１導電型領域と前記ドリフト領域の間の長さよりも短いダイオード。
2. 前記第１導電型領域は、複数個が分散して配置されており、
   前記第２アノード領域は、複数個が分散して配置されており、
   平面視したときに、前記第１導電型領域と前記第２アノード領域は、前記ドリフト領域と前記アノード領域の接合線の方向に沿って交互に繰り返し配置されている請求項１に記載のダイオード。
3. 前記半導体層は、表面部に設けられており、前記第１アノード領域よりも深く形成されており、前記第１不純物濃度よりも薄い第３不純物濃度の第２導電型の低濃度領域をさらに有しており、
   前記第１アノード領域は、前記カソード領域側の第１側面と、前記カソード領域側とは反対側の第２側面と、前記第１側面と前記第２側面の間を伸びる底面を有しており、
   前記低濃度領域は、前記第１アノード領域の前記第１側面と前記底面の間の第１コーナー部と前記第２側面と前記底面の間の第２コーナー部の少なくともいずれか一方を覆うように形成されている請求項１又は２に記載のダイオード。
4. 前記低濃度領域は、前記第１アノード領域の前記第２コーナー部を覆っており、
   平面視したときに、前記第１導電型領域の少なくとも一部は、前記第１アノード領域と前記低濃度領域が重複する位置に配置されている請求項３に記載のダイオード。
   

Images