JPH0662273A

JPH0662273A - 自動ケーブル等価器

Info

Publication number: JPH0662273A
Application number: JP4131876A
Authority: JP
Inventors: David L Hershberger; デーヴィッド・エル・ハーシュバーガー
Original assignee: Grass Valley Group Inc
Current assignee: Grass Valley Group Inc
Priority date: 1991-04-26
Filing date: 1992-04-25
Publication date: 1994-03-04
Also published as: CA2063350A1; DE69219947D1; EP0510976A2; US5124673A; EP0510976B1; EP0510976A3; DE69219947T2

Abstract

(57)【要約】【目的】オーバシュート及びそれによるビット・エラ
ーを発生させず、構成を簡単とし、低消費電力で広いダ
イナミック・レンジを得る。【構成】等価器出力段１００、２００、２２０及び２
４０は、可変レベル入力信号を受けて、増幅及び高周波
利得増加を行うとともに、クリッピング制御信号に応じ
てクリッピングを行う。信号レベル検出出力段９００
は、可変レベル入力信号をモニタし、この可変レベル入
力信号の整流した低周波成分のピーク・レベルに比例し
たクリッピング制御信号を発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動ケーブル等価器、
特に、改良された「ウォーキング・リミッタ」形式の自
動ケーブル等価器に関する。

【０００２】

【従来の技術】テレビジョン・スタジオ環境において
は、長さ及びシステムの信号品質が異なるケーブルによ
り、デジタル・テレビジョン信号装置を接続しており、
それらの相互接続は、アプリケーションが異なると再構
成している。これらケーブルにより伝送されるデジタル
信号は、伝送距離が長くなると劣化するので、ケーブル
等価器を用いて、これらの変動を補償する。これらケー
ブル等価器は、３００メートルのケーブルによる損失を
補償できる。その際、エッジの整形には、高周波に対し
て３０ｄＢの利得が必要であり、ＮＲＺ（non-return-t
o-zero）データ自体の低周波に対して６ｄＢの利得が必
要である。ＮＴＳＣＤ２、ＰＡＬＤ２及びコンポー
ネントＤ１の一般的なテレビジョン標準では、クロック
周波数が夫々１４３ＭＨｚ、１７７ＭＨｚ及び２７０Ｍ
Ｈｚである。これらデータ速度の各々のＮＲＺデータの
理論的な最小帯域幅は、これら周波数の半分である。

【０００３】ケーブル等価器の１つの形式として、「ウ
ォーキング・リミッタ」等価器が知られている。かかる
等価器は、多数の等価器段を具えている。ウォーキング
・リミッタ型ケーブル等価器が、その等価器の最大能力
を生かすまで低下した入力信号を受けると、これら等価
器段の総べては、できる限りその信号を再生するように
線形に動作する。しかし、ウォーキング・リミッタ型等
価器が大きな振幅の信号を受け、最大の等価作用が必要
ないとき、出力端に最も近い等価器段は制限を行うの
で、所望レベル以上に出力信号が増幅されない。

【０００４】

【発明が解決しようとする課題】多数の等価器段を有す
るケーブル等価器において、各段は、受けた信号を同じ
で固定された最終レベルにクリッピングするが、ある形
式の入力信号が存在すると問題が生じる。図２におい
て、入力信号の品質が良好である、即ち、立ち上がり時
間がかなり高速であるが、振幅がクリッピング・レベル
未満であると、第１等価器段は、高速遷移に整形するよ
うに、オーバシュートを発生させる。このオーバシュー
トをクリッピングするが、それが正確な高レベルに追従
するので、早過ぎる後縁が生じる。次の等価器段の高周
波利得が、この早すぎる後縁をリンギングとし、部分的
又は完全にビット周期の「目」に近づけて、エラーを生
じる。

【０００５】この問題を解決する１つの方法は、自動利
得制御（ＡＧＣ）増幅器に前に等価器を配置することで
ある。しかし、これでは、複雑になり、消費電力も増え
て望ましくない。

【０００６】したがって、本発明の目的の１つは、オー
バシュート及びそれによるビット・エラーを発生させず
に、構成が複雑にならないようにすると共に、消費電力
を増加させない方法で、ダイナミック・レンジの広い自
動ケーブル等価器を提供することである。

【０００７】本発明の他の目的は、ケーブル等価回路及
び他の回路間のインタフェースを最少として、集積回路
（ＩＣ）で実現できる自動ケーブル等価器を提供するこ
とである。

【０００８】

【課題を解決するための手段及び作用】本発明の多段の
ケーブル等価器によれば、信号レベル検出器が、各等価
器段内の増幅器用のクリッピング制御信号を発生するの
で、歪がなく、ビット・エラーのない等価出力信号に可
変レベル入力信号が再生される。最終等価器段の後の固
定基準クリッピング段は、最終出力レベルにクリッピン
グされた信号を発生する。帰還路は、各段に存在する過
度のデータ内の直流ドリフトを制限する。試験手段は、
等価器段の動作のモニタを制限する。

【０００９】好適な実施例においては、信号レベル検出
器は、ロウ・パス（低帯域）フィルタ機能を有する差動
増幅器と、平衡変調検出器と、電圧増幅器と、比較器及
びピーク検出器と、トランスコンダクタンス増幅器と、
複数の電流ミラーとを直列に具えている。電流ミラー
は、トランスコンダクタンス増幅器の出力端からの差動
電流を判断して、これをクリッピング制御信号電圧レベ
ルに変換する。デフィート（defeat）比較器は、比較器
及びピーク検出器の出力信号をモニタし、ピーク検出器
が用いる外部コンデンサが短絡したようならば、可変差
動電流を固定基準電流に置換する。

【００１０】本発明の要旨は、特許請求の範囲に指摘さ
れているが、本発明の構成、動作方法、特徴及びその他
の目的は、添付図を参照した以下の詳細な説明より理解
できよう。

【００１１】

【実施例】図１は、本発明によるレベルが独立した自動
ケーブル等価器の等価器部分のブロック図である。差動
入力信号、又はシングル・エンディド入力信号及び接地
を、直流阻止コンデンサＣＸ１及びＣＸ２を介して、入
力差動増幅器１００の＋及び−入力端に供給する。入力
差動増幅器１００は、固定基準回路１４０からの固定基
準信号ＲＥＦ、バイアス回路１２０からのバイアス信
号、及び帰還信号のプラス及びマイナス成分も受ける。
差動増幅器１００は、任意のシングル・エンディド入力
信号を差動信号に変換して、第１等価器段（ＥＱＵ）２
００に供給する。入力差動増幅器１００への入力信号に
付けた５及び６の如きノード番号は、後述のブロック・
レベルでの説明では無視できるが、更に後述の回路図レ
ベルでの説明では非常に有用である。

【００１２】差動増幅器１００の出力信号を、３個の同
じ等価器段２００、２２０及び２４０の第１段に供給す
る。回路図レベルでの説明で詳細に後述する如く、等価
器段２００、２２０及び２４０の各々は、その出力信号
を、レベル検出回路９００が発生する可変基準信号ＶＲ
ＥＦで決まるレベルにクリッピングする。

【００１３】第３等価器段２４０の差動出力信号をリミ
ッタ差動段（ＬＩＭ）３００及び試験出力段４００の両
方のプラス及びマイナス入力端に供給する。リミッタ段
３００及び試験出力段４００は、共に、固定基準信号Ｒ
ＥＦを受けるが、このＲＥＦは、可変基準信号ＶＲＥＦ
ではない。試験出力段４００の利得は１であり、その出
力信号により、リミッタ段３００に影響される前の等価
器段２００、２２０及び２４０の動作を試験観察でき
る。ＶＲＥＦのレベルに応答して等価器段２００、２２
０及び２４０が実行した可変制限のレベルに無関係に、
リミッタ段３００の出力信号は、フル出力信号レベルに
制限される。

【００１４】帰還リミッタ段（ＦＢＬＩＭ）５００は、
リミッタ段３００の差動出力信号をを変更するが、ＶＲ
ＥＦに応答して動作し、等価器段２００、２２０及び２
４０と同じレベルに制限する。帰還リミッタ段５００の
差動出力信号を帰還トランスコンダクタンス増幅器（Ｆ
ＢＴＲＡＮＳ）６００のプラス及びマイナス入力端に供
給する。この帰還トランスコンダクタンス増幅器６００
は、帰還電流を発生し、利得１の差動増幅器段１００に
供給する。差動増幅器段１００は、これら電流を加算し
て出力端に発生し、他のロジック状態よりも大幅に１で
あるロジック状態を含むデータ内の直流レベルを適切に
維持する。（この形式の帰還回路は、しばしば、「量子
化帰還回路」と呼ばれる。

【００１５】図３は、可変基準信号ＶＲＥＦを発生する
レベル検出回路９００の詳細を示す。ロウパス・フィル
タ差動増幅器７００の入力端は、ノード５及び６の入力
信号と直流結合している。ロウパス・フィルタ差動増幅
器７００の出力信号は、平衡変調検出器７１０に供給さ
れる。平衡変調検出器７１０は、その入力端の信号の両
側を全波整流し、差が入力信号の低周波成分の信号を表
わす２つのレベルを発生する。本発明に関連して用いる
「低周波」とは、５０ＭＨｚ未満の周波数である。な
お、５０ＭＨｚは、ケーブル損失により大幅に影響され
ない最高周波数である。

【００１６】平衡変調検出器７１０の出力レベルを電圧
増幅器７２０の差動入力端に供給する。この増幅器７２
０は、平衡変調検出器７１０の差動出力レベルの差に比
例したシングル出力電圧を発生する。この出力電圧を比
較器及び（／）ピーク検出器７３０に供給する。この比
較器及びピーク検出器７３０の比較器部分が、ピーク検
出器部分用の高速充電路を提供する。ピーク検出は非常
に高速であるが、検出した値が緩和するのは非常に遅
い。

【００１７】比較器／ピーク検出器７３０の出力信号
（ノード３７）を、トランスコンダクタンス増幅器７４
０の入力端に供給する。このトランスコンダクタンス増
幅器７４０は、この電圧を１対の差動電流（ノード４９
及び４８）に変換する。トランスコンダクタンス増幅器
７４０のこれら出力電流の各々を電流ミラーに供給、即
ち、ノード４９を電流ミラー７５０に、ノード４８を電
流ミラー７６０に接続する。電流ミラー及び加算器７７
０の加算器部分は、電流ミラー７６０からの電流を反映
した内部電流ミラーからの電流を、電流ミラー７５０か
らの電流に加算して、ノード５９に出力電流を発生す
る。この出力電流は、トランスコンダクタンス増幅器７
４０の出力端の１対の差動電流間の差と等価である。

【００１８】電流ミラー及び加算器７７０の出力端であ
るノード５９は、可変基準電圧出力回路８００の入力端
である。可変基準電圧出力回路８００は、電流ミラー及
び加算器７７０の出力端（ノード５９）からの電流に比
例した最終出力電圧ＶＲＥＦを発生する。この基準電圧
は、入力信号の低周波成分の振幅に比例する。

【００１９】固定電圧発生器７８０は、ノード９９に、
電流ミラー７５０及び７６０と、可変基準電圧出力回路
８００とが必要とする基準電圧を発生する。

【００２０】比較器及びピーク検出器７３０の出力信号
（ノード３７）をデフィート比較器７９０の入力端の一
方にも供給する。このデフィート比較器７９０の他方の
入力信号は、ノード９６の基準電圧である。この基準電
圧は、トランスコンダクタンス増幅器７４０内の基準電
圧発生器が発生する。これら２つの入力信号から、デフ
ィート比較器７９０は、比較器及びピーク検出器７３０
が適切に動作しているか否かを確定する。デフィート比
較器７９０が、比較器及びピーク検出器７３０が適切に
機能していないことを示すと、デフィート比較器７９０
は、電流ミラー及び加算器７７０の出力端（ノード５
９）を（ノード５０を介して）オフにし、（ノード５１
を介して）可変基準電圧出力回路８００が、固定基準Ｒ
ＥＦに等しいディフォルト可変器ＶＲＥＦを発生するよ
うにする。

【００２１】回路レベルの添付図を参照する前に、種々
の図において用いるいくつかの回路ノードに関連したレ
ベルを定めると有用であろう。

【表１】

【００２２】図４は、利得１の差動増幅器１００の回路
図である。図１に関連して、図４を参照すると、外部コ
ンデンサＣＸ１及びＣＸ２を介して、入力信号を交流結
合し、トランジスタＱ４２及びＱ４３から成る差動増幅
器の入力端に供給する。コレクタテ器Ｒ３５及びＲ３４
の値に関連して、Ｒ２９により、利得をほぼ１にする。
差動対Ｑ４２及びＱ４３のベースを、表１に示すように
ノード１０２及び１０３のＢＡＩＳ信号により、２．７
５ボルトにバイアスする。２個の１８０００オームのバ
イアス源抵抗器（図示せず）及び外部の７６．８オーム
の抵抗器（図示せず）と並列になった３５１０オームの
抵抗器Ｒ５８は、入力信号に対する７５オームの終端抵
抗器になる。ノード３の固定基準信号ＲＥＦは、差動増
幅器対Ｑ４２、Ｑ４３のエミッタが利用可能な最大電流
を確立する。

【００２３】詳細に後述する如く、帰還トランスコンダ
クタンス増幅器６００が発生するノード６３及び６４の
電流を、コレクタ抵抗器Ｒ３５及びＲ３４が、Ｑ４２及
びＱ４３のコレクタからの電流と夫々加算して、差動対
の実際の出力電圧を発生する。入力データは、１と０と
の平均値を有するので、ノード６３及び６４に供給され
る電流は等しく、ネット効果がない。しかし、１又は０
の数が不均衡な長いストリングのデータを交流結合した
結果、直流レベルが０方向にドリフトを開始すると、こ
れら電流が等しくなくなり、差動信号の直流レベルを再
生する。そして、Ｑ４８、Ｑ４５とＱ４７、Ｑ３７が、
ノード６３及び６４の出力電圧を緩衝して、そのレベル
を２つ分のベース・エミッタ電圧だけ低下させて、ノー
ド７１及び７２に、入力差動増幅器の出力信号を発生す
る。

【００２４】図５は、第１等価器段２００の回路図であ
る。ノード７１及び７２に現われる差動増幅器段１００
の出力信号を他の差動対Ｑ３４及びＱ１０に供給する。
差動対Ｑ３４、Ｑ１０の利得は、低周波においてほぼ１
である。２個のエミッタに接続されたＲＣ回路網のＣ１
のインピーダンスは非常に高く、これら２個のエミッタ
間の抵抗値は、Ｒ６により実質的に決まる。しかし、６
０ＭＨｚより高い高周波において、Ｒ７、Ｃ１及びＲ８
による経路の低下したインピーダンスは、Ｒ６の抵抗値
よりも低くなり始め、等価器段２００の利得が大幅に増
加し、１３５ＭＨｚ付近の周波数で約１０ｄＢになる。
なお、１３５ＭＨｚは、Ｄ１の理論的最低帯域幅であ
る。（Ｄ１は、現在のビデオ標準では、最高速であ
る。）

【００２５】差動対のトランジスタＱ３４、Ｑ１０に利
用可能な最大電流、即ち、コレクタ抵抗器Ｒ２５及びＲ
２４に発生される最大出力電圧は、可変基準電圧ＶＲＥ
Ｆにより決まる。Ｑ３３、Ｑ９とＱ１４、Ｑ７とは、差
動対Ｑ３４、Ｑ１０の出力電圧を緩衝し、２つ分のベー
ス・エミッタ電圧降下だけレベルをシフトして、等価器
段２００の最終出力信号を発生する。第２及び第３等価
器段２２０及び２４０は、第１等価器段２００と同じで
ある。３段である等価器全体は、高周波信号を３０ｄＢ
ブーストして、３００メートルのケーブルの高周波損失
を補償できる。

【００２６】次に、図１と共に図６を参照する。第３等
価器段２４０の出力信号をノード５５及び５６にて、リ
ミッタ段３００に供給する。リミッタ段３００の差動増
幅器のトランジスタＱ５８及びＱ５１のエミッタは、互
いに直接結合しているので、これらトランジスタは、ス
イッチとして動作して、コレクタ抵抗器Ｒ４０及びＲ３
９間でＱ４９からの電流を切り替え、最短の立ち上がり
及び立ち下がり時間の出力信号を発生する。ノード３の
固定基準電圧ＲＥＦがＱ４９を制御する。また、エミッ
タ抵抗器Ｒ３７と、トランジスタＱ５９及びＱ５１のコ
レクタ抵抗器Ｒ４０及びＲ３９との相対的値を選択し
て、全体的なケーブル等価器の最終出力の所望ＥＣＬ出
力レベル・スイングを発生する。前段と同様に、Ｑ５
２、Ｑ５４とＱ５９、Ｑ５５は、この差動増幅器の出力
電圧スイングを緩衝して、ノード８７及び８８に出力信
号を発生する。ノード８７及び８８間のピーク・ピーク
差動出力は、４００ミリボルトである。

【００２７】図１と共に図７を参照する。第３等価器段
２４０の出力信号は、ノード５５及び５６にて、試験出
力段４００にも供給される。差動増幅器のトランジスタ
Ｑ７５、Ｑ７４は、比較的大電力型であり、高い電流で
バイアスされ、インピーダンスの低い抵抗器が負荷とな
る。この低いインピーダンス出力は、パッド及びケーブ
ルの容量の高レベルを含む低インピーダンス負荷を駆動
するのに適する。

【００２８】図１と共に図８を参照する。ノード８７及
び８８にて、リミッタ段３００の出力信号を帰還リミッ
タ段５００がモニタする。ノード８７及び８８を他の差
動対のトランジスタＱ６９及びＱ６４のベースに接続す
る。トランジスタＱ６９及びＱ６４は、Ｑ６６及びＲ４
４が構成する電流源からの電流を分け合う。この電流源
は、可変基準信号ＶＲＥＦが制御する。Ｑ６４のコレク
タを外部コンデンサＣＸ３、抵抗器Ｒ４７、エミッタ・
フォロアＱ７３のベースに接続する。

【００２９】可変基準信号ＶＲＥＦは、Ｑ６３及びＲ６
５が構成する第２電流源を制御する。第２電流源からの
電流によりＲ４６に発生する電圧を、他のエミッタ・フ
ォロアＱ７２のベースに供給する。Ｑ７３及びＱ７２の
エミッタをトランジスタＱ６２及びＱ６０の差動対のベ
ースに夫々結合して、帰還トランスコンダクタンス増幅
器６００を構成する。Ｒ４５は、Ｒ４４のバイアスの値
であることに留意されたい。

【００３０】帰還リミッタ段５００及びトランスコンダ
クタンス増幅器６００の動作を説明するために、先ず、
ケーブル等価器を通過するＮＲＺデータが、１、０、
１、０などの長いストリングであるとする。これらの条
件下において、Ｑ６４は、半分の時間だけ完全に導通す
る。Ｒ４４は、Ｒ４５の半分の大きさなので、Ｑ６４を
流れる平均電流は、Ｑ６３の定電流と同じである。ＣＸ
３及びＲ４７のＲＣ時間は、ビット・データ・レートと
比較して長いので、ＣＸ３及びＱ７３のベースの電圧
は、Ｑ７２のベースの電圧と等しい。したがって、これ
らの環境下において、帰還トランスコンダクタンス増幅
器６００のＱ６２及びＱ６０に流れる電流を平衡させ、
ノード６３及び６４に接続された入力差動増幅器１００
の出力の直流レベルに正味の変化を生じさせない。

【００３１】差動データが、１、１、０、１、１、０な
どになると、Ｑ６４の平均電流はＱ６３の電流と異な
り、ＣＸ３の電荷及びＱ７３のベースの電圧がＱ７２の
ベースの定電圧と異なる。その結果のＱ６２及びＱ６０
のベースの電圧差により、ノード６４及び６３に供給さ
れる電流に差が生じる。そして、入力差動増幅器１００
の出力端からの直流レベルの正味の変動が生じる。ここ
において、帰還トランスコンダクタンス増幅器６００が
供給する差動電流が、入力差動増幅器１００の入力端の
コンデンサＣＸ１及びＣＸ２による交流結合にとって損
失した直流成分を再生する。

【００３２】コンデンサＣＸ１及びＣＸ２での交流結合
により損失した直流成分の正確な再生に対して、ＣＸ３
及びＲ４７の時定数は、ＣＸ１、ＣＸ２、Ｒ５８（図
４）及び２個の１８０００オームのバイアス源抵抗器
（図示せず）による時定数に等しくなければならない。
また、帰還路のループ利得は、１に近くなければならな
い。このインプレメンテーションにおいて、これら回路
の時定数は、約２ＭＨｚの周波数に対応し、ループ利得
は約０．９である。Ｑ６２及びＱ６０のエミッタ間のＲ
４３の値を選択して、ループ利得を決める。実際には、
利得は１．０よりも約０．９に近づけて設計したほうが
よい。それは、１．０より大きい利得の増幅器が不安定
になり、処理及び温度変動を予測して、それを低減しな
ければならず、補償過多よりも補償不足の方が安全なた
めである。

【００３３】図９〜図１５は、図３のブロック図に示す
回路の詳細を示すが、これら総べては、図１のブロック
９００として示されている。あらゆる場合において、図
９〜図１５内のノードの番号は、図４〜図８に用いたの
と同じノード番号であるが、これらの内容は異なってお
り、他の回路図のノード番号と混乱しないように留意さ
れたい。

【００３４】図９において、入力ロウパス・フィルタ
（ＬＰＦ）差動増幅器段７００は、ノード５及び６に
て、入力信号を受ける。この段のロウパス・フィルタの
特徴は、Ｒ２２、Ｃ３及びＲ１８が構成するＲＣ回路網
で決まる。総べての高周波ノイズ及びスプリアス信号を
確実に除去するために、この回路網の時定数を、５０Ｍ
Ｈｚ付近のカットオフに対応するように選択する。この
フィルタは、信号の非常に高い周波数成分をローフオフ
するが、ケーブル損失の前のオリジナル信号振幅は、そ
の信号の低周波部分（例えば、いくつかの連続した１又
は０から現われる））を測定することにより、最も正確
に決定できる。

【００３５】Ｑ５０及びＱ４９から構成される差動増幅
器の利得は１であり、その主要機能は、回路の下流にと
って、入力がシングル・エンディド信号で駆動される事
象では、入力信号を確実に差動にすることである。Ｑ５
５及びＱ５４と、平衡変調検出器７１０の上側部分の入
力端（ノード１５及び１６）とにより、差動増幅器の出
力を緩衝し、１つ分のベース・エミッタ電圧だけ低下さ
せる。なお、この平衡変調検出器７００は、スイッチン
グ差動対Ｑ３６、Ｑ３７及びＱ３８、Ｑ３９で構成す
る。入力ロウパス・フィルタ差動増幅器段Ｑ５０、Ｑ４
９のこれら出力信号は、ダイオード接続されたトランジ
スタＱ４８、Ｑ４６及びＱ４７、Ｑ４５により、更に２
つ分のベース・エミッタ電圧だけ下げて、（ノード１９
及び２０にて）電流変調差動対Ｑ４２、Ｑ３３の入力端
に供給する。（ノード２７及び２８で）平衡変調検出器
の電流出力信号は、入力信号が全波整流されたものであ
る。これらは、エミッタ・フォロアＱ３５及びＱ６６と
ダイオード接続されたトランジスタＱ７４及びＱ６９と
により、緩衝されて、低下し、高出力ノード７７及び低
出力ノード８０に現われる。

【００３６】図３と共に図１０を参照する。平衡変調検
出器７１０の出力端、即ちノード７７及び８０の出力信
号を、電圧増幅器７２０の入力端であるトランジスタＱ
７０及びＱ６８のベースに供給する。この電圧増幅器
は、抵抗器Ｒ３６のその出力信号を発生する。４キロオ
ームの抵抗器Ｒ３６に発生した電圧を、５０キロオーム
の抵抗器Ｒ４２を介して、トランジスタＱ７７のベース
に供給する。エミッタ・フォロア・トランジスタＱ７７
は、この信号を緩衝し、１つ分のベース・エミッタ電圧
降下分だけ降下させ、トランジスタＱ６０のベースに供
給する。これは、比較器及びピーク検出器７３０の比較
器部分である。

【００３７】比較器の他方の側であるトランジスタＱ６
１は、比較器及びピーク検出器７３０のピーク検出器部
分のノード３６からの信号を受ける。ノード３６は、エ
ミッタ・フォロア・トランジスタＱ５３のエミッタであ
り、このトランジスタのベースは、５０キロオームの抵
抗器Ｒ４３及び４キロオームの抵抗器Ｒ１２を介してＶ
ＣＣに接続する。Ｑ５３のベースのこれら抵抗器の値
は、Ｑ７７のベースの抵抗器と同じ値である。同じＩＣ
プロセスによりこれら抵抗器をマッチングさせることに
より、プロセス及び温度の変動においてさせ、トランジ
スタＱ５３及びＱ７７のベース・回路に相対抵抗値を等
しく保つことを確実にする。

【００３８】比較器Ｑ６０、Ｑ６１は、ノード７９にお
ける電圧増幅器の出力信号をモニタし、ピーク検出器の
ノード３２における２００ＰＦの外部コンデンサＣＸ４
の電荷と比較する。ノード８６の電圧がノード３２の電
圧よりもより正のとき、Ｑ６０が導通し、Ｑ６１は導通
しない。よって、ノード６６はのど６７よりも低い。そ
して、これら相対電圧がエミッタ・フォロアＱ５８及び
Ｑ５７とダイオード接続のトランジスタＱ５９及びＱ５
６により緩衝され、２つ分のベース・エミッタ電圧降下
だけ低下した後、これら相対電圧により、Ｑ３０がオフ
になり、Ｑ２９からの電流がＱ３１に流れ、ＣＸ４の電
荷をほぼ同じに維持する。

【００３９】ノード８６における電圧増幅器からの電圧
がＣＸ４の電荷よりも負になると、Ｑ６１が導通し、Ｑ
６０は導通しない。ノード６７はノード６６よりも低
く、Ｑ３１がオフとなり、Ｑ２９からの電流がＱ３０に
流れ、ＣＸ４を充電する。エミッタ・フォロアＱ５３
が、検出したピーク出力電圧を緩衝して、１つ分のベー
ス・エミッタ電圧降下だけ低下して、その信号をＱ６１
のベースに供給する。また、ダイオード接続のトランジ
スタＱ２１による他のベース・エミッタ電圧降下分だけ
低下して、ノード３７に比較器及びピーク検出器７３０
の出力信号を発生する。

【００４０】抵抗器Ｒ４３及びＲ１２による５４キロオ
ームの抵抗路を介したＣＸ４用の放電経路は、モニタす
るデータと比較すると非常に低速である。この２００Ｐ
Ｆ及び５４キロオームの放電経路のＲＣ時間は、１０．
８マイクロ秒であり、入力データ・レートは、約１００
ＭＨｚ（１０ナノ秒）である。トランジスタＱ２９及び
Ｑ３０の各々は、大きなエミッタ領域を有するので、エ
ミッタ抵抗が低い。よって、ＣＸ４の充電経路のＲＣ時
間は、Ｑ２９の７００オームのエミッタ抵抗器により決
まり、約１４０ナノ秒である。したがって、このピーク
検出器は、高速で捕え、低速で放す。

【００４１】ノード５及び６に信号入力がないと、電圧
増幅器７２０のノード７７及びノード８０の入力端は平
衡し、Ｑ７０が利用可能な電流はノード３のＲＥＦによ
り決まる。ＲＥＦは、０．６ボルトと１つ分のベース・
エミッタ電圧との和であるので、トランジスタＱ７２の
エミッタのＲ３８の電圧降下は０．６ボルトであり、そ
こを流れる電流は約２１４マイクロアンペアである。こ
の電流は、４キロオームのＲ３６に、約０．８６ボルト
の電圧降下を発生する。そして、比較器及びピーク検出
器７３０は、その電圧がＣＸ４に確実に維持されるよう
にする。

【００４２】図３と共に図１１を参照する。固定電圧発
生器７８０は、電流源トランジスタＱ１３１及びそのエ
ミッタ抵抗器Ｒ９３から基準電圧を発生する。この基準
電圧は、ダイオード接続のトランジスタＱ１２８及びＱ
１４７により、ＶＣＣからベース・エミッタ電圧降下の
２つ分だけ低い。コンデンサＣ２は、接地に対するディ
カップリングを行う。この基準電圧は、電流ミラー７５
０及び７６０に供給されると共に、電流ミラーを含む可
変基準電圧出力回路８００にも供給される。

【００４３】図３と共に図１２及び図１３を参照する。
比較器及びピーク検出器７３０の出力端であるノード３
７は、トランスコンダクタンス増幅器７４０の入力端で
あるＱ１８のベースに接続される。差動対Ｑ１８、Ｑ１
７の他方の側であるトランジスタＱ１７のベースは、ト
ランジスタＱ２４及びそのエミッタ抵抗器Ｒ２７から、
２個の２キロオームの抵抗器Ｒ４８及びＲ５で構成され
た４キロオームのコレクタ経路への電流により発生した
局部的基準電圧を受ける。また、この電流は、エミッタ
・フォロアＱ２２及びダイオード接続トランジスタＱ１
５により、緩衝され、２つ分のベース・エミッタ電圧降
下だけ低下する。

【００４４】トランジスタＱ２４、エミッタ抵抗器Ｒ２
７、コレクタ抵抗器Ｒ５及びＲ４８、エミッタ・フォロ
アＱ２２及びそのベース抵抗器Ｒ４４から成る回路は、
トランジスタＱ７０及びＱ７２、エミッタ抵抗器Ｒ３
８、コレクタ抵抗器Ｒ３６、エミッタ・フォロアＱ７７
及びそのベース抵抗器Ｒ４２から成る電圧増幅器７２０
（図１０）内の回路と、抵抗値及びエミッタ領域におい
て、非常にマッチしている。したがって、同じＩＣ内に
これら２個の回路を処理形成すると、プロセス及び温度
が変化しても、これら２個の回路は良好にマッチする。

【００４５】図１２及び図１３と共に、図１０を参照す
る。入力信号が存在しないと、比較器及びピーク検出器
７３０の動作により、ノード３６をノード８７と同じ電
圧レベルに駆動する。ノード３７がノード３６より１つ
分のベース・エミッタ電圧降下だけ低く、ノード４５が
ノード４４より１つ分のベース・エミッタ電圧降下だけ
低いので、ノード３７及び４５は同じ電圧である。よっ
て、入力信号がないと、トランスコンダクタンス増幅器
７４０の２つの電流出力が平衡する。さらに、ノード４
３は、ノード８６と同じ電圧レベルであるか、ＶＣＣに
対して−０．８６ボルトであり、ノード９６は、ＶＣＣ
に対して−０．４３ボルトである。

【００４６】信号入力が存在すると、ノード３７の電圧
は、上述の如く、その信号の低周波成分のレベルに比例
して可変し、トランスコンダクタンス増幅器７４０の他
のノード４５は、信号が存在しないときのレベルに固定
される。よって、ＰＮＰ電流ミラー７５０へのノード４
９の電流出力が増加する一方、ＰＮＰ電流ミラー７６０
へのノード４８の電流出力が同じ量だけ減少する。

【００４７】ＰＮＰ電流ミラー７５０の右側のＱ１４０
と、ＰＮＰ電流ミラー７６０の右側のＱ１３６の両方の
ベースを、ノード９９にて、固定電圧発生器７８０の出
力端に接続する。例えば、第１ＰんＰ電流ミラー７５０
を考察すると、ノード４９の電流が増加すると、差動対
Ｑ１４４及びＱ１４０は、Ｑ１４２を更に導通して、Ｐ
ＮＰトランジスタＱ１４３及びＱ１４２の両方をオンに
し、ノード４９をノード９９の基準と同じ電圧に維持す
る。よって、ノード６０の出力電流が増加し、それがノ
ード４９の電流にミラー（反映）する。

【００４８】第１ＰＮＰ電流ミラー７５０の出力端は、
ＮＰＮ電流ミラー７７０の一方の入力端である。ノード
６０の充電電流に応答して、トランジスタＱ３４のベー
ス電圧が変化しようとすると、この変化が、Ｑ３４のエ
ミッタ・フォロア動作により、トランジスタＱ８のベー
スに伝わる。このトランジスタＱ８は、それに応じて導
通し、新たな値の電流を流す。トランジスタＱ７のベー
スをトランジスタＱ８のベースと同じノード（２９）に
結び、これら両トランジスタのベース領域が同じなの
で、Ｑ７に電流が発生するが、この電流はＱ８の電流と
等しい。

【００４９】第２ＰＮＰ電流ミラー７６０は、第１ＰＮ
Ｐ電流ミラー７５０と同様に動作して、ノード４８の電
流と同じ電流をノード５８に発生する。第２ＰＮＰ電流
ミラー７６０の出力信号をノード５８に供給するが、そ
れは、ＮＰＮ電流ミラー出力トランジスタＱ７からの電
流により部分的にキャンセルされる。トランジスタＱ１
５２が通常オフなので、ダイオード接続トランジスタＱ
１３５が、これら２つの電流の差を供給する。Ｑ１３５
を流れるノード５９の電流は、トランスコンダクタンス
増幅器７４０の２つの電流出力の差であり、可変基準電
圧出力回路８００への入力を与える。

【００５０】一般的にＮＰＮトランジスタに適する半導
体プロセスにおいて、ＰＮＰトランジスタは、縦型ＰＮ
Ｐトランジスタとして実現するのが最良である。しか
し、縦型トランジスタは、典型的には低速であり、ベー
タ値が小さい。時差胃のインプレメンテーションに用い
るプロセスにおいて、ベータ２０を達成したが、縦型Ｐ
ＮＰトランジスタの低速により発振を起こす。この傾向
をなくすために、電流ミラー７５０が、Ｒ１０５及びＣ
４で構成された０極の補償回路を含んでいる。この回路
網に用いる正確で適切な値は、プロセスの詳細と、用い
るＰＮＰトランジスタの正確な形式とで決まる。抵抗器
Ｒ９８は、Ｑ１４２のコレクタ電流用の経路を与えるの
で、差動対Ｑ１４４及びＱ１４０を流れる電流は、より
等しくマッチする。そうでなければ、Ｑ１４２側の電流
のみが、ＰＮＰトランジスタＱ１４３及びＱ１４２のエ
ミッタ電流となる。また、Ｒ９８は、回路動作の安定性
に寄与するので、発振を防止するＲ１０５及びＣ４の補
償回路を助ける。

【００５１】図３と共に図１４を参照する。可変基準電
圧出力回路８００の入力端であるノード５９の信号は、
増幅ＮＰＮ電流ミラー８１０の一方の側に供給される。
この電流ミラーは、可変基準電圧出力信号ＶＲＥＦを発
生する。この電流は、エミッタ・フォロア・トランジス
タＱ６５の制御によりトランジスタＱ５を流れ、抵抗器
Ｒ２及びＲ１の値の間の関係により、２５％大きい電流
が、トランジスタＱ６を流れる。ＮＰＮ電流ミラー・ト
ランジスタＱ５及びＱ６のベース電圧であるＶＲＥＦ出
力は、ノード７５に現われる。出力電圧ＶＲＥＦは、ノ
ード５９の差動電流によるＲ２の電圧降下プラスＶBE１
つ分である。

【００５２】ノード５及び６の公称入力電圧０．８ボル
ト・ピーク・ピークにとって、ケーブル等価器のレベル
検出部分は、Ｒ２に１００マイクロアンペアの電流を発
生する。６０００オームの値のＲ２により、この１００
マイクロアンペアの電流は、０．６ボルトとノード７５
のベース・エミッタ電圧降下１つ分の和であるＶＲＥＦ
出力を発生する。１．６ボルトの最大期待ピーク・ピー
ク入力電圧にとって、出力は、１．２ボルトとＶBE１つ
分との和である。そして、０．４ボルト・ピーク・ピー
クの最少入力信号にとって、出力は、０．３ボルトとＶ
BE１つ分との和である。一般に、ＶれＦ＝３／４＊ＶIN
＋ＶBEである。

【００５３】可変基準電圧出力回路８００は、ＰＮＰ電
流ミラー８０５を含んでおり、その動作を図１５との関
連で説明する。

【００５４】図３と共に図１５を参照する。デフィート
比較器７９０は、ノード３７の電圧をノード１１１の電
圧と比較する。ノード１１１の電圧は、エミッタ・フォ
ロア・トランジスタＱ７８及びダイオード接続トランジ
スタＱ７９により、ノード９６の電圧レベルから２つ分
のベース・エミッタ電圧だけ降下した電圧である。ノー
ド３７は、２つ分のベース・エミッタ電圧降下だけ下が
ったノード３２（図１０）のピーク検出器の出力端であ
る。よって、ノード３７及び１１１の比較は、実際に
は、ノード９６及び３２間の比較である。

【００５５】通常動作における一般的な場合であるよう
に、ノード３７がノード１１１よりも負ならば、Ｑ８０
が導通し、Ｑ８１は導通しない。Ｑ１４９の高いベース
電圧により、このＱ１４９がオフになる一方、Ｑ１５０
のベースの低い電圧により、Ｑ１５０が導通する。Ｑ１
４９がオフであるので、ノード５０の電圧が下がる一
方、Ｑ１５０がオンになって、ノード５１の電圧が高に
なる。

【００５６】図１２及び図１３において、上述の如く、
ノード５０の低電圧レベルにより、Ｑ１５２がオフに維
持され、通常、Ｑ１３５及びノード５９に電流が流れ
る。図１４において、ノード５１の高電圧レベルがＱ１
５１をオンに維持し、可変電圧出力回路８００内のＰＮ
Ｐ電流ミラー８０５の出力が、ノード０であるＶEEに分
流される。

【００５７】図１０〜図１５において、ノード３７がノ
ード１１１に対して正である時間のみ、故意に又は負注
意で、外部コンデンサがＶＣＣに短絡される。これが生
じると、上述の状態が逆になる。すなわち、ノード５０
が高になり、ノード５１が低になる。ノード５０の高に
より、Ｑ１５２が導通して、３個の電流ミラー７５０、
７６０及び７７０からの加算電流がＶEEに分流される。
そして、図１４において、ノード５１の低レベルがＱ１
５１をオフにして、ＰＮＰ電流ミラー８０５からの電流
用の分流経路を除去する。この除去された分流経路によ
り、ＰＮＰ電流ミラー内のＱ１３４により発生した電流
が、トランジスタＱ１２７に接続されたダイオードに流
れる。

【００５８】０．６ボルトの固定基準電圧ＲＥＦプラス
１つ分のベース・エミッタ電圧降下にいり、Ｑ８７のベ
ースをバイアスする。これにより、Ｑ８７のエミッタが
０．６ボルトになり、４８００オームのエミッタ抵抗器
であるＲ７６に１２５マイクロアンペアが流れる。２０
キロオームのコレクタ抵抗器Ｒ６２に１２５マイクロア
ンペアが流れることにより、Ｑ９３のベースにバイアス
電圧を与える。このバイアス電圧は、ＶＣＣに対して−
２．５ボルトである。Ｑ１０８のベース、即ち、差動対
の他方の側を、出力トランジスタＱ６のコレクタに結合
する。Ｑ６は、その大きさ、そのエミッタ及びコレクタ
抵抗値において、Ｑ８７と同じである。よって、Ｑ６を
流れる電流がＱ８７を流れる電流と等しいとき、差動対
Ｑ９３及びＱ１０８は、単に平衡する。差動対Ｑ９３及
びＱ１０８の出力信号は、Ｑ６を流れる電流を安定化す
る。なお、この電流は、トランジスタＱ１３３、Ｑ１３
２、Ｑ１３８及びＱ１３４と、トランジスタＱ１２７に
接続されたダイオードを介した出力経路とから構成され
たＰＮＰ電流ミラーの出力と、Ｑ６が一部である増幅Ｐ
ＮＰ電流ミラー８１０の他方の側とにより、平衡を達成
するのに必要である。

【００５９】よって、デフィート比較器７９０の出力信
号が「デフィート」状態に切り替わり、外部コンデンサ
ＣＸ４が短絡したことを示すと、このＰＮＰ電流ミラー
８０５により、可変基準電圧ＶＲＥＦが、固定電圧基準
ＲＥＦ、即ち、０．６ボルト及び１つ分のベース・エミ
ッタ電圧降下の和と等しい電圧レベルになる。

【００６０】本発明の好適な実施例について説明した
が、本発明の要旨を逸脱することなく、種々の変形及び
変更が可能である。

【００６１】

【発明の効果】上述の如く本発明の自動ケーブル等価器
によれば、オーバシュート及びそれによるビット・エラ
ーを発生させずに、構成が複雑にならないようにすると
共に、消費電力を増加させずに、広いダイナミック・レ
ンジが得られる。また、ケーブル等価回路及び他の回路
間のインタフェースを最少として、集積回路（ＩＣ）で
実現することができる。

【００６２】さらに、抵抗器の絶対値ではなく抵抗器間
の比を用いることにより、プロセス及び温度変動に強く
なる。上述の如き可変クリッピング・レベルを用いるこ
とにより、本発明の自動ケーブル等価器は、可変入力信
号を受け入れることが可能であり、歪及び付随するビッ
ト・エラーがない等価の出力信号が得られる。

【図面の簡単な説明】

【図１】本発明の自動ケーブル等価器の等価器部分のブ
ロック図である。

【図２】クリッピングしきい値が固定のケーブル等価器
がある形式の入力信号に対して不適切な処理を行う状態
を示す図である。

【図３】本発明の自動ケーブル等価器のレベル検出部分
のブロック図である。

【図４】本発明に用いる利得が１の差動増幅器の回路図
である。

【図５】本発明に用いる３個の同じ等価器段の１個の回
路図である。

【図６】本発明に用いるＥＣＬレベル・シフト回路を有
するリミッタ差動段の回路図である。

【図７】本発明に用いる試験出力段の回路図である。

【図８】本発明に用いる帰還リミッタ段及び帰還トラン
スコンダクタンス増幅器の回路図である。

【図９】本発明に用いる入力ロウパス・フィルタ及び差
動増幅器と、平衡変調検出器との回路図である。

【図１０】本発明に用いる電圧増幅器、比較器及びピー
ク検出器の回路図である。

【図１１】本発明に用いる電圧基準発生器の回路図であ
る。

【図１２】本発明に用いるトランスコンダクタンス増幅
器及び２個の電流ミラーの回路図である。

【図１３】本発明に用いるトランスコンダクタンス増幅
器及び２個の電流ミラーの回路図である。

【図１４】本発明に用いる電流ミラー及び出力電流源の
回路図である。

【図１５】本発明に用いるデフィート比較器の回路図で
ある。

【符号の説明】

１００入力差動増幅器２００、２２０、２４０等価器段９００レベル検出回路

Claims

【特許請求の範囲】

【請求項１】可変レベル入力信号の立ち上がり及び立
ち下がり時間を遅らせることにより上記可変レベル入力
信号を補償する自動ケーブル等価器であって、上記可変レベル入力信号を受ける入力端、出力端、増幅
手段、高周波利得増加手段、クリッピング制御信号を受
ける入力端を有するクリッピング手段を含む等価器手段
と、上記可変レベル入力信号をモニタし、上記可変レベル入
力信号の整流した低周波成分のピーク・レベルに比例し
た上記クリッピング制御信号を発生する信号レベル検出
手段とを具える自動ケーブル等価器。