JPH066215A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH066215A JPH066215A JP4156907A JP15690792A JPH066215A JP H066215 A JPH066215 A JP H066215A JP 4156907 A JP4156907 A JP 4156907A JP 15690792 A JP15690792 A JP 15690792A JP H066215 A JPH066215 A JP H066215A
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- voltage
- output signal
- output
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 出力周波数の高速切り換えが可能な周波数シ
ンセサイザを提供する。 【構成】 電圧制御発振器14と可変分周器16との間
に設けたパルス除去用のゲート15により予め設定した
時間だけパルスを除去し、切り換え直後の可変分周器1
6の出力信号を基準発振器11の出力信号に対して所望
の位相差位置に移動し、周波数を高速に切り換え可能と
し、周波数切り換え時の切り換え時間を大幅に短縮す
る。
ンセサイザを提供する。 【構成】 電圧制御発振器14と可変分周器16との間
に設けたパルス除去用のゲート15により予め設定した
時間だけパルスを除去し、切り換え直後の可変分周器1
6の出力信号を基準発振器11の出力信号に対して所望
の位相差位置に移動し、周波数を高速に切り換え可能と
し、周波数切り換え時の切り換え時間を大幅に短縮す
る。
Description
【0001】
【産業上の利用分野】この発明は、周波数切り換え動作
を高速で行うことができる周波数シンセサイザに関する
ものである。
を高速で行うことができる周波数シンセサイザに関する
ものである。
【0002】
【従来の技術】図6は、例えば特開平3−229517
号公報に開示された従来のPLL方式の周波数シンセサ
イザを示すブロック図である。同図において、1はサン
プルホールド型位相比較器であり、JKフリップフロッ
プ2、積分器3、およびサンプルホールド回路4から構
成されている。JKフリップフロップ2のJ入力端子に
は比較周波数fref が入力されている。サンプルホール
ド回路4の出力は、VCO5、分周器6、スイッチ7を
介してJKフリップフロップ2のK入力端子に接続され
ている。8はカウンタ(位相差検出パルス発生手段)、
9はメモリである。
号公報に開示された従来のPLL方式の周波数シンセサ
イザを示すブロック図である。同図において、1はサン
プルホールド型位相比較器であり、JKフリップフロッ
プ2、積分器3、およびサンプルホールド回路4から構
成されている。JKフリップフロップ2のJ入力端子に
は比較周波数fref が入力されている。サンプルホール
ド回路4の出力は、VCO5、分周器6、スイッチ7を
介してJKフリップフロップ2のK入力端子に接続され
ている。8はカウンタ(位相差検出パルス発生手段)、
9はメモリである。
【0003】次に動作について説明する。VCO5がサ
ンプルホールド型位相比較器1の出力電圧に応じた周波
数を発振し、この発振出力を分周器6により所定の周波
数に応じた分周比で分周し、その分周出力と比較周波数
fref とをサンプルホールド型位相比較器1に入力す
る。そして、分周出力と比較周波数fref との位相差に
相当する電圧をVCO5に入力し、PLL方式により発
振周波数を安定させることができる。
ンプルホールド型位相比較器1の出力電圧に応じた周波
数を発振し、この発振出力を分周器6により所定の周波
数に応じた分周比で分周し、その分周出力と比較周波数
fref とをサンプルホールド型位相比較器1に入力す
る。そして、分周出力と比較周波数fref との位相差に
相当する電圧をVCO5に入力し、PLL方式により発
振周波数を安定させることができる。
【0004】図7はサンプルホールド型位相比較器1の
動作を説明するためのタイミング図である。比較周波数
fref と分周器6の出力fdiv とをJKフリップフロッ
プ2に入力すると、JKフリップフロップ2は位相差に
相当するパルスを積分器3に出力し、積分器3はパルス
に相当する時間だけチャージして得られる鋸歯状電圧を
サンプルホールド回路4に入力し、サンプルホールド回
路4はその入力電圧をホールドしてVCO5の制御電圧
とする。
動作を説明するためのタイミング図である。比較周波数
fref と分周器6の出力fdiv とをJKフリップフロッ
プ2に入力すると、JKフリップフロップ2は位相差に
相当するパルスを積分器3に出力し、積分器3はパルス
に相当する時間だけチャージして得られる鋸歯状電圧を
サンプルホールド回路4に入力し、サンプルホールド回
路4はその入力電圧をホールドしてVCO5の制御電圧
とする。
【0005】分周器6の分周比を変えて出力周波数を切
り換える際に、予めメモリ9に記憶しておいた各分周数
に対応するfdiv パルス位置と等しいパルスをカウンタ
8で発生させる。出力周波数を切り換えた直後は、カウ
ンタ8の出力をスイッチ7によりサンプルホールド型位
相比較器1に入力するfdiv として選択し、VCO5の
出力を高速に所定の周波数まで変化させる。その後、分
周器6の出力の方をスイッチ7により選択して定常状態
に入る。
り換える際に、予めメモリ9に記憶しておいた各分周数
に対応するfdiv パルス位置と等しいパルスをカウンタ
8で発生させる。出力周波数を切り換えた直後は、カウ
ンタ8の出力をスイッチ7によりサンプルホールド型位
相比較器1に入力するfdiv として選択し、VCO5の
出力を高速に所定の周波数まで変化させる。その後、分
周器6の出力の方をスイッチ7により選択して定常状態
に入る。
【0006】次に、カウンタ8およびメモリ9の動作を
図8を参照して説明する。各出力周波数ごとの分周器出
力fdiv と比較周波数fref との位相差に対応する時間
だけカウンタ8をカウントアップし、その値をメモリ9
に記憶する。同時に、このメモリ9に記憶された値だけ
カウンタ8をカウントダウンし、カウント値が零になっ
たタイミングでパルスを出力する。
図8を参照して説明する。各出力周波数ごとの分周器出
力fdiv と比較周波数fref との位相差に対応する時間
だけカウンタ8をカウントアップし、その値をメモリ9
に記憶する。同時に、このメモリ9に記憶された値だけ
カウンタ8をカウントダウンし、カウント値が零になっ
たタイミングでパルスを出力する。
【0007】
【発明が解決しようとする課題】従来の周波教シンセサ
イザは以上のように構成されており、カウンタやメモリ
といった複雑な構成要素を必要とし、高価格になるとい
う問題点があった。
イザは以上のように構成されており、カウンタやメモリ
といった複雑な構成要素を必要とし、高価格になるとい
う問題点があった。
【0008】この発明は、このような問題点を解消する
ためになされたものであり、比較的簡単な構成により周
波数の切り換えを高速、短時間に行うことができる周波
数シンセサイザを提供することを目的とする。
ためになされたものであり、比較的簡単な構成により周
波数の切り換えを高速、短時間に行うことができる周波
数シンセサイザを提供することを目的とする。
【0009】
【課題を解決するための手段】基準信号を発生する基準
発振器と、印加電圧に対応して周波数が決まる電圧制御
発振器と、前記電圧制御発振器の出力信号をN分周する
可変分周器と、前記可変分周器の出力信号と前記基準発
振器の出力信号の位相差に応じた電圧値を出力するサン
プルホールド型位相比較器と、前記サンプルホールド型
位相比較器の出力の高調波を除去して得られる出力電圧
を前記電圧制御発振器に印加するフィルタ回路と、前記
電圧制御発振器から前記可変分周器に送られる信号パル
スを除去するゲートと、前記サンプルホールド型位相比
較器の出力電圧の変化を監視する監視回路と、前記可変
分周器の分周比の切り換え、ゲートの開閉、及び前記監
視回路の出力信号の検出を行う制御回路とを備えてい
る。そして、前記制御回路は、周波数を切り換えるに際
し前記可変分周器の分周数を設定するのと同時に、予め
設定した時間だけ前記電圧制御発振器から前記可変分周
器に送られる信号パルスを除去するように前記ゲートを
制御し、切り換え直後の前記可変分周器の出力信号を基
準発振器の出力信号に対し切り換え後の周波数に対応し
た所望の位相差位置に移動させるとともに、前記監視回
路で検出する環境や条件の変化に基づく信号により、ゲ
ートオフ時間を修正するように構成されたものである。
発振器と、印加電圧に対応して周波数が決まる電圧制御
発振器と、前記電圧制御発振器の出力信号をN分周する
可変分周器と、前記可変分周器の出力信号と前記基準発
振器の出力信号の位相差に応じた電圧値を出力するサン
プルホールド型位相比較器と、前記サンプルホールド型
位相比較器の出力の高調波を除去して得られる出力電圧
を前記電圧制御発振器に印加するフィルタ回路と、前記
電圧制御発振器から前記可変分周器に送られる信号パル
スを除去するゲートと、前記サンプルホールド型位相比
較器の出力電圧の変化を監視する監視回路と、前記可変
分周器の分周比の切り換え、ゲートの開閉、及び前記監
視回路の出力信号の検出を行う制御回路とを備えてい
る。そして、前記制御回路は、周波数を切り換えるに際
し前記可変分周器の分周数を設定するのと同時に、予め
設定した時間だけ前記電圧制御発振器から前記可変分周
器に送られる信号パルスを除去するように前記ゲートを
制御し、切り換え直後の前記可変分周器の出力信号を基
準発振器の出力信号に対し切り換え後の周波数に対応し
た所望の位相差位置に移動させるとともに、前記監視回
路で検出する環境や条件の変化に基づく信号により、ゲ
ートオフ時間を修正するように構成されたものである。
【0010】また、前記電圧制御発振器から前記可変分
周器に送られる信号パルスを除去するゲートを備える代
りに、切り換え直後の前記可変分周器の分周数を予め記
憶しておいた切り換え時の値にし、切り換え直後の前記
可変分周器の出力信号を前記基準発振器の出力信号に対
して切り換え後の周波数に対応した所望の位相差位置に
移動させた後、定常時の値に設定するように、前記制御
回路が構成されたものである。
周器に送られる信号パルスを除去するゲートを備える代
りに、切り換え直後の前記可変分周器の分周数を予め記
憶しておいた切り換え時の値にし、切り換え直後の前記
可変分周器の出力信号を前記基準発振器の出力信号に対
して切り換え後の周波数に対応した所望の位相差位置に
移動させた後、定常時の値に設定するように、前記制御
回路が構成されたものである。
【0011】
【作用】この発明による周波数シンセサイザは、電圧制
御発振器と可変分周器との間に設けられたパルス除去用
のゲートにより、電圧制御発振器から可変分周器に送ら
れる信号パルスを予め設定した時間だけ除去し、切り換
え直後の可変分周器の出力信号を基準発振器の出力信号
に対して所望の位相差位置に移動することにより、周波
数を高速に切り換え、周波数切り換え時の切り換え時間
を大幅に短縮することが出来る。
御発振器と可変分周器との間に設けられたパルス除去用
のゲートにより、電圧制御発振器から可変分周器に送ら
れる信号パルスを予め設定した時間だけ除去し、切り換
え直後の可変分周器の出力信号を基準発振器の出力信号
に対して所望の位相差位置に移動することにより、周波
数を高速に切り換え、周波数切り換え時の切り換え時間
を大幅に短縮することが出来る。
【0012】また、電圧制御発振器から可変分周器に送
られる信号パルスを除去するゲートを備える代りに、制
御回路が切り換え直後の可変分周器の分周比を、予め設
定した切り換え時の値にし、切り換え直後の可変分周器
の出力信号を基準発振器の出力信号に対して切り換え後
の周波数に対応した所望の位相差位置に移動させた後、
定常時の値に設定する。このように、可変分周器の分周
比を、先ず予め設定した初期値に、次いで定常値にとい
うように2段階に設定するようにすることにより、周波
数を高速に切り換えることができる。
られる信号パルスを除去するゲートを備える代りに、制
御回路が切り換え直後の可変分周器の分周比を、予め設
定した切り換え時の値にし、切り換え直後の可変分周器
の出力信号を基準発振器の出力信号に対して切り換え後
の周波数に対応した所望の位相差位置に移動させた後、
定常時の値に設定する。このように、可変分周器の分周
比を、先ず予め設定した初期値に、次いで定常値にとい
うように2段階に設定するようにすることにより、周波
数を高速に切り換えることができる。
【0013】
【実施例】実施例1.図1は、この発明による周波数シ
ンセサイザの一実施例を示すブロック図である。図1に
おいて、11は安定した周波数の基準信号を発生する基
準発振器である。サンプルホールド型位相比較器12は
基準発振器11からの出力信号と後述の可変分周器16
からの出力信号の位相差に応じた電圧を出力する。フィ
ルタ回路13は、サンプルホールド型位相比較器12か
らの出力信号の高調波を除去し、出力する。電圧制御発
振器14は、フィルタ回路13からの出力信号に対応し
た周波数を出力する。可変分周器16はゲート15を介
して得た電圧制御発振器14からの出力信号をN分周
し、その信号をサンプルホールド型位相比較器12に出
力する。ゲート15は、後述の制御回路18からの信号
により、可変分周器16に送られる電圧制御発振器14
からの出力信号パルスを必要数除去する。17はサンプ
ルホールド型位相比較器12の入力信号と出力信号を監
視する監視回路であり、制御回路18はこの監視回路1
7からの検出信号に応じてゲートオフ時間のテーブルを
変更する。また、制御回路18は、出力周波数を切り換
える際、可変分周器16の分周数Nを変更する。
ンセサイザの一実施例を示すブロック図である。図1に
おいて、11は安定した周波数の基準信号を発生する基
準発振器である。サンプルホールド型位相比較器12は
基準発振器11からの出力信号と後述の可変分周器16
からの出力信号の位相差に応じた電圧を出力する。フィ
ルタ回路13は、サンプルホールド型位相比較器12か
らの出力信号の高調波を除去し、出力する。電圧制御発
振器14は、フィルタ回路13からの出力信号に対応し
た周波数を出力する。可変分周器16はゲート15を介
して得た電圧制御発振器14からの出力信号をN分周
し、その信号をサンプルホールド型位相比較器12に出
力する。ゲート15は、後述の制御回路18からの信号
により、可変分周器16に送られる電圧制御発振器14
からの出力信号パルスを必要数除去する。17はサンプ
ルホールド型位相比較器12の入力信号と出力信号を監
視する監視回路であり、制御回路18はこの監視回路1
7からの検出信号に応じてゲートオフ時間のテーブルを
変更する。また、制御回路18は、出力周波数を切り換
える際、可変分周器16の分周数Nを変更する。
【0014】次に、本実施例の動作について説明する。
図1において、サンプルホールド型位相比較器12の動
作、および定常時のPLLループの動作は前記従来例と
同じなので、説明を省略し、出力周波数切り換え時の動
作について、図1及び図2を参照して説明する。以下の
説明では、2種類の出力周波数OH とOL (OH >OL
)があるものと仮定する。出力周波数OH とOL を可
変分周器16で分周した出力信号fdiv は、それぞれ図
2に示すfL 、fH のようにfref 対してある位相差を
持つ。出力周波数をOL からOH に切り換えた場合、通
常は、制御回路18による可変分周器16への分周数N
の設定をnL からnH に変えることにより、fN に示す
ように、出力fdiv のパルスがfL の位置からfH の位
置に徐々に変化し、最終的にfH の位置で止まり、周波
数OH が安定して出力される。
図1において、サンプルホールド型位相比較器12の動
作、および定常時のPLLループの動作は前記従来例と
同じなので、説明を省略し、出力周波数切り換え時の動
作について、図1及び図2を参照して説明する。以下の
説明では、2種類の出力周波数OH とOL (OH >OL
)があるものと仮定する。出力周波数OH とOL を可
変分周器16で分周した出力信号fdiv は、それぞれ図
2に示すfL 、fH のようにfref 対してある位相差を
持つ。出力周波数をOL からOH に切り換えた場合、通
常は、制御回路18による可変分周器16への分周数N
の設定をnL からnH に変えることにより、fN に示す
ように、出力fdiv のパルスがfL の位置からfH の位
置に徐々に変化し、最終的にfH の位置で止まり、周波
数OH が安定して出力される。
【0015】一方、この発明が目指す出力周波数のOL
からOH ヘの高速切り換えは、分周数Nの変更直後に可
変分周器16の出力fdiv のパルスをfL の位置からf
H の位置に瞬時に移動させることにより可能である。
からOH ヘの高速切り換えは、分周数Nの変更直後に可
変分周器16の出力fdiv のパルスをfL の位置からf
H の位置に瞬時に移動させることにより可能である。
【0016】出力周波数をOL からOH ヘ切り換える場
合、制御回路18は、可変分周器16の分周比を決める
分周数Nの設定をnL からnH に変えた後、予め制御回
路18内のテーブルに記憶しておいたOL からOH への
変化に対応する時間だけゲート15にゲートオフ信号G
LHを送る。ゲート15はゲートオフ信号GLHにより、電
圧制御発振器14から可変分周器16に送られる出力信
号パルスを必要数だけ除去する。出力信号パルスが必要
数除去されることにより、可変分周器16におけるカウ
ントが遅れ、サンプルホールド型位相比較器12に入力
されるパルスfLHが、次のパルスで切り換え前の位置f
L から切り換え後の位置fH に移動する。
合、制御回路18は、可変分周器16の分周比を決める
分周数Nの設定をnL からnH に変えた後、予め制御回
路18内のテーブルに記憶しておいたOL からOH への
変化に対応する時間だけゲート15にゲートオフ信号G
LHを送る。ゲート15はゲートオフ信号GLHにより、電
圧制御発振器14から可変分周器16に送られる出力信
号パルスを必要数だけ除去する。出力信号パルスが必要
数除去されることにより、可変分周器16におけるカウ
ントが遅れ、サンプルホールド型位相比較器12に入力
されるパルスfLHが、次のパルスで切り換え前の位置f
L から切り換え後の位置fH に移動する。
【0017】切り換え後のパルスfLHの位置が目標のパ
ルス位置fH の近傍まで来れば、その後の電圧制御発振
器14の入力電圧の変動は小さくなり、出力周波数は早
期に収束するので、出力周波数の高速切り換えが可能と
なる。特に、切り換え後のパルスfLHの位置と目標のパ
ルス位置を完全に一致させるのが最も速い切り換えであ
り、そのためには、制御回路18の出力周波数変化に応
じたゲートオフ時間のテーブルを最適化する必要があ
る。そこで、最適な初期値を記憶したテーブルを、デバ
イスのバラツキや環境の変化に適応して変更できるよう
になっている。
ルス位置fH の近傍まで来れば、その後の電圧制御発振
器14の入力電圧の変動は小さくなり、出力周波数は早
期に収束するので、出力周波数の高速切り換えが可能と
なる。特に、切り換え後のパルスfLHの位置と目標のパ
ルス位置を完全に一致させるのが最も速い切り換えであ
り、そのためには、制御回路18の出力周波数変化に応
じたゲートオフ時間のテーブルを最適化する必要があ
る。そこで、最適な初期値を記憶したテーブルを、デバ
イスのバラツキや環境の変化に適応して変更できるよう
になっている。
【0018】制御回路18のテーブルの適応的変更は、
監視回路17の検出結果により行う。図5は、監視回路
17の構成を示す図であり、以下、その動作について説
明する。周波数切り換え直後のゲート15をオフしたこ
とに起因して変化したサンプルホールド型位相比較器1
2の出力電圧値を、基準発振器11の出力をクロックと
して遅延回路19に記憶する。次に、定常時のサンプル
ホールド型位相比較器12の出力電圧値と上記遅延回路
19に記憶されている電圧値とを比較して、その差分値
を制御回路18に送出する。制御回路18はテーブルの
内容を差分値に応じて変更する。例えば、遅延回路19
に記憶された電圧値の方が低い場合、制御回路18はゲ
ートオフ時間が長くなる方向にテーブルの内容を修正す
る。逆に、遅延回路19に記憶された電圧値の方が高い
場合、制御回路18はゲートオフ時間が短くなる方向に
テーブルの内容を修正する。
監視回路17の検出結果により行う。図5は、監視回路
17の構成を示す図であり、以下、その動作について説
明する。周波数切り換え直後のゲート15をオフしたこ
とに起因して変化したサンプルホールド型位相比較器1
2の出力電圧値を、基準発振器11の出力をクロックと
して遅延回路19に記憶する。次に、定常時のサンプル
ホールド型位相比較器12の出力電圧値と上記遅延回路
19に記憶されている電圧値とを比較して、その差分値
を制御回路18に送出する。制御回路18はテーブルの
内容を差分値に応じて変更する。例えば、遅延回路19
に記憶された電圧値の方が低い場合、制御回路18はゲ
ートオフ時間が長くなる方向にテーブルの内容を修正す
る。逆に、遅延回路19に記憶された電圧値の方が高い
場合、制御回路18はゲートオフ時間が短くなる方向に
テーブルの内容を修正する。
【0019】出力周波数をOH からOL へ切り換える場
合も、図2のGHL、fHLに示すように、切り換え直後に
可変分周器16への入力パルスを除去することにより、
OLからOH へ切り換える場合と同様の方法で高速切り
換えが可能である。
合も、図2のGHL、fHLに示すように、切り換え直後に
可変分周器16への入力パルスを除去することにより、
OLからOH へ切り換える場合と同様の方法で高速切り
換えが可能である。
【0020】実施例2.図3および図4は、この発明の
第2の実施例を示すものである。この実施例の接続構成
は、前記実施例1において電圧制御発振器14と可変分
周器16との間に設けられていたゲート15が取り除か
れ、電圧制御発振器14の出力を可変分周器16に直結
するようにした以外は、同じである。
第2の実施例を示すものである。この実施例の接続構成
は、前記実施例1において電圧制御発振器14と可変分
周器16との間に設けられていたゲート15が取り除か
れ、電圧制御発振器14の出力を可変分周器16に直結
するようにした以外は、同じである。
【0021】分周数NLHの変更直後に、可変分周器16
の出力fdiv のパルスをfL の位置からfH の位置に瞬
時に移動させることにより、出力周波数の高速切り換え
を可能にすることができる。
の出力fdiv のパルスをfL の位置からfH の位置に瞬
時に移動させることにより、出力周波数の高速切り換え
を可能にすることができる。
【0022】出力周波数をOL からOH へ切り換える場
合、制御回路18は、まず可変分周器16への分周数N
LHの設定をnL から、予め制御回路18のテーブルに記
憶しておいたOL からOH への変化に対応する値nLHに
変更する。nLHは定常時の設定値nH より大きい値であ
り、可変分周器16は、出力信号パルスを発生するため
に値nLHに応じたより多くの入力信号パルスを必要とす
る。その結果、サンプルホールド型位相比較器12に入
力される可変分周器16の出力信号パルスfLHが、次の
パルスで、切り換え前の位置fL から切り換え後の目標
位置fH に移動する。可変分周器16の出力信号パルス
fLHが目標位置fH に来たら、直後に分周数NLHの設
定を定常時の値nH に変更し、定常状態に入る。
合、制御回路18は、まず可変分周器16への分周数N
LHの設定をnL から、予め制御回路18のテーブルに記
憶しておいたOL からOH への変化に対応する値nLHに
変更する。nLHは定常時の設定値nH より大きい値であ
り、可変分周器16は、出力信号パルスを発生するため
に値nLHに応じたより多くの入力信号パルスを必要とす
る。その結果、サンプルホールド型位相比較器12に入
力される可変分周器16の出力信号パルスfLHが、次の
パルスで、切り換え前の位置fL から切り換え後の目標
位置fH に移動する。可変分周器16の出力信号パルス
fLHが目標位置fH に来たら、直後に分周数NLHの設
定を定常時の値nH に変更し、定常状態に入る。
【0023】切り換え後のパルスfLHの位置が目標のパ
ルス位置fH の近傍まで来れば、その後の電圧制御発振
器14の入力電圧の変動は小さくなり、出力周波数は早
期に収束し、高速切り換えとなる。特に、切り換え直後
のパルスfLHの位置と目標のパルス位置fH を完全に一
致させるのが最も速い切り換えであり、そのためにも、
制御回路18の、出力周波数変化に応じた切り換え直後
の分周数設定値のテーブルを最適化する必要がある。そ
こで、最適な初期値を記憶したテーブルを、デバイスの
バラツキや環境の変化に適応して変更できるようになっ
ている。
ルス位置fH の近傍まで来れば、その後の電圧制御発振
器14の入力電圧の変動は小さくなり、出力周波数は早
期に収束し、高速切り換えとなる。特に、切り換え直後
のパルスfLHの位置と目標のパルス位置fH を完全に一
致させるのが最も速い切り換えであり、そのためにも、
制御回路18の、出力周波数変化に応じた切り換え直後
の分周数設定値のテーブルを最適化する必要がある。そ
こで、最適な初期値を記憶したテーブルを、デバイスの
バラツキや環境の変化に適応して変更できるようになっ
ている。
【0024】制御回路18のテーブルの適応的変更は、
前記実施例1と同様、監視回路17の検出結果により行
う。定常時のサンプルホールド型位相比較器12の出力
電圧値と遅延回路19に記憶されている電圧値とを比較
し、その差分値を制御回路18に送る。制御回路18が
テーブルの内容を差分値に応じて変更する点も、実施例
1と同様である。しかし、実施例1では、例えば遅延回
路19に記憶された電圧値の方が低い場合、制御回路1
8はゲートオフ時間が長くなる方向にテーブルの内容を
修正し、逆に、遅延回路19に記憶された電圧値の方が
高い場合、制御回路18はゲートオフ時間が短くなる方
向にテーブルの内容を修正するのに対し、本実施例2で
は、遅延回路19に記憶された電圧値の方が低い場合、
制御回路18は切り換え直後の可変分周器16の分周数
Nが大きくなる方向にテーブルの内容を修正し、逆に遅
延回路19に記憶された電圧値の方が高い場合、制御回
路18は切り換え直後の可変分周器16の分周数Nが小
さくなる方向にテーブルの内容を修正する。
前記実施例1と同様、監視回路17の検出結果により行
う。定常時のサンプルホールド型位相比較器12の出力
電圧値と遅延回路19に記憶されている電圧値とを比較
し、その差分値を制御回路18に送る。制御回路18が
テーブルの内容を差分値に応じて変更する点も、実施例
1と同様である。しかし、実施例1では、例えば遅延回
路19に記憶された電圧値の方が低い場合、制御回路1
8はゲートオフ時間が長くなる方向にテーブルの内容を
修正し、逆に、遅延回路19に記憶された電圧値の方が
高い場合、制御回路18はゲートオフ時間が短くなる方
向にテーブルの内容を修正するのに対し、本実施例2で
は、遅延回路19に記憶された電圧値の方が低い場合、
制御回路18は切り換え直後の可変分周器16の分周数
Nが大きくなる方向にテーブルの内容を修正し、逆に遅
延回路19に記憶された電圧値の方が高い場合、制御回
路18は切り換え直後の可変分周器16の分周数Nが小
さくなる方向にテーブルの内容を修正する。
【0025】出力周波数をOH からOL に切り換える場
合も、図4のNHL、fHLに示すように、切り換え直後に
nL より小さい数nHLを設定することにより、OL から
OHヘ切り換える場合と同様の方法で高速切り換えが可
能である。
合も、図4のNHL、fHLに示すように、切り換え直後に
nL より小さい数nHLを設定することにより、OL から
OHヘ切り換える場合と同様の方法で高速切り換えが可
能である。
【0026】
【発明の効果】以上のように、この発明によれば、電圧
制御発振器と可変分周器の間にパルス除去用のゲートを
設け、電圧制御発振器から可変分周器に送られる信号パ
ルスを予め設定した時間だけ除去し、切り換え直後の可
変分周器の出力信号を基準発振器の出力信号に対して所
望の位相差位置に移動するようにし、また、ゲートを設
ける代わりに、可変分周器の分周数の設定を、先ず予め
設定した初期値に、次いで定常値にというように2段階
に行うようにし、切り換え直後の可変分周器の出力信号
を基準発振器の出力信号に対して所望の位相差位置に瞬
時に移動するようにしたので、構造が簡単で低消費電
流、低コストでありながら、出力周波数の高速切り換え
が可能な周波数シンセサイザを得ることができる。
制御発振器と可変分周器の間にパルス除去用のゲートを
設け、電圧制御発振器から可変分周器に送られる信号パ
ルスを予め設定した時間だけ除去し、切り換え直後の可
変分周器の出力信号を基準発振器の出力信号に対して所
望の位相差位置に移動するようにし、また、ゲートを設
ける代わりに、可変分周器の分周数の設定を、先ず予め
設定した初期値に、次いで定常値にというように2段階
に行うようにし、切り換え直後の可変分周器の出力信号
を基準発振器の出力信号に対して所望の位相差位置に瞬
時に移動するようにしたので、構造が簡単で低消費電
流、低コストでありながら、出力周波数の高速切り換え
が可能な周波数シンセサイザを得ることができる。
【図1】本発明による周波数シンセサイザの実施例1を
示す構成図である。
示す構成図である。
【図2】本発明による周波数シンセサイザの実施例1の
動作を示すタイミング図である。
動作を示すタイミング図である。
【図3】本発明による周波数シンセサイザの実施例2を
示す構成図である。
示す構成図である。
【図4】本発明による周波数シンセサイザの実施例2の
動作を示すタイミング図である。
動作を示すタイミング図である。
【図5】本発明の実施例1および2に用いられる監視回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図6】従来の周波数シンセサイザの構成を示すブロッ
ク図である。
ク図である。
【図7】サンプルホールド型位相比較器の動作を示すタ
イミング図である。
イミング図である。
【図8】従来の周波数シンセサイザの位相差検出パルス
発生手段の動作を示すタイミング図である。
発生手段の動作を示すタイミング図である。
11 基準発振器 12 サンプルホールド型位相比較器 13 フィルタ回路 14 電圧制御発振器 15 ゲート 16 可変分周器 17 監視回路 18 制御回路 19 遅延回路
Claims (2)
- 【請求項1】 基準信号を発生する基準発振器と、印加
電圧に対応して周波数が決まる電圧制御発振器と、前記
電圧制御発振器の出力信号をN分周する可変分周器と、
前記可変分周器の出力信号と前記基準発振器の出力信号
の位相差に応じた電圧を出力するサンプルホールド型位
相比較器と、前記サンプルホールド型位相比較器の出力
の高調波を除去して得られる出力電圧を前記電圧制御発
振器に印加するフィルタ回路と、前記電圧制御発振器か
ら可変分周器に送られる信号パルスを除去するゲート
と、前記サンプルホールド型位相比較器の出力電圧の変
化を監視する監視回路と、前記可変分周器の分周数の設
定、前記ゲートの開閉、及び前記監視回路の出力信号の
検出を行う制御回路とを備え、前記制御回路は、周波数
を切り換える際、前記可変分周器の分周数を設定するの
と同時に、予め設定した時間だけ前記電圧制御発振器か
ら前記可変分周器に送られる信号パルスを除去するよう
に前記ゲートを制御し、切り換え直後の前記可変分周器
の出力信号を前記基準発振器の出力信号に対し切り換え
後の周波数に対応した所望の位相差位置に移動させると
ともに、前記監視回路で検出する環境や条件の変化に基
づく信号により、ゲートオフ時間を修正することを特徴
とする周波数シンセサイザ。 - 【請求項2】 基準信号を発生する基準発振器と、印加
電圧に対応して周波数が決まる電圧制御発振器と、前記
電圧制御発振器の出力信号をN分周する可変分周器と、
前記可変分周器の出力信号と前記基準発振器の出力信号
の位相差に応じた電圧を出力するサンプルホールド型位
相比較器と、前記サンプルホールド型位相比較器の出力
の高調波を除去して得られる出力電圧を前記電圧制御発
振器に印加するフィルタ回路と、前記サンプルホールド
型位相比較器の出力電圧の変化を監視する監視回路と、
前記可変分周器の分周数の設定及び前記監視回路の出力
信号の検出を行う制御回路とを備え、前記制御回路は、
切り換え直後の前記可変分周器の分周数を予め記憶して
おいた切り換え時の値にし、切り換え直後の前記可変分
周器の出力信号を前記基準発振器の出力信号に対して切
り換え後の周波数に対応した所望の位相差位置に移動さ
せた後、定常時の値に設定することを特徴とする周波数
シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4156907A JPH066215A (ja) | 1992-06-16 | 1992-06-16 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4156907A JPH066215A (ja) | 1992-06-16 | 1992-06-16 | 周波数シンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH066215A true JPH066215A (ja) | 1994-01-14 |
Family
ID=15637999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4156907A Pending JPH066215A (ja) | 1992-06-16 | 1992-06-16 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH066215A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5637226A (en) * | 1995-08-18 | 1997-06-10 | Az Industries, Incorporated | Magnetic fluid treatment |
US7972255B2 (en) | 2002-10-24 | 2011-07-05 | Kao Corporation | Self-supporting bag |
-
1992
- 1992-06-16 JP JP4156907A patent/JPH066215A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5637226A (en) * | 1995-08-18 | 1997-06-10 | Az Industries, Incorporated | Magnetic fluid treatment |
US7972255B2 (en) | 2002-10-24 | 2011-07-05 | Kao Corporation | Self-supporting bag |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209009B2 (en) | Controlling a voltage controlled oscillator in a bang-bang phase locked loop | |
US4758801A (en) | Dynamic control system with switchable filter-function groups | |
US4849714A (en) | Signal generating apparatus | |
JPH066215A (ja) | 周波数シンセサイザ | |
JPS61269421A (ja) | 初期位相整合形位相同期ル−プ回路 | |
JP2738103B2 (ja) | Pllシンセサイザー | |
JP2765443B2 (ja) | 位相同期ループ回路 | |
JPH07120942B2 (ja) | Pll回路 | |
JPH05227017A (ja) | 収束モード切り換え式ディジタルpll装置 | |
JP2745787B2 (ja) | Pll周波数シンセサイザ | |
JPH09214332A (ja) | Pll回路 | |
KR920000166B1 (ko) | 디지탈 자기조절 클럭 재생회로 및 방식 | |
JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
JP2745060B2 (ja) | Pll周波数シンセサイザー | |
JPH0865156A (ja) | 位相同期発振器 | |
JP2921260B2 (ja) | 周波数シンセサイザ | |
JPH09153797A (ja) | Pll回路 | |
JPH06284005A (ja) | 位相同期発振回路 | |
JPH05218855A (ja) | デジタルpll回路 | |
JPH06104743A (ja) | 比較前処理回路及びフェイズ・ロックド・ループ回路 | |
JPH0568134U (ja) | Pll周波数シンセサイザ | |
JPH08223038A (ja) | Pll回路 | |
JPH11177843A (ja) | 位相同期回路 | |
JP2001211070A (ja) | Pll回路 | |
JPH04301926A (ja) | Pll回路 |