JPH0661962A - 半導体フライングキャパシタ・マルチプレクサ - Google Patents
半導体フライングキャパシタ・マルチプレクサInfo
- Publication number
- JPH0661962A JPH0661962A JP4216798A JP21679892A JPH0661962A JP H0661962 A JPH0661962 A JP H0661962A JP 4216798 A JP4216798 A JP 4216798A JP 21679892 A JP21679892 A JP 21679892A JP H0661962 A JPH0661962 A JP H0661962A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- semiconductor
- semiconductor switch
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体フライングキャパシタ・マルチプレク
サにおいて、コモン雑音に起因して開放状態の各半導体
スイッチ３，５の各接点に生じる漏れ電流が電圧処理回
路６へ流入するのを防止する。 【構成】 第１の半導体スイッチ３の被測定電圧の電圧
供給路に第１の半導体スイッチ３と同一状態に開閉動作
する第１の補助スイッチ１１を介挿し、第１の補助スイ
ッチと第１の半導体スイッチとの接続点と電圧処理回路
６内の接地側信号線１４とを第１の接地線１３で接続
し、この第１の接地線に第１の半導体スイッチ３と逆状
態に開閉動作する第１の接地スイッチ１２を介挿してい
る。同様に、第２の半導体スイッチ５の電圧処理回路側
に、第２の補助スイッチ１５，第２の接地線１７、第２
の接地スイッチ１６を設けている。
サにおいて、コモン雑音に起因して開放状態の各半導体
スイッチ３，５の各接点に生じる漏れ電流が電圧処理回
路６へ流入するのを防止する。 【構成】 第１の半導体スイッチ３の被測定電圧の電圧
供給路に第１の半導体スイッチ３と同一状態に開閉動作
する第１の補助スイッチ１１を介挿し、第１の補助スイ
ッチと第１の半導体スイッチとの接続点と電圧処理回路
６内の接地側信号線１４とを第１の接地線１３で接続
し、この第１の接地線に第１の半導体スイッチ３と逆状
態に開閉動作する第１の接地スイッチ１２を介挿してい
る。同様に、第２の半導体スイッチ５の電圧処理回路側
に、第２の補助スイッチ１５，第２の接地線１７、第２
の接地スイッチ１６を設けている。
Description
【０００１】
【産業上の利用分野】本発明は、外部から入力された被
測定電圧を予め定められた一定周期毎に電圧処理回路へ
供給するマルチプレクサに係わり、特に半導体スイッチ
が組込まれた半導体フライングキャパシタ・マルチプレ
クサに関する。
測定電圧を予め定められた一定周期毎に電圧処理回路へ
供給するマルチプレクサに係わり、特に半導体スイッチ
が組込まれた半導体フライングキャパシタ・マルチプレ
クサに関する。
【０００２】
【従来の技術】半導体スイッチ及び充電用のコンデンサ
が組込まれた半導体フラインクキャパシタ・マルチプレ
クサは例えば図２に示すよに構成されている。例えば可
変電源１から出力される被測定電圧Ｖ1 は入力端子２
ａ，２ｂを介して第１の半導体スイッチ３の等価回路的
に表記される各接点３ａ，３ｂを介してコンデンサ４の
両端に印加される。
が組込まれた半導体フラインクキャパシタ・マルチプレ
クサは例えば図２に示すよに構成されている。例えば可
変電源１から出力される被測定電圧Ｖ1 は入力端子２
ａ，２ｂを介して第１の半導体スイッチ３の等価回路的
に表記される各接点３ａ，３ｂを介してコンデンサ４の
両端に印加される。
【０００３】コンデンサ４の端子電圧は第２の半導体ス
イッチ５の各接点５ａ，５ｂを介して電圧処理回路とし
てのＡ／Ｄ変換器６の入力端子６ａ，６ｂに印加され
る。Ａ／Ｄ変換器６内に入力したコンデンサ４の出力電
圧（充電電圧）Ｖ0 は例えば１ＭΩ等の非常に高い抵抗
値を有した抵抗７の両端に印加される。Ａ／Ｄ変換器６
はこの抵抗７の端子電圧レベルが所定のしきい電圧ＶS
より高いか否かを判断かる。
イッチ５の各接点５ａ，５ｂを介して電圧処理回路とし
てのＡ／Ｄ変換器６の入力端子６ａ，６ｂに印加され
る。Ａ／Ｄ変換器６内に入力したコンデンサ４の出力電
圧（充電電圧）Ｖ0 は例えば１ＭΩ等の非常に高い抵抗
値を有した抵抗７の両端に印加される。Ａ／Ｄ変換器６
はこの抵抗７の端子電圧レベルが所定のしきい電圧ＶS
より高いか否かを判断かる。
【０００４】また、第１の半導体スイッチ３の各接点３
ａ，３ｂは、図示するように、外部から入力される一定
周期Ｔで信号レベルがハイレベルとローレベルとに変化
するパルス波形を有した切換信号ａにて開閉制御され
る。第２の半導体スイッチ５にはインバータ８で信号レ
ベルが反転された切換信号ａが印加されている。したが
って、第１，第２の半導体スイッチ３，５は同一周期Ｔ
で互いに逆状態に開閉動作する。
ａ，３ｂは、図示するように、外部から入力される一定
周期Ｔで信号レベルがハイレベルとローレベルとに変化
するパルス波形を有した切換信号ａにて開閉制御され
る。第２の半導体スイッチ５にはインバータ８で信号レ
ベルが反転された切換信号ａが印加されている。したが
って、第１，第２の半導体スイッチ３，５は同一周期Ｔ
で互いに逆状態に開閉動作する。
【０００５】このような構成の半導体フライングキャパ
シタ・マルチプレクサにおいて、切換信号ａがローレベ
ル期間に第１の半導体スイッチ３の各接点３ａ，３ｂが
図３に示す閉成状態を維持し、この閉成状態時にコンデ
ンサ４の両端に被測定電圧Ｖ1 が印加され、このコンデ
ンサ４が充電される。そして、１／２周期が経過する
と、半導体スイッチ３の各接点３ａ，３ｂが開放され、
逆に第２の半導体スイッチ５の各接点５ａ，５ｂが閉成
される。したがって、コンデンサ４両端の充電電圧Ｖ0
はＡ／Ｄ変換器６へ送出される。そして、コンデンサ７
の電荷は周期Ｔ／２内において、抵抗７を介して放電さ
れる。したがって、Ａ／Ｄ変換器６は一定周期Ｔ毎に被
測定電圧Ｖ1 に対応した充電電圧Ｖ0 を取込むことがで
きる。
シタ・マルチプレクサにおいて、切換信号ａがローレベ
ル期間に第１の半導体スイッチ３の各接点３ａ，３ｂが
図３に示す閉成状態を維持し、この閉成状態時にコンデ
ンサ４の両端に被測定電圧Ｖ1 が印加され、このコンデ
ンサ４が充電される。そして、１／２周期が経過する
と、半導体スイッチ３の各接点３ａ，３ｂが開放され、
逆に第２の半導体スイッチ５の各接点５ａ，５ｂが閉成
される。したがって、コンデンサ４両端の充電電圧Ｖ0
はＡ／Ｄ変換器６へ送出される。そして、コンデンサ７
の電荷は周期Ｔ／２内において、抵抗７を介して放電さ
れる。したがって、Ａ／Ｄ変換器６は一定周期Ｔ毎に被
測定電圧Ｖ1 に対応した充電電圧Ｖ0 を取込むことがで
きる。
【０００６】
【発明が解決しようとする課題】しかしながら、図２に
示す半導体フライングキャパシタ・マルチプレクサにお
いても、まだ解消すべき次のような課題があった。
示す半導体フライングキャパシタ・マルチプレクサにお
いても、まだ解消すべき次のような課題があった。
【０００７】すなわち、一般に半導体スイッチを構成す
る各接点は、通常のリレー等の機械的接点とは異なり、
たとえ接点が開放状態に制御されていたとしても、接点
の両端子間は完全に開放状態になることはなく、非常に
高い値を有する抵抗で接続された状態と見なすことがで
きる。したがって、開放された接点の両端子間に電圧が
印加されると微小の漏れ電流が流れる。この漏れ電流値
は半導体スイッチが配設された雰囲気温度や湿度に大き
く左右される。
る各接点は、通常のリレー等の機械的接点とは異なり、
たとえ接点が開放状態に制御されていたとしても、接点
の両端子間は完全に開放状態になることはなく、非常に
高い値を有する抵抗で接続された状態と見なすことがで
きる。したがって、開放された接点の両端子間に電圧が
印加されると微小の漏れ電流が流れる。この漏れ電流値
は半導体スイッチが配設された雰囲気温度や湿度に大き
く左右される。
【０００８】したがって、図２に示すように、第１の半
導体スイッチ３が閉成され、第２の半導体スイッチ５が
開放された状態で、被測定電圧の接地側入力端子２ｂと
Ａ／Ｄ変換器６の接地側入力端子６ｂとの間に一時的に
コモン雑音電圧Ｖｎが印加されると、開放された第２の
半導体スイッチ５の各接点５ａ，５ｂに雑音電圧Ｖｎに
起因する各漏れ電流Ｉna，Ｉnbが流れる。
導体スイッチ３が閉成され、第２の半導体スイッチ５が
開放された状態で、被測定電圧の接地側入力端子２ｂと
Ａ／Ｄ変換器６の接地側入力端子６ｂとの間に一時的に
コモン雑音電圧Ｖｎが印加されると、開放された第２の
半導体スイッチ５の各接点５ａ，５ｂに雑音電圧Ｖｎに
起因する各漏れ電流Ｉna，Ｉnbが流れる。
【０００９】図３はコモン雑音電圧Ｖｎが印加された状
態における導体フライングキャパシタ・マルチプレクサ
及びＡ／Ｄ変換器６の等価回路である。図３に示すよう
に、各接点５ａ，５ｂは抵抗で表記できるので、一方の
接点５ｂを流れる漏れ電流Ｉnbはそのままコモン雑音電
源９へ還流する。しかし、他方の接点５ａを流れる漏れ
電流ＩnaはＡ／Ｄ変換器６内の抵抗７を経由してコモン
雑音電源９へ還流する。
態における導体フライングキャパシタ・マルチプレクサ
及びＡ／Ｄ変換器６の等価回路である。図３に示すよう
に、各接点５ａ，５ｂは抵抗で表記できるので、一方の
接点５ｂを流れる漏れ電流Ｉnbはそのままコモン雑音電
源９へ還流する。しかし、他方の接点５ａを流れる漏れ
電流ＩnaはＡ／Ｄ変換器６内の抵抗７を経由してコモン
雑音電源９へ還流する。
【００１０】コモン雑音電圧Ｖｎに起因する漏れ電流Ｉ
naを例えば１μＡとすると、Ａ／Ｄ変換器６内の抵抗７
の値は１ＭΩであるので、抵抗７の両端に現れる雑音電
圧Ｖn0は１Ｖとなる。
naを例えば１μＡとすると、Ａ／Ｄ変換器６内の抵抗７
の値は１ＭΩであるので、抵抗７の両端に現れる雑音電
圧Ｖn0は１Ｖとなる。
【００１１】前述したように、Ａ／Ｄ変換器６に流入す
る漏れ電流Ｉnaの値は温度や湿度等の外部条件に大きく
左右されるので、一定値とならない。したがって、Ａ／
Ｄ変換器６内においては、コンデンサ４からの出力電圧
Ｖ0 に対して１Ｖのエラー電圧が発生することになる。
その結果、Ａ／Ｄ変換器６において、被測定電圧Ｖ1を
正しくＡ／Ｄ変換できない問題が生じる。
る漏れ電流Ｉnaの値は温度や湿度等の外部条件に大きく
左右されるので、一定値とならない。したがって、Ａ／
Ｄ変換器６内においては、コンデンサ４からの出力電圧
Ｖ0 に対して１Ｖのエラー電圧が発生することになる。
その結果、Ａ／Ｄ変換器６において、被測定電圧Ｖ1を
正しくＡ／Ｄ変換できない問題が生じる。
【００１２】なお、第１の半導体スイッチ３が開放状態
で第２の半導体スイッチ５が閉成状態の場合において
も、各接点３ａ，３ｂに漏れ電流が生じる。この場合に
おいても、この漏れ電流は閉成状態の第２の半導体スイ
ッチ５の接点５ａを介してＡ／Ｄ変換器６の抵抗７に流
入する。よって、前述したように、出力電圧Ｖ0 を正確
にＡ／Ｄ変換できない問題が生じる。
で第２の半導体スイッチ５が閉成状態の場合において
も、各接点３ａ，３ｂに漏れ電流が生じる。この場合に
おいても、この漏れ電流は閉成状態の第２の半導体スイ
ッチ５の接点５ａを介してＡ／Ｄ変換器６の抵抗７に流
入する。よって、前述したように、出力電圧Ｖ0 を正確
にＡ／Ｄ変換できない問題が生じる。
【００１３】本発明はこのような事情に鑑みてなされた
ものであり、第１の半導体スイッチの電圧供給側及び第
２の半導体スイッチの電圧出力側に接点解放時の漏れ電
流を逃がす回路を付加することによって、たとえコモン
雑音が印加されたとしても、電圧処理回路へ漏れ電流が
流入するのを未然に防止でき、このマルチプレクサが接
続される電圧処理回路の電圧処理精度を向上できる半導
体フライングキャパシタ・マルチプレクサを提供するこ
とを目的とする。
ものであり、第１の半導体スイッチの電圧供給側及び第
２の半導体スイッチの電圧出力側に接点解放時の漏れ電
流を逃がす回路を付加することによって、たとえコモン
雑音が印加されたとしても、電圧処理回路へ漏れ電流が
流入するのを未然に防止でき、このマルチプレクサが接
続される電圧処理回路の電圧処理精度を向上できる半導
体フライングキャパシタ・マルチプレクサを提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解消するため
に本発明は、外部から入力された被測定電圧を一定周期
で開閉動作する第１の半導体スイッチを介してコンデン
サの両端に印加してこのコンデンサを充電し、このコン
デンサの充電電圧を第１の半導体スイッチに対して逆状
態に開閉動作する第２の半導体スイッチを介して電圧処
理回路へ導く半導体フライングキャパシタ・マルチプレ
クサにおいて、
に本発明は、外部から入力された被測定電圧を一定周期
で開閉動作する第１の半導体スイッチを介してコンデン
サの両端に印加してこのコンデンサを充電し、このコン
デンサの充電電圧を第１の半導体スイッチに対して逆状
態に開閉動作する第２の半導体スイッチを介して電圧処
理回路へ導く半導体フライングキャパシタ・マルチプレ
クサにおいて、
【００１５】第１の半導体スイッチの被測定電圧の電圧
供給路に介挿され、第１の半導体スイッチと同一状態に
開閉動作する第１の補助スイッチと、この第１の補助ス
イッチと第１の半導体スイッチとの接続点と電圧処理回
路内の接地側信号線とを接続する第１の接地線と、この
第１の接地線に介挿され、第１の半導体スイッチと逆状
態に開閉動作する第１の接地スイッチと、第２の半導体
スイッチの電圧処理回路への電圧供給路に介挿され、第
２の半導体スイッチと同一状態に開閉動作する第２の補
助スイッチと、この第２の補助スイッチと第２の半導体
スイッチとの接続点と電圧処理回路内の接地側信号線と
を接続する第２の接地線と、この第２の接地線に介挿さ
れ、第２の半導体スイッチと逆状態に開閉動作する第２
の接地スイッチとを備えたものである。
供給路に介挿され、第１の半導体スイッチと同一状態に
開閉動作する第１の補助スイッチと、この第１の補助ス
イッチと第１の半導体スイッチとの接続点と電圧処理回
路内の接地側信号線とを接続する第１の接地線と、この
第１の接地線に介挿され、第１の半導体スイッチと逆状
態に開閉動作する第１の接地スイッチと、第２の半導体
スイッチの電圧処理回路への電圧供給路に介挿され、第
２の半導体スイッチと同一状態に開閉動作する第２の補
助スイッチと、この第２の補助スイッチと第２の半導体
スイッチとの接続点と電圧処理回路内の接地側信号線と
を接続する第２の接地線と、この第２の接地線に介挿さ
れ、第２の半導体スイッチと逆状態に開閉動作する第２
の接地スイッチとを備えたものである。
【００１６】
【作用】このように構成された半導体フライングキャパ
シタ・マルチプレクサであれば、第１の半導体スイッチ
が開放状態で第２の半導体スイッチが閉成状態におい
て、コモン雑音が発生すると、このコモン雑音電圧に起
因して開放状態の第１の半導体スイッチ及び第１の補助
スイッチの各接点に漏れ電流が発生する。しかし、この
漏れ電流は閉成状態の第１の接地スイッチ，第１の接地
線を介して電圧処理回路内の接地側信号線へ流れる。し
たがって、漏れ電流が閉成状態の第２の半導体スイッチ
の接点を介して電圧処理回路へ流入することはない。
シタ・マルチプレクサであれば、第１の半導体スイッチ
が開放状態で第２の半導体スイッチが閉成状態におい
て、コモン雑音が発生すると、このコモン雑音電圧に起
因して開放状態の第１の半導体スイッチ及び第１の補助
スイッチの各接点に漏れ電流が発生する。しかし、この
漏れ電流は閉成状態の第１の接地スイッチ，第１の接地
線を介して電圧処理回路内の接地側信号線へ流れる。し
たがって、漏れ電流が閉成状態の第２の半導体スイッチ
の接点を介して電圧処理回路へ流入することはない。
【００１７】また、第１の半導体スイッチが閉成状態で
第２の半導体スイッチが開放状態において、コモン雑音
が発生すると、このコモン雑音電圧に起因して開放状態
の第２の半導体スイッチ及び第２の補助スイッチの各接
点に漏れ電流が発生する。しかし、この漏れ電流は閉成
状態の第２の接地スイッチ，第２の接地線を介して電圧
処理回路内の接地側信号線へ流れる。したがって、漏れ
電流が電圧処理回路へ流入することはない。
第２の半導体スイッチが開放状態において、コモン雑音
が発生すると、このコモン雑音電圧に起因して開放状態
の第２の半導体スイッチ及び第２の補助スイッチの各接
点に漏れ電流が発生する。しかし、この漏れ電流は閉成
状態の第２の接地スイッチ，第２の接地線を介して電圧
処理回路内の接地側信号線へ流れる。したがって、漏れ
電流が電圧処理回路へ流入することはない。
【００１８】
【実施例】以下本発明の一実施例を図面を用いて説明す
る。
る。
【００１９】図１は実施例の半導体フライングキャパシ
タ・マルチプレクサの概略構成を示す回路図である。図
２に示す従来の半導体フライングキャパシタ・マルチプ
レクサと同一部分には同一符号が付してある。したがっ
て、重複する部分の詳細説明は省略されている。
タ・マルチプレクサの概略構成を示す回路図である。図
２に示す従来の半導体フライングキャパシタ・マルチプ
レクサと同一部分には同一符号が付してある。したがっ
て、重複する部分の詳細説明は省略されている。
【００２０】この実施例マルチプレクサにおいては、入
力端子２ａ，２ｂと第１の半導体スイッチ３との間に一
対の接点１１ａ，１１ｂを有する第１の補助スイッチ１
１が介挿されている。そして、第１の半導体スイッチ３
と第１の補助スイッチ１１との接続点相互間に、直列接
続された一対の接点１２ａ，１２ｂを有する第１の接地
スイッチ１２が接続されている。そして、この第１の接
地スイッチ１２の接点１２ａ，１２ｂの接続点が第１の
接地線１３を介して電圧処理回路としてのＡ／Ｄ変換器
６内の接地側信号線（シグナルグランドＳＧ）１４に接
続されている。第１の補助スイッチ１１は第１の接地ス
イッチ１２が閉じられた状態において、被測定電圧Ｖ1
を出力する可変電源１が短絡されるのを防止する。
力端子２ａ，２ｂと第１の半導体スイッチ３との間に一
対の接点１１ａ，１１ｂを有する第１の補助スイッチ１
１が介挿されている。そして、第１の半導体スイッチ３
と第１の補助スイッチ１１との接続点相互間に、直列接
続された一対の接点１２ａ，１２ｂを有する第１の接地
スイッチ１２が接続されている。そして、この第１の接
地スイッチ１２の接点１２ａ，１２ｂの接続点が第１の
接地線１３を介して電圧処理回路としてのＡ／Ｄ変換器
６内の接地側信号線（シグナルグランドＳＧ）１４に接
続されている。第１の補助スイッチ１１は第１の接地ス
イッチ１２が閉じられた状態において、被測定電圧Ｖ1
を出力する可変電源１が短絡されるのを防止する。
【００２１】また、Ａ／Ｄ変換器６の入力端子６ａ，６
ｂと第２の半導体スイッチ５との間に一対の接点１５
ａ，１５ｂを有する第２の補助スイッチ１５が介挿され
ている。そして、第２の半導体スイッチ５と第２の補助
スイッチ１５との接続点相互間に、直列接続された一対
の接点１６ａ，１６ｂを有する第２の接地スイッチ１６
が接続されている。そして、この第２の接地スイッチ１
６の接点１６ａ，１６ｂの接続点が第２の接地線１７を
介して、前記第１の接地線１３と共通に、Ａ／Ｄ変換器
６内の接地側信号線（シグナルグランドＳＧ）１４に接
続されている。第２の補助スイッチ１５は第２の接地ス
イッチ１６が閉じられた状態において、Ａ／Ｄ変換器６
の入力端子６ａ，６ｂ間が短絡されるのを防止する。な
お、前記第１，第２の補助スイッチ１１，１５及び第
１，第２の接地スイッチ１２，１６も半導体スイッチで
構成されている。
ｂと第２の半導体スイッチ５との間に一対の接点１５
ａ，１５ｂを有する第２の補助スイッチ１５が介挿され
ている。そして、第２の半導体スイッチ５と第２の補助
スイッチ１５との接続点相互間に、直列接続された一対
の接点１６ａ，１６ｂを有する第２の接地スイッチ１６
が接続されている。そして、この第２の接地スイッチ１
６の接点１６ａ，１６ｂの接続点が第２の接地線１７を
介して、前記第１の接地線１３と共通に、Ａ／Ｄ変換器
６内の接地側信号線（シグナルグランドＳＧ）１４に接
続されている。第２の補助スイッチ１５は第２の接地ス
イッチ１６が閉じられた状態において、Ａ／Ｄ変換器６
の入力端子６ａ，６ｂ間が短絡されるのを防止する。な
お、前記第１，第２の補助スイッチ１１，１５及び第
１，第２の接地スイッチ１２，１６も半導体スイッチで
構成されている。
【００２２】そして、第１の半導体スイッチ３，第１の
補助スイッチ１１及び第２の接地ススイッチ１６は外部
から入力される切換信号ａによって開閉制御される。ま
た、第２の半導体スイッチ５，第２の補助スイッチ１５
及び第１の接地ススイッチ１２はインバータ８によって
信号レベルが反転された切換信号ａによって開閉制御さ
れる。
補助スイッチ１１及び第２の接地ススイッチ１６は外部
から入力される切換信号ａによって開閉制御される。ま
た、第２の半導体スイッチ５，第２の補助スイッチ１５
及び第１の接地ススイッチ１２はインバータ８によって
信号レベルが反転された切換信号ａによって開閉制御さ
れる。
【００２３】したがって、第１，第２の半導体スイッチ
３，５は、図２に示した従来のマルチプレクサと同様
に、同一周期Ｔで互いに逆状態に開閉動作する。また、
第１，第２の各補助スッチ１１，１５は第１，第２の半
導体スイッチ３，５と同一状態に開閉制御される。しか
し、第１，第２の各接地スッチ１２，１６は第１，第２
の半導体スイッチ３，５と逆状態に開閉制御される。
３，５は、図２に示した従来のマルチプレクサと同様
に、同一周期Ｔで互いに逆状態に開閉動作する。また、
第１，第２の各補助スッチ１１，１５は第１，第２の半
導体スイッチ３，５と同一状態に開閉制御される。しか
し、第１，第２の各接地スッチ１２，１６は第１，第２
の半導体スイッチ３，５と逆状態に開閉制御される。
【００２４】このように構成された半導体フライングキ
ャパシタ・マルチプレクサにおいて、第１図に示すよう
に、切換信号ａがローレベル期間の場合で、第１の半導
体スイッチ３，第１の補助スイッチ１１，第２の接地ス
イッチ１６が閉成され、第２の半導体スイッチ５，第２
の補助スイッチ１５，第１の接地スイッチ１２が開放さ
れている。この状態においては、被測定電圧Ｖ1 は閉成
状態の各スイッチ１１，３を介してコンダンサ４に印加
され、このコンデンサ４は充電される。
ャパシタ・マルチプレクサにおいて、第１図に示すよう
に、切換信号ａがローレベル期間の場合で、第１の半導
体スイッチ３，第１の補助スイッチ１１，第２の接地ス
イッチ１６が閉成され、第２の半導体スイッチ５，第２
の補助スイッチ１５，第１の接地スイッチ１２が開放さ
れている。この状態においては、被測定電圧Ｖ1 は閉成
状態の各スイッチ１１，３を介してコンダンサ４に印加
され、このコンデンサ４は充電される。
【００２５】この状態で、被測定電圧の接地側入力端子
２ｂとＡ／Ｄ変換器６の接地側入力端子６ｂ又はＡ／Ｄ
変換器６の接地側信号線１４に接続された接地線１３，
１７との間に一時的にコモン雑音電圧Ｖｎが印加される
と、開放された第２の半導体スイッチ５の各接点５ａ，
５ｂ及び第２の補助スイッチ１５の各接点１５ａ，１５
ｂに雑音電圧Ｖｎに起因する各漏れ電流が流れる。しか
し、この各漏れ電流は閉成状態の接地スイッチ１６ａ，
１６ｂ及び第２の接地線１７を介してＡ／Ｄ変換器６内
に接地信号線１４へ流入する。
２ｂとＡ／Ｄ変換器６の接地側入力端子６ｂ又はＡ／Ｄ
変換器６の接地側信号線１４に接続された接地線１３，
１７との間に一時的にコモン雑音電圧Ｖｎが印加される
と、開放された第２の半導体スイッチ５の各接点５ａ，
５ｂ及び第２の補助スイッチ１５の各接点１５ａ，１５
ｂに雑音電圧Ｖｎに起因する各漏れ電流が流れる。しか
し、この各漏れ電流は閉成状態の接地スイッチ１６ａ，
１６ｂ及び第２の接地線１７を介してＡ／Ｄ変換器６内
に接地信号線１４へ流入する。
【００２６】したがって、漏れ電流がＡ／Ｄ変換器６内
の抵抗７に流入することはない。よって抵抗７の端子電
圧にこの漏れ電流に起因するエラー電圧が混入すること
はないので、Ａ／Ｄ変換器６はコンデンサ４の出力電圧
Ｖ0 を正しく検出して、Ａ／Ｄ変換できる。
の抵抗７に流入することはない。よって抵抗７の端子電
圧にこの漏れ電流に起因するエラー電圧が混入すること
はないので、Ａ／Ｄ変換器６はコンデンサ４の出力電圧
Ｖ0 を正しく検出して、Ａ／Ｄ変換できる。
【００２７】また、切換信号ａがハイレベル期間の場合
で、第１の半導体スイッチ３，第１の補助スイッチ１
１，第２の接地スイッチ１６が開放され、第２の半導体
スイッチ５，第２の補助スイッチ１５，第１の接地スイ
ッチ１２が閉成された状態においては、コンデンサ４の
両端の充電電圧は出力電圧Ｖ0 としてＡ／Ｄ変換器６の
入力端子６ａ，６ｂを介して抵抗７の両端に印加され
る。Ａ／Ｄ変換器６はこの抵抗７の端子電圧レベルが所
定のしきい電圧ＶS より高いか否かを判断かる。
で、第１の半導体スイッチ３，第１の補助スイッチ１
１，第２の接地スイッチ１６が開放され、第２の半導体
スイッチ５，第２の補助スイッチ１５，第１の接地スイ
ッチ１２が閉成された状態においては、コンデンサ４の
両端の充電電圧は出力電圧Ｖ0 としてＡ／Ｄ変換器６の
入力端子６ａ，６ｂを介して抵抗７の両端に印加され
る。Ａ／Ｄ変換器６はこの抵抗７の端子電圧レベルが所
定のしきい電圧ＶS より高いか否かを判断かる。
【００２８】この状態で、被測定電圧の接地側入力端子
２ｂとＡ／Ｄ変換器６の接地側入力端子６ｂ又はＡ／Ｄ
変換器６の接地側信号線１４に接続された接地線１３，
１７との間に一時的にコモン雑音電圧Ｖｎが印加される
と、開放された第１の半導体スイッチ３の各接点３ａ，
３ｂ及び第１の補助スイッチ１１の各接点１１ａ，１１
ｂに雑音電圧Ｖｎに起因する各漏れ電流が流れる。しか
し、この各漏れ電流は閉成状態の第１の接地スイッチ１
２ａ，１２ｂ及び第１の接地線１３を介してＡ／Ｄ変換
器６内に接地信号線１４へ流入する。
２ｂとＡ／Ｄ変換器６の接地側入力端子６ｂ又はＡ／Ｄ
変換器６の接地側信号線１４に接続された接地線１３，
１７との間に一時的にコモン雑音電圧Ｖｎが印加される
と、開放された第１の半導体スイッチ３の各接点３ａ，
３ｂ及び第１の補助スイッチ１１の各接点１１ａ，１１
ｂに雑音電圧Ｖｎに起因する各漏れ電流が流れる。しか
し、この各漏れ電流は閉成状態の第１の接地スイッチ１
２ａ，１２ｂ及び第１の接地線１３を介してＡ／Ｄ変換
器６内に接地信号線１４へ流入する。
【００２９】したがって、漏れ電流がコンデンサ４の端
子及び閉成状態の第２の半導体スイッチ５，第２の補助
スイッチ１５を介してＡ／Ｄ変換器６内の抵抗７に流入
することはない。よって抵抗７の端子電圧にこの漏れ電
流に起因するエラー電圧が混入することはないので、Ａ
／Ｄ変換器６はコンデンサ４の出力電圧Ｖ0 を正しく検
出して、Ａ／Ｄ変換できる。なお、実施例においては電
圧処理回路がＡ／Ｄ変換器である場合を説明したが、例
えば、比較回路や電圧計等の他の電圧処理回路であって
もよい。
子及び閉成状態の第２の半導体スイッチ５，第２の補助
スイッチ１５を介してＡ／Ｄ変換器６内の抵抗７に流入
することはない。よって抵抗７の端子電圧にこの漏れ電
流に起因するエラー電圧が混入することはないので、Ａ
／Ｄ変換器６はコンデンサ４の出力電圧Ｖ0 を正しく検
出して、Ａ／Ｄ変換できる。なお、実施例においては電
圧処理回路がＡ／Ｄ変換器である場合を説明したが、例
えば、比較回路や電圧計等の他の電圧処理回路であって
もよい。
【００３０】
【発明の効果】以上説明したように本発明の半導体フラ
イングキャパシタ・マルチプレクサによれは、第１の半
導体スイッチの電圧供給側及び第２の半導体スイッチの
電圧出力側に接点解放時の漏れ電流を電圧処理回路内の
接地側信号線に逃がす各回路を付加している。したがっ
て、たとえコモン雑音が印加されたとしても、電圧処理
回路内の実際に電圧処理を行う回路に漏れ電流が流入す
るのを未然に防止でき、このマルチプレクサが接続され
る電圧処理回路の処理精度を向上できる。
イングキャパシタ・マルチプレクサによれは、第１の半
導体スイッチの電圧供給側及び第２の半導体スイッチの
電圧出力側に接点解放時の漏れ電流を電圧処理回路内の
接地側信号線に逃がす各回路を付加している。したがっ
て、たとえコモン雑音が印加されたとしても、電圧処理
回路内の実際に電圧処理を行う回路に漏れ電流が流入す
るのを未然に防止でき、このマルチプレクサが接続され
る電圧処理回路の処理精度を向上できる。
【図１】 本発明の一実施例に係わる半導体フライング
キャパシタ・マルチプレクサの概略構成図、
キャパシタ・マルチプレクサの概略構成図、
【図２】 従来の半導体フライングキャパシタ・マルチ
プレクサの概略構成図、
プレクサの概略構成図、
【図３】 同従来マルチプレクサの問題点を説明するた
めの等価回路。
めの等価回路。
１…可変電源、３…第１の半導体スイッチ、４…コンデ
ンサ、５…第２の半導体スイッチ、６…Ａ／Ｄ変換器、
７…抵抗、８…インバータ、１１…第１の補助スイッ
チ、１２…第１の接地スイッチ、１３…第１の接地線、
１４…接地側信号線、１５…第２の補助スイッチ、１６
…第２の接地スイッチ、１７…第２の接地線。
ンサ、５…第２の半導体スイッチ、６…Ａ／Ｄ変換器、
７…抵抗、８…インバータ、１１…第１の補助スイッ
チ、１２…第１の接地スイッチ、１３…第１の接地線、
１４…接地側信号線、１５…第２の補助スイッチ、１６
…第２の接地スイッチ、１７…第２の接地線。
Claims (1)
- 【請求項１】 外部から入力された被測定電圧を一定周
期で開閉動作する第１の半導体スイッチを介してコンデ
ンサの両端に印加してこのコンデンサを充電し、このコ
ンデンサの充電電圧を前記第１の半導体スイッチに対し
て逆状態に開閉動作する第２の半導体スイッチを介して
電圧処理回路へ導く半導体フライングキャパシタ・マル
チプレクサにおいて、 前記第１の半導体スイッチの前記被測定電圧の電圧供給
路に介挿され、前記第１の半導体スイッチと同一状態に
開閉動作する第１の補助スイッチと、この第１の補助ス
イッチと前記第１の半導体スイッチとの接続点と前記電
圧処理回路内の接地側信号線とを接続する第１の接地線
と、この第１の接地線に介挿され、前記第１の半導体ス
イッチと逆状態に開閉動作する第１の接地スイッチと、
前記第２の半導体スイッチの前記電圧処理回路への電圧
供給路に介挿され、前記第２の半導体スイッチと同一状
態に開閉動作する第２の補助スイッチと、この第２の補
助スイッチと前記第２の半導体スイッチとの接続点と前
記電圧処理回路内の接地側信号線とを接続する第２の接
地線と、この第２の接地線に介挿され、前記第２の半導
体スイッチと逆状態に開閉動作する第２の接地スイッチ
とを備えた半導体フライングキャパシタ・マルチプレク
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216798A JPH0661962A (ja) | 1992-08-14 | 1992-08-14 | 半導体フライングキャパシタ・マルチプレクサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216798A JPH0661962A (ja) | 1992-08-14 | 1992-08-14 | 半導体フライングキャパシタ・マルチプレクサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661962A true JPH0661962A (ja) | 1994-03-04 |
Family
ID=16694051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216798A Pending JPH0661962A (ja) | 1992-08-14 | 1992-08-14 | 半導体フライングキャパシタ・マルチプレクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999045402A1 (fr) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Instrument de mesure de tension a condensateur volant |
| JP2011075503A (ja) * | 2009-10-01 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 電池電圧監視装置及び該電池電圧監視装置における電池電圧監視制御方法 |
| WO2011028247A3 (en) * | 2009-09-04 | 2011-06-09 | Rosemount Inc. | Detection and compensation of multiplexer leakage current |
-
1992
- 1992-08-14 JP JP4216798A patent/JPH0661962A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999045402A1 (fr) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Instrument de mesure de tension a condensateur volant |
| EP0990913A1 (en) * | 1998-03-06 | 2000-04-05 | Matsushita Electric Industrial Co., Ltd. | Voltage measuring instrument with flying capacitor |
| EP0990913A4 (en) * | 1998-03-06 | 2006-03-15 | Matsushita Electric Ind Co Ltd | VOLTAGE CONDENSER VOLTAGE MEASURING INSTRUMENT |
| WO2011028247A3 (en) * | 2009-09-04 | 2011-06-09 | Rosemount Inc. | Detection and compensation of multiplexer leakage current |
| US8098696B2 (en) | 2009-09-04 | 2012-01-17 | Rosemount Inc. | Detection and compensation of multiplexer leakage current |
| US9069029B2 (en) | 2009-09-04 | 2015-06-30 | Rosemount Inc. | Detection and compensation of multiplexer leakage current |
| JP2011075503A (ja) * | 2009-10-01 | 2011-04-14 | Shindengen Electric Mfg Co Ltd | 電池電圧監視装置及び該電池電圧監視装置における電池電圧監視制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646503A (en) | Method for balancing power sources and structure therefor | |
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| EP0294880A2 (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| KR930022417A (ko) | 단락 보호 회로 | |
| JPH0661962A (ja) | 半導体フライングキャパシタ・マルチプレクサ | |
| US5570255A (en) | Overcurrent preventing circuit | |
| US3996480A (en) | Sample and hold-circuit arrangement for an electrical motor simulator of an electronic motor protection relay | |
| US5345111A (en) | High-speed current sense amplifier | |
| US3659214A (en) | Pulse regenerating circuit | |
| JP3262209B2 (ja) | 半導体回路 | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| JPH0662530A (ja) | 車両用電源電圧切換装置 | |
| JPH0145823B2 (ja) | ||
| JPH06244690A (ja) | 検出スイッチ | |
| JPS58210703A (ja) | シヨツク音防止回路 | |
| JP3353290B2 (ja) | 半導体リレー制御装置 | |
| JP2614017B2 (ja) | 半導体集積回路 | |
| JPH09219924A (ja) | 漏電遮断器の遠隔テスト装置 | |
| JPH01170365A (ja) | 突入電流防止回路 | |
| JPS6115418A (ja) | 電気回路装置 | |
| JPH11260226A (ja) | 電力伝送路開閉装置 | |
| KR970004361B1 (ko) | 퓨즈롬 회로 | |
| JPH04165709A (ja) | Ｒｓフリップフロップ回路 | |
| JPH0238875A (ja) | テスト回路 | |
| JPS6342483A (ja) | 半導体装置のテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |