JP3353290B2 - 半導体リレー制御装置 - Google Patents
半導体リレー制御装置Info
- Publication number
- JP3353290B2 JP3353290B2 JP12853198A JP12853198A JP3353290B2 JP 3353290 B2 JP3353290 B2 JP 3353290B2 JP 12853198 A JP12853198 A JP 12853198A JP 12853198 A JP12853198 A JP 12853198A JP 3353290 B2 JP3353290 B2 JP 3353290B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor relay
- voltage
- current
- notification
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体リレーのオ
ン／オフの制御を行う半導体リレー制御装置に関し、電
流の遮断速度が速い半導体リレー制御装置に関するもの
である。
ン／オフの制御を行う半導体リレー制御装置に関し、電
流の遮断速度が速い半導体リレー制御装置に関するもの
である。
【０００２】
【従来の技術】ＩＣやＬＳＩ等を試験する装置として、
ＩＣテスタがある。このＩＣテスタは、多くのメカリレ
ーを有しており、信号線の切断を行っている。メカリレ
ーは、電流の遮断性能は優れているが、機械式であるた
め、有寿命で、部品の大きさが大きく、高価なために、
半導体リレー（ＦＥＴを使用したスイッチ）にとって代
わられつつある。このような半導体リレーについて図４
を用いて説明する。
ＩＣテスタがある。このＩＣテスタは、多くのメカリレ
ーを有しており、信号線の切断を行っている。メカリレ
ーは、電流の遮断性能は優れているが、機械式であるた
め、有寿命で、部品の大きさが大きく、高価なために、
半導体リレー（ＦＥＴを使用したスイッチ）にとって代
わられつつある。このような半導体リレーについて図４
を用いて説明する。
【０００３】図において、半導体リレーＳＳＲは、一端
に電源Ｖの一端に接続し、他端に抵抗Ｒの一端を接続す
る。電源Ｖは他端を接地し、抵抗Ｒは他端を接地する。
に電源Ｖの一端に接続し、他端に抵抗Ｒの一端を接続す
る。電源Ｖは他端を接地し、抵抗Ｒは他端を接地する。
【０００４】そして、半導体リレーＳＳＲは、一般に、
オフ時は図５に示す等価回路で表すことができる。
オフ時は図５に示す等価回路で表すことができる。
【０００５】図において、コンデンサＣ１は、一端に抵
抗Ｒの一端を接続する。コンデンサＣ２は、一端に電源
Ｖの一端を接続し、他端にコンデンサＣ１の他端を接続
する。寄生ダイオードＤ１は、カソードにコンデンサＣ
１の一端を接続し、アノードにコンデンサＣ１の他端を
接続する。寄生ダイオードＤ２は、カソードにコンデン
サＣ２の一端を接続し、アノードにコンデンサＣ２の他
端を接続する。
抗Ｒの一端を接続する。コンデンサＣ２は、一端に電源
Ｖの一端を接続し、他端にコンデンサＣ１の他端を接続
する。寄生ダイオードＤ１は、カソードにコンデンサＣ
１の一端を接続し、アノードにコンデンサＣ１の他端を
接続する。寄生ダイオードＤ２は、カソードにコンデン
サＣ２の一端を接続し、アノードにコンデンサＣ２の他
端を接続する。
【０００６】このような装置の動作を以下に説明する。
図６は図４の装置の動作を説明した図である。（ａ）は
抵抗Ｒを流れる電流Ｉと時間ｔとの関係を示した図であ
る。（ｂ）は寄生ダイオードＤ１の順方向の電圧Ｖｆ１
と時間ｔとの関係を示した図である。
図６は図４の装置の動作を説明した図である。（ａ）は
抵抗Ｒを流れる電流Ｉと時間ｔとの関係を示した図であ
る。（ｂ）は寄生ダイオードＤ１の順方向の電圧Ｖｆ１
と時間ｔとの関係を示した図である。
【０００７】半導体リレーＳＳＲがオンのとき、電流Ｉ
はＶ／Ｒである。そして、半導体リレーＳＳＲがオフと
なると（ｔ１）、コンデンサＣ１，Ｃ２に示される内部
容量が充電し終わるまで、徐々に電流Ｉが減少してい
き、寄生ダイオードＤ１の順方向の電圧Ｖｆ１が約０．
７［Ｖ］以下になると（ｔ２）、順方向の電流Ｉ１が急
激に少なくなる。すると、コンデンサＣ２の電荷が充電
される速度が遅くなるので、電流Ｉが遮断（Ｉ＝０）さ
れるまでに長い時間がかかってしまう。
はＶ／Ｒである。そして、半導体リレーＳＳＲがオフと
なると（ｔ１）、コンデンサＣ１，Ｃ２に示される内部
容量が充電し終わるまで、徐々に電流Ｉが減少してい
き、寄生ダイオードＤ１の順方向の電圧Ｖｆ１が約０．
７［Ｖ］以下になると（ｔ２）、順方向の電流Ｉ１が急
激に少なくなる。すると、コンデンサＣ２の電荷が充電
される速度が遅くなるので、電流Ｉが遮断（Ｉ＝０）さ
れるまでに長い時間がかかってしまう。
【０００８】また、半導体リレーＳＳＲをオフした後、
電源Ｖの電圧を０にして、高速に電流を遮断することが
できるが、電圧の変化幅が大きいと半導体リレーＳＳＲ
のオフ容量により、一瞬大きな電流が流れる。つまり、
抵抗Ｒならば問題は少ないが、他のもの、例えばＩＣテ
スタの場合は、被試験対象（ＩＣ）に大きな電流を流し
たくない場合がある。
電源Ｖの電圧を０にして、高速に電流を遮断することが
できるが、電圧の変化幅が大きいと半導体リレーＳＳＲ
のオフ容量により、一瞬大きな電流が流れる。つまり、
抵抗Ｒならば問題は少ないが、他のもの、例えばＩＣテ
スタの場合は、被試験対象（ＩＣ）に大きな電流を流し
たくない場合がある。
【０００９】
【発明が解決しようとする課題】そこで、本発明の目的
は、大きな電流を半導体リレーに流すことなく、電流の
遮断速度が速い半導体リレー制御装置を実現することに
ある。
は、大きな電流を半導体リレーに流すことなく、電流の
遮断速度が速い半導体リレー制御装置を実現することに
ある。
【００１０】
【課題を解決するための手段】本発明は、半導体リレー
のオン／オフの制御を行う半導体リレー制御装置におい
て、前記半導体リレーのオン／オフを制御するオン／オ
フ制御手段と、このオン／オフ制御手段からオフ通知を
受けて、所望時間経過後に通知を行うタイマ手段と、こ
のタイマ手段の通知を受けて、前記半導体リレーに供給
する電圧を半導体リレーの寄生ダイオードの順方向の電
圧を小さくする方向に変化させる電圧可変手段とを有す
ることを特徴とするものである。
のオン／オフの制御を行う半導体リレー制御装置におい
て、前記半導体リレーのオン／オフを制御するオン／オ
フ制御手段と、このオン／オフ制御手段からオフ通知を
受けて、所望時間経過後に通知を行うタイマ手段と、こ
のタイマ手段の通知を受けて、前記半導体リレーに供給
する電圧を半導体リレーの寄生ダイオードの順方向の電
圧を小さくする方向に変化させる電圧可変手段とを有す
ることを特徴とするものである。
【００１１】このような本発明では、オン／オフ制御手
段が半導体リレーのオン／オフを行い、オフ通知をタイ
マ手段に通知する。タイマ手段は、オフ通知を受けて、
所望時間経過後に電圧可変手段に通知を行う。電圧可変
手段は、半導体リレーに供給する電圧を半導体リレーの
寄生ダイオードの順方向の電圧を小さくする方向に変化
させる。
段が半導体リレーのオン／オフを行い、オフ通知をタイ
マ手段に通知する。タイマ手段は、オフ通知を受けて、
所望時間経過後に電圧可変手段に通知を行う。電圧可変
手段は、半導体リレーに供給する電圧を半導体リレーの
寄生ダイオードの順方向の電圧を小さくする方向に変化
させる。
【００１２】
【発明の実施の形態】以下図面を用いて本発明を説明す
る。図１は本発明の一実施例を示した構成図である。図
４，５と同一のものは同一符号を付し説明を省略する。
図において、オン／オフ制御手段１は、半導体リレーＳ
ＳＲのオン／オフを制御する。タイマ手段２は、オン／
オフ制御手段１からオフ通知を受けて、所望時間経過後
に通知を行う。所望時間は、寄生ダイオードＤ１の順方
向の電圧が０．７［Ｖ］（フォワード電圧）になるとき
を計算や実験で求めて決める。電圧可変手段３は、タイ
マ手段２の通知を受けて、電源Ｖを制御し、半導体リレ
ーＳＳＲに供給する電圧を半導体リレーＳＳＲの寄生ダ
イオードＤ１の順方向の電圧を小さくする方向に変化さ
せる。
る。図１は本発明の一実施例を示した構成図である。図
４，５と同一のものは同一符号を付し説明を省略する。
図において、オン／オフ制御手段１は、半導体リレーＳ
ＳＲのオン／オフを制御する。タイマ手段２は、オン／
オフ制御手段１からオフ通知を受けて、所望時間経過後
に通知を行う。所望時間は、寄生ダイオードＤ１の順方
向の電圧が０．７［Ｖ］（フォワード電圧）になるとき
を計算や実験で求めて決める。電圧可変手段３は、タイ
マ手段２の通知を受けて、電源Ｖを制御し、半導体リレ
ーＳＳＲに供給する電圧を半導体リレーＳＳＲの寄生ダ
イオードＤ１の順方向の電圧を小さくする方向に変化さ
せる。
【００１３】このような装置の動作を以下で説明する。
図２は図１の装置の動作を説明した図である。（ａ）は
電源Ｖの電圧値と時間ｔとの関係を示した図、（ｂ）は
抵抗Ｒを流れる電流Ｉと時間ｔとの関係を示した図、
（ｃ）は寄生ダイオードＤ１の順方向の電圧Ｖｆ１と時
間ｔとの関係を示した図である。
図２は図１の装置の動作を説明した図である。（ａ）は
電源Ｖの電圧値と時間ｔとの関係を示した図、（ｂ）は
抵抗Ｒを流れる電流Ｉと時間ｔとの関係を示した図、
（ｃ）は寄生ダイオードＤ１の順方向の電圧Ｖｆ１と時
間ｔとの関係を示した図である。
【００１４】オン／オフ制御手段１により、半導体リレ
ーＳＳＲがオンのとき、電流ＩはＶ／Ｒである。そし
て、時間ｔ１のとき、オン／オフ制御手段１は、半導体
リレーＳＳＲをオフにし、タイマ手段２にオフ通知を行
う。この通知を受けて、タイマ手段２はタイマ動作を開
始する。コンデンサＣ１，Ｃ２に示される内部容量が充
電し終わるまで、徐々に電流Ｉが減少していき、時間ｔ
２のとき、寄生ダイオードＤ１の順方向の電圧Ｖｆ１が
０．７［Ｖ］になる。このとき、順方向の電流Ｉ１が急
激に少なくなる。すると、コンデンサＣ２の電荷が充電
される速度が遅くなる。
ーＳＳＲがオンのとき、電流ＩはＶ／Ｒである。そし
て、時間ｔ１のとき、オン／オフ制御手段１は、半導体
リレーＳＳＲをオフにし、タイマ手段２にオフ通知を行
う。この通知を受けて、タイマ手段２はタイマ動作を開
始する。コンデンサＣ１，Ｃ２に示される内部容量が充
電し終わるまで、徐々に電流Ｉが減少していき、時間ｔ
２のとき、寄生ダイオードＤ１の順方向の電圧Ｖｆ１が
０．７［Ｖ］になる。このとき、順方向の電流Ｉ１が急
激に少なくなる。すると、コンデンサＣ２の電荷が充電
される速度が遅くなる。
【００１５】そして、時間ｔ３のとき、タイマ手段２
は、所望時間が経過し、通知を電圧可変手段３に通知を
行う。電圧可変手段３は、電源Ｖの電圧を−０．５
［Ｖ］下げる。コンデンサＣ１，Ｃ２の電荷は電圧が下
がった分だけ、電源Ｖ側に流れる。そして、コンデンサ
Ｃ１，Ｃ２がＣ１＝Ｃ２ならば、順方向の電圧Ｖｆ１は
０．５／２［Ｖ］だけ下がる。順方向の電圧Ｖｆ１がこ
こまで下がれば、ダイオードＤ１に電流がほとんど流れ
なくなり、電流Ｉは実用上問題ならない程０になる。
は、所望時間が経過し、通知を電圧可変手段３に通知を
行う。電圧可変手段３は、電源Ｖの電圧を−０．５
［Ｖ］下げる。コンデンサＣ１，Ｃ２の電荷は電圧が下
がった分だけ、電源Ｖ側に流れる。そして、コンデンサ
Ｃ１，Ｃ２がＣ１＝Ｃ２ならば、順方向の電圧Ｖｆ１は
０．５／２［Ｖ］だけ下がる。順方向の電圧Ｖｆ１がこ
こまで下がれば、ダイオードＤ１に電流がほとんど流れ
なくなり、電流Ｉは実用上問題ならない程０になる。
【００１６】このように、寄生ダイオードＤ１が０．７
［Ｖ］以下になるときをタイマ手段２により通知し、電
圧可変手段３により、半導体リレーＳＳＲに供給する電
圧を寄生ダイオードＤ１の順方向の電圧を小さくする方
向に変化させるので、大きな電流を半導体リレーＳＳＲ
に流すことなく、高速に電流を遮断できる。
［Ｖ］以下になるときをタイマ手段２により通知し、電
圧可変手段３により、半導体リレーＳＳＲに供給する電
圧を寄生ダイオードＤ１の順方向の電圧を小さくする方
向に変化させるので、大きな電流を半導体リレーＳＳＲ
に流すことなく、高速に電流を遮断できる。
【００１７】このような装置をＩＣテスタに用いた例を
図３に示し説明する。図において、半導体リレーＳＳＲ
は、一端に、抵抗ｒを介したドライバ１１を接続すると
共に、コンパレータ１２を接続し、他端に被試験対象
（ＤＵＴ）を接続する。つまり、半導体リレーＳＳＲの
他端がピンエレクトロニクス入出力端となる。ダイオー
ド１３，１４は、それぞれアノード，カソードを、ドラ
イバ１１，コンパレータ１２から半導体リレーＳＳＲへ
の信号経路に接続し、それぞれバッファ１５，１６から
電圧がカソード，アノードに供給される。バッファ１
５，１６は、信号経路の電圧をクランプする。ＯＲゲー
ト１７は、ドライバ１１からの過電流検出信号とバッフ
ァ１５，１６からの過電流検出信号とを入力し、これら
の信号の論理和を出力する。Ｄフリップフロップ１８
は、クロック端子にＯＲゲート１７の信号を入力し、Ｄ
端子にハイレベル信号を入力する。レジスタ１９は、リ
セット端子にＤフリップフロップ１８のＱ端子を接続
し、出力により半導体リレーＳＳＲのオン／オフを行
う。
図３に示し説明する。図において、半導体リレーＳＳＲ
は、一端に、抵抗ｒを介したドライバ１１を接続すると
共に、コンパレータ１２を接続し、他端に被試験対象
（ＤＵＴ）を接続する。つまり、半導体リレーＳＳＲの
他端がピンエレクトロニクス入出力端となる。ダイオー
ド１３，１４は、それぞれアノード，カソードを、ドラ
イバ１１，コンパレータ１２から半導体リレーＳＳＲへ
の信号経路に接続し、それぞれバッファ１５，１６から
電圧がカソード，アノードに供給される。バッファ１
５，１６は、信号経路の電圧をクランプする。ＯＲゲー
ト１７は、ドライバ１１からの過電流検出信号とバッフ
ァ１５，１６からの過電流検出信号とを入力し、これら
の信号の論理和を出力する。Ｄフリップフロップ１８
は、クロック端子にＯＲゲート１７の信号を入力し、Ｄ
端子にハイレベル信号を入力する。レジスタ１９は、リ
セット端子にＤフリップフロップ１８のＱ端子を接続
し、出力により半導体リレーＳＳＲのオン／オフを行
う。
【００１８】オン／オフ制御手段２１は、Ｄフリップフ
ロップ１８のリセット端子にリセット信号を出力すると
共に、レジスタ１９にオン／オフ信号を出力し、半導体
リレーＳＳＲのオン／オフを制御する。タイマ手段２２
は、オン／オフ制御手段２１からオフ通知を受けて、所
望時間経過後に通知を行う。電圧可変手段２３は、タイ
マ手段２２の通知を受けて、バッファ１５，１６を制御
し、半導体リレーＳＳＲに供給する電圧を半導体リレー
ＳＳＲの寄生ダイオードの順方向の電圧を小さくする方
向に変化させる。
ロップ１８のリセット端子にリセット信号を出力すると
共に、レジスタ１９にオン／オフ信号を出力し、半導体
リレーＳＳＲのオン／オフを制御する。タイマ手段２２
は、オン／オフ制御手段２１からオフ通知を受けて、所
望時間経過後に通知を行う。電圧可変手段２３は、タイ
マ手段２２の通知を受けて、バッファ１５，１６を制御
し、半導体リレーＳＳＲに供給する電圧を半導体リレー
ＳＳＲの寄生ダイオードの順方向の電圧を小さくする方
向に変化させる。
【００１９】このような装置の動作を以下に説明する。
オン／オフ制御手段２１が、レジスタ１９に”１”を出
力することにより、半導体リレーＳＳＲをオンする。そ
して、レジスタ１９に”０”を出力することにより、半
導体リレーＳＳＲをオフする。このとき、オン／オフ制
御手段２１は、オフ通知をタイマ手段２２に通知する。
タイマ手段２２はタイマ動作を開始し、所望時間経過後
に、電圧可変手段２３に通知を行う。この通知を受け
て、電圧可変手段２３は、バッファ１５，１６を制御
し、半導体リレーＳＳＲに供給する電圧を−０．５
［Ｖ］下げる。
オン／オフ制御手段２１が、レジスタ１９に”１”を出
力することにより、半導体リレーＳＳＲをオンする。そ
して、レジスタ１９に”０”を出力することにより、半
導体リレーＳＳＲをオフする。このとき、オン／オフ制
御手段２１は、オフ通知をタイマ手段２２に通知する。
タイマ手段２２はタイマ動作を開始し、所望時間経過後
に、電圧可変手段２３に通知を行う。この通知を受け
て、電圧可変手段２３は、バッファ１５，１６を制御
し、半導体リレーＳＳＲに供給する電圧を−０．５
［Ｖ］下げる。
【００２０】また、ピンエレクトロニクス入出力端に過
電圧が入力されると、ドライバ１１とバッファ１５，１
６とが過電流を検出し、過電流検出信号を出力する。こ
の過電流検出信号は、ＯＲゲート１７を介してＤフリッ
プフロップ１８のクロック端子に入力される。そして、
Ｄフリップフロップ１８は、レジスタ１９にリセット信
号を出力する。この結果、レジスタ１９は半導体リレー
ＳＳＲをオフし、過電圧保護が行われる。
電圧が入力されると、ドライバ１１とバッファ１５，１
６とが過電流を検出し、過電流検出信号を出力する。こ
の過電流検出信号は、ＯＲゲート１７を介してＤフリッ
プフロップ１８のクロック端子に入力される。そして、
Ｄフリップフロップ１８は、レジスタ１９にリセット信
号を出力する。この結果、レジスタ１９は半導体リレー
ＳＳＲをオフし、過電圧保護が行われる。
【００２１】このように、ＩＣテスタに用いた場合、高
速に電流を遮断できるので、高速に試験を行うことがで
きる。例えば、ＩＤＤＱ（電源端に流れるリーク電流）
測定のような微少電流の測定をピンを切り替えて行う場
合に、高速に電流を遮断できるので、高速に被試験対象
の試験を行うことができる。
速に電流を遮断できるので、高速に試験を行うことがで
きる。例えば、ＩＤＤＱ（電源端に流れるリーク電流）
測定のような微少電流の測定をピンを切り替えて行う場
合に、高速に電流を遮断できるので、高速に被試験対象
の試験を行うことができる。
【００２２】なお、本発明はこれに限定されるものでは
なく、以下のものでもよい。図３の装置において、過電
圧保護動作時は、高速に電流を遮断できる構成にしなか
ったが、高速に電流を遮断できるようにレジスタ１９の
出力をオフ通知として、タイマ手段２２に与える構成に
してもよい。
なく、以下のものでもよい。図３の装置において、過電
圧保護動作時は、高速に電流を遮断できる構成にしなか
ったが、高速に電流を遮断できるようにレジスタ１９の
出力をオフ通知として、タイマ手段２２に与える構成に
してもよい。
【００２３】
【発明の効果】本発明によれば、以下のような効果があ
る。請求項１，２によれば、オフ時から所望時間経過時
をタイマ手段により通知し、電圧可変手段により、半導
体リレーに供給する電圧を寄生ダイオードの順方向の電
圧を小さくする方向に変化させるので、大きな電流を半
導体リレーに流すことなく、高速に電流を遮断できる。
る。請求項１，２によれば、オフ時から所望時間経過時
をタイマ手段により通知し、電圧可変手段により、半導
体リレーに供給する電圧を寄生ダイオードの順方向の電
圧を小さくする方向に変化させるので、大きな電流を半
導体リレーに流すことなく、高速に電流を遮断できる。
【００２４】請求項３によれば、半導体リレー制御装置
をＩＣテスタに用いたので、高速に電流を遮断できるの
で、高速に被試験対象の試験を行うことができる。
をＩＣテスタに用いたので、高速に電流を遮断できるの
で、高速に被試験対象の試験を行うことができる。
【図１】本発明の一実施例を示した構成図である。
【図２】図１の装置の動作を説明した図である。
【図３】本発明のその他の実施例を示した構成図であ
る。
る。
【図４】従来の半導体リレー制御装置の構成を示した図
である。
である。
【図５】半導体リレーＳＳＲのオフ時の等価回路を示し
た図である。
た図である。
【図６】図４の装置の動作を説明した図である。
ＳＳＲ 半導体リレー １ オン／オフ制御手段 ２ タイマ手段 ３ 電圧可変手段 １１ ドライバ ２１ オン／オフ制御手段 ２２ タイマ手段 ２３ 電圧可変手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−135459（ＪＰ，Ａ) 特開 平２−309811（ＪＰ，Ａ) 特開 平９−18320（ＪＰ，Ａ) 特開 平２−250522（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00
Claims (3)
- 【請求項１】 半導体リレーのオン／オフの制御を行う
半導体リレー制御装置において、 前記半導体リレーのオン／オフを制御するオン／オフ制
御手段と、 このオン／オフ制御手段からオフ通知を受けて、所望時
間経過後に通知を行うタイマ手段と、 このタイマ手段の通知を受けて、前記半導体リレーに供
給する電圧を半導体リレーの寄生ダイオードの順方向の
電圧を小さくする方向に変化させる電圧可変手段とを有
することを特徴とする半導体リレー制御装置。 - 【請求項２】 タイマ手段の所望時間は、半導体リレー
の寄生ダイオードの順方向の電圧がフォーワード電圧以
下のときに設定することを特徴とする請求項１記載の半
導体リレー制御装置。 - 【請求項３】 ドライバから被試験対象への信号経路上
に、ダイオードを介して、信号経路の電圧をクランプす
るバッファが設けられた後に、半導体リレーが被試験対
象への信号経路上に設けられるＩＣテスタに用いられ、
電圧可変手段によりバッファの電圧が制御されることを
特徴とする請求項１または２記載の半導体リレー制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12853198A JP3353290B2 (ja) | 1998-05-12 | 1998-05-12 | 半導体リレー制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12853198A JP3353290B2 (ja) | 1998-05-12 | 1998-05-12 | 半導体リレー制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330933A JPH11330933A (ja) | 1999-11-30 |
| JP3353290B2 true JP3353290B2 (ja) | 2002-12-03 |
Family
ID=14987063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12853198A Expired - Fee Related JP3353290B2 (ja) | 1998-05-12 | 1998-05-12 | 半導体リレー制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353290B2 (ja) |
-
1998
- 1998-05-12 JP JP12853198A patent/JP3353290B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330933A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080030257A1 (en) | Driver Circuit for a Semiconductor Power Switching Element | |
| US4885476A (en) | Power-on reset circuit | |
| JPH04304015A (ja) | 電子スイッチ用短絡保護回路 | |
| JPH05308717A (ja) | 短絡保護回路 | |
| US6211709B1 (en) | Pulse generating apparatus | |
| KR101366768B1 (ko) | 집적된 결함 출력/결함 반응 지연 회로 | |
| JP3353290B2 (ja) | 半導体リレー制御装置 | |
| CN114667681A (zh) | 栅极驱动电路 | |
| CN112783250B (zh) | 控制流入电路模块之电流量的方法及相关的芯片 | |
| JPH01321382A (ja) | Ｍｏｓトランジスタの試験回路 | |
| KR100354726B1 (ko) | 집적형 전력 증폭단을 제어하기 위한 방법 및 장치 | |
| CN220357192U (zh) | 一种动态半导体性能测试电路及系统 | |
| US20060214812A1 (en) | Measurement of output voltage characteristics on dynamic logic signals | |
| JPH08308092A (ja) | 高耐圧ブレーカ装置 | |
| WO2022255008A1 (ja) | ゲート駆動装置 | |
| JP4380601B2 (ja) | 半導体装置の試験を行うための回路及び半導体装置の試験装置 | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
| JPH065241B2 (ja) | 導通／絶縁試験機 | |
| JPH0661962A (ja) | 半導体フライングキャパシタ・マルチプレクサ | |
| KR100237755B1 (ko) | 논리회로의 스턱 오픈 고장 검출회로 | |
| JPS6342483A (ja) | 半導体装置のテスト回路 | |
| JPH08292227A (ja) | 終端回路 | |
| CN115967265A (zh) | 防过充软启动电路及方法及包括其的buck电路、开关电源 | |
| JP2001242224A (ja) | 入力保護装置 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |