JP2001242224A - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JP2001242224A JP2001242224A JP2000055856A JP2000055856A JP2001242224A JP 2001242224 A JP2001242224 A JP 2001242224A JP 2000055856 A JP2000055856 A JP 2000055856A JP 2000055856 A JP2000055856 A JP 2000055856A JP 2001242224 A JP2001242224 A JP 2001242224A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- clamp voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 装置自体を小型化することが可能であると共
に、入力がオープン状態となった信号処理回路の飽和を
防止することが可能な入力保護回路を提供することを目
的とする。 【解決手段】 被試験対象の大規模集積回路の出力ピン
に複数の測定回路を接続し、試験目的に対応する測定回
路に前記出力ピンの出力信号を選択入力するＬＳＩテス
トシステムの入力保護装置において、前記測定回路の信
号入力経路に挿入され、信号切換信号によって前記出力
ピンの出力信号を前記測定回路に選択入力するスイッチ
回路と、前記測定回路の信号入力経路に、ダイオードを
介してクランプ電圧を印加するクランプ回路と、前記ク
ランプ電圧の電圧切換を行なうクランプ電圧切換部を備
え、前記クランプ電圧切換部は、前記測定回路に前記出
力ピンの出力信号が入力された信号入力経路の前記クラ
ンプ回路に、入力保護に必要なクランプ電圧を印加し、
前記ＬＳＩの出力ピンの出力信号が遮断された信号経路
の前記クランプ回路に、測定回路の入力電位の飽和を避
けるためのクランプ電圧を印加するように構成した。
に、入力がオープン状態となった信号処理回路の飽和を
防止することが可能な入力保護回路を提供することを目
的とする。 【解決手段】 被試験対象の大規模集積回路の出力ピン
に複数の測定回路を接続し、試験目的に対応する測定回
路に前記出力ピンの出力信号を選択入力するＬＳＩテス
トシステムの入力保護装置において、前記測定回路の信
号入力経路に挿入され、信号切換信号によって前記出力
ピンの出力信号を前記測定回路に選択入力するスイッチ
回路と、前記測定回路の信号入力経路に、ダイオードを
介してクランプ電圧を印加するクランプ回路と、前記ク
ランプ電圧の電圧切換を行なうクランプ電圧切換部を備
え、前記クランプ電圧切換部は、前記測定回路に前記出
力ピンの出力信号が入力された信号入力経路の前記クラ
ンプ回路に、入力保護に必要なクランプ電圧を印加し、
前記ＬＳＩの出力ピンの出力信号が遮断された信号経路
の前記クランプ回路に、測定回路の入力電位の飽和を避
けるためのクランプ電圧を印加するように構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路の過電圧
入力に対する保護装置に関するものである。
入力に対する保護装置に関するものである。
【０００２】
【従来の技術】従来の入力保護装置の一例を図２を用い
て説明する。同図は、ＬＳＩテストシステムの信号入力
部の一例である。
て説明する。同図は、ＬＳＩテストシステムの信号入力
部の一例である。
【０００３】ＬＳＩテストシステムはテスト対象のＬＳ
Ｉ（ＤＵＴ：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）の
出力ピンの数に応じ、数１０ピンから数１００ピン分の
入力信号を同時に扱う。そのため同じ回路構造を持つ測
定回路がＤＵＴの出力数だけ用意され、それぞれが同時
に測定を行う。同図の例では各出力ピン用の測定部は２
つの信号経路Ａ及びＢがあり、各出力ピンに対して信号
経路Ａが選択された場合、オンオフ制御部１０からスイ
ッチ回路ＳＷＡ１〜ＳＷＡ３をオンとする制御信号が各
スイッチ回路に出力され、オンオフ制御部２０からスイ
ッチ回路ＳＷＢ１〜ＳＷＢ３をオフとする制御信号が各
スイッチ回路に出力される。これによって各出力ピンの
出力が信号経路Ａに接続された測定回路（図示せず。）
に入力される。同様に、各出力ピンに対して信号経路Ｂ
が選択された場合、オンオフ制御部１０からスイッチ回
路ＳＷＡ１〜ＳＷＡ３をオフとする制御信号が各スイッ
チ回路に出力され、オンオフ制御部２０からスイッチ回
路ＳＷＢ１からＳＷＢ３をオンとする制御信号が各スイ
ッチ回路に出力される。これによって各出力ピンの出力
が信号経路Ｂに接続された測定回路に入力される。
Ｉ（ＤＵＴ：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）の
出力ピンの数に応じ、数１０ピンから数１００ピン分の
入力信号を同時に扱う。そのため同じ回路構造を持つ測
定回路がＤＵＴの出力数だけ用意され、それぞれが同時
に測定を行う。同図の例では各出力ピン用の測定部は２
つの信号経路Ａ及びＢがあり、各出力ピンに対して信号
経路Ａが選択された場合、オンオフ制御部１０からスイ
ッチ回路ＳＷＡ１〜ＳＷＡ３をオンとする制御信号が各
スイッチ回路に出力され、オンオフ制御部２０からスイ
ッチ回路ＳＷＢ１〜ＳＷＢ３をオフとする制御信号が各
スイッチ回路に出力される。これによって各出力ピンの
出力が信号経路Ａに接続された測定回路（図示せず。）
に入力される。同様に、各出力ピンに対して信号経路Ｂ
が選択された場合、オンオフ制御部１０からスイッチ回
路ＳＷＡ１〜ＳＷＡ３をオフとする制御信号が各スイッ
チ回路に出力され、オンオフ制御部２０からスイッチ回
路ＳＷＢ１からＳＷＢ３をオンとする制御信号が各スイ
ッチ回路に出力される。これによって各出力ピンの出力
が信号経路Ｂに接続された測定回路に入力される。
【０００４】またすべての測定回路には、ＤＵＴからの
過大電圧による損傷を避けるため、図３に示すようなダ
イオードによるクランプ回路が設けられている。
過大電圧による損傷を避けるため、図３に示すようなダ
イオードによるクランプ回路が設けられている。
【０００５】図３のような回路においてアンプＡＭＰの
入力を保護する場合、ダイオードＤ３とＤ４にクランプ
したい正クランプ電圧ＶCLMP+と負クランプ電圧ＶCLMP-
を印加することにより、アンプＡＭＰの入力に前記正ク
ランプ電圧ＶCLMP+と負クランプ電圧ＶCLMP-を超える電
圧が入力されることを防止することが可能である。この
ようなクランプ回路の場合、クランプされる電圧範囲
は、ダイオードＤ３の電圧降下をＶＤ３、ダイオードＤ
４の電圧降下ＶＤ４とすると｛（ＶCLMP+）＋ＶＤ３｝
以上、｛（ＶCLMP-）−ＶＤ４｝以下となる。
入力を保護する場合、ダイオードＤ３とＤ４にクランプ
したい正クランプ電圧ＶCLMP+と負クランプ電圧ＶCLMP-
を印加することにより、アンプＡＭＰの入力に前記正ク
ランプ電圧ＶCLMP+と負クランプ電圧ＶCLMP-を超える電
圧が入力されることを防止することが可能である。この
ようなクランプ回路の場合、クランプされる電圧範囲
は、ダイオードＤ３の電圧降下をＶＤ３、ダイオードＤ
４の電圧降下ＶＤ４とすると｛（ＶCLMP+）＋ＶＤ３｝
以上、｛（ＶCLMP-）−ＶＤ４｝以下となる。
【０００６】
【発明が解決しようとする課題】しかしながら図２で説
明した従来の入力保護装置では、複数の測定回路がスイ
ッチ回路によって選択されるため、選択されていない信
号経路の入力がオープン状態となる。一般的に測定回路
等の信号処理回路では入力部に次段の入力リーク電流が
存在し、入力がオープン状態になったとき、このリーク
電流が基板等の浮遊容量に積分されて入力電位が上昇
（または下降）して行き、最終的には信号処理回路を飽
和させてしまうような電位に達してしまう。
明した従来の入力保護装置では、複数の測定回路がスイ
ッチ回路によって選択されるため、選択されていない信
号経路の入力がオープン状態となる。一般的に測定回路
等の信号処理回路では入力部に次段の入力リーク電流が
存在し、入力がオープン状態になったとき、このリーク
電流が基板等の浮遊容量に積分されて入力電位が上昇
（または下降）して行き、最終的には信号処理回路を飽
和させてしまうような電位に達してしまう。
【０００７】信号処理回路が飽和すると、様々な問題が
発生する場合がある。例えば信号処理回路が、その出力
に負荷抵抗が接続されている増幅器の場合、入力が飽和
すると、出力に大きな電圧が発生し、そこから負荷抵抗
に大きな電流が流れる。この電流は増幅器の電源電流で
あり、すべてのピン分の電流の総和がシステム全体の無
駄な消費電力となってしまう。
発生する場合がある。例えば信号処理回路が、その出力
に負荷抵抗が接続されている増幅器の場合、入力が飽和
すると、出力に大きな電圧が発生し、そこから負荷抵抗
に大きな電流が流れる。この電流は増幅器の電源電流で
あり、すべてのピン分の電流の総和がシステム全体の無
駄な消費電力となってしまう。
【０００８】これを防ぐ一つの方法に、それぞれのスイ
ッチ回路と信号処理回路の間に、信号処理経路が選択さ
れていないとき、信号処理回路が飽和しないような電位
を入力に印加するスイッチ構造を設けることが挙げられ
るが、この方法では、ＤＵＴのすべての出力ピン数に信
号経路数を乗じた数のスイッチ構造が必要となるため、
部品点数が増大しコストの増大を招くと共に、システム
全体を小型化することが困難になるという問題点が発生
する。
ッチ回路と信号処理回路の間に、信号処理経路が選択さ
れていないとき、信号処理回路が飽和しないような電位
を入力に印加するスイッチ構造を設けることが挙げられ
るが、この方法では、ＤＵＴのすべての出力ピン数に信
号経路数を乗じた数のスイッチ構造が必要となるため、
部品点数が増大しコストの増大を招くと共に、システム
全体を小型化することが困難になるという問題点が発生
する。
【０００９】また、他にも信号処理回路の入力のリーク
電流が比較的小さい場合は、（リーク電流）×（抵抗
値）が信号処理回路の無駄な消費電力を抑えるような大
きさになる抵抗を入力と接地電位との間に接続する方法
があるが、この信号処理回路がＤＵＴに対して大きな入
力抵抗を示す必要がある場合、前記抵抗によって信号処
理回路の入力抵抗が下がってしまうという問題点があ
る。
電流が比較的小さい場合は、（リーク電流）×（抵抗
値）が信号処理回路の無駄な消費電力を抑えるような大
きさになる抵抗を入力と接地電位との間に接続する方法
があるが、この信号処理回路がＤＵＴに対して大きな入
力抵抗を示す必要がある場合、前記抵抗によって信号処
理回路の入力抵抗が下がってしまうという問題点があ
る。
【００１０】本発明は、上記課題を解決するもので、装
置自体を小型化することが可能であると共に、入力がオ
ープン状態となった信号処理回路の飽和を防止すること
が可能な入力保護回路を提供することを目的とする。
置自体を小型化することが可能であると共に、入力がオ
ープン状態となった信号処理回路の飽和を防止すること
が可能な入力保護回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために請求項１と２に記載の発明では、被試験対象の
大規模集積回路（ＬＳＩ）の出力ピンに複数の測定回路
を接続し、試験目的に対応する測定回路に前記出力ピン
の出力信号を選択入力するＬＳＩテストシステムの入力
保護装置において、前記測定回路の信号入力経路に挿入
され、信号切換信号によって前記出力ピンの出力信号を
前記測定回路に選択入力するスイッチ回路と、前記測定
回路の信号入力経路に、ダイオードを介してクランプ電
圧を印加するクランプ回路と、前記クランプ電圧の電圧
切換を行なうクランプ電圧切換部を備え、前記クランプ
電圧切換部は、前記測定回路に前記出力ピンの出力信号
が入力された信号入力経路の前記クランプ回路に、入力
保護に必要なクランプ電圧を印加し、前記ＬＳＩの出力
ピンの出力信号が遮断された信号経路の前記クランプ回
路に、測定回路の入力電位の飽和を避けるためのクラン
プ電圧を印加するように構成されたことを特徴とするも
のである。
るために請求項１と２に記載の発明では、被試験対象の
大規模集積回路（ＬＳＩ）の出力ピンに複数の測定回路
を接続し、試験目的に対応する測定回路に前記出力ピン
の出力信号を選択入力するＬＳＩテストシステムの入力
保護装置において、前記測定回路の信号入力経路に挿入
され、信号切換信号によって前記出力ピンの出力信号を
前記測定回路に選択入力するスイッチ回路と、前記測定
回路の信号入力経路に、ダイオードを介してクランプ電
圧を印加するクランプ回路と、前記クランプ電圧の電圧
切換を行なうクランプ電圧切換部を備え、前記クランプ
電圧切換部は、前記測定回路に前記出力ピンの出力信号
が入力された信号入力経路の前記クランプ回路に、入力
保護に必要なクランプ電圧を印加し、前記ＬＳＩの出力
ピンの出力信号が遮断された信号経路の前記クランプ回
路に、測定回路の入力電位の飽和を避けるためのクラン
プ電圧を印加するように構成されたことを特徴とするも
のである。
【００１２】請求項２に記載の発明では、請求項１に記
載の発明において、前記クランプ回路は、前記信号入力
経路にアノードを接続し、カソードに正のクランプ電圧
が印加された第１のダイオードと、前記信号入力経路に
カソードを接続し、アノードに負のクランプ電圧が印加
された第２のダイオードによって構成されたことを特徴
とするものである。
載の発明において、前記クランプ回路は、前記信号入力
経路にアノードを接続し、カソードに正のクランプ電圧
が印加された第１のダイオードと、前記信号入力経路に
カソードを接続し、アノードに負のクランプ電圧が印加
された第２のダイオードによって構成されたことを特徴
とするものである。
【００１３】このような構成によれば、本発明に係わる
入力保護装置は、信号処理回路が選択されている場合
と、選択されていない場合とで、それぞれ異なるクラン
プ電圧をクランプ回路に印加することが可能となる。
入力保護装置は、信号処理回路が選択されている場合
と、選択されていない場合とで、それぞれ異なるクラン
プ電圧をクランプ回路に印加することが可能となる。
【００１４】請求項３に記載の発明では、入力保護回路
において、入力端子から電子回路（ＡＭＰ）までの信号
入力経路に挿入され、信号遮断信号（ＣＬＲ）によって
入力信号を遮断するスイッチ回路（ＲＬ１）と、前記入
力端子に入力される信号レベルを検出し、これを電気信
号に変換する信号レベル変換手段と、前記信号レベル変
換手段の出力を検出して入力端子に過大な入力信号が印
加された時、前記信号遮断信号（ＣＬＲ）を発生して前
記入力信号を遮断する過電圧検出部（Ｕ１０）を備えた
ことを特徴とするものである。
において、入力端子から電子回路（ＡＭＰ）までの信号
入力経路に挿入され、信号遮断信号（ＣＬＲ）によって
入力信号を遮断するスイッチ回路（ＲＬ１）と、前記入
力端子に入力される信号レベルを検出し、これを電気信
号に変換する信号レベル変換手段と、前記信号レベル変
換手段の出力を検出して入力端子に過大な入力信号が印
加された時、前記信号遮断信号（ＣＬＲ）を発生して前
記入力信号を遮断する過電圧検出部（Ｕ１０）を備えた
ことを特徴とするものである。
【００１５】請求項４に記載の発明では、請求項３に記
載の発明において、前記信号レベル変換手段は、前記信
号入力経路にアノードを接続したダイオード（Ｄ１１）
と、前記ダイオード（Ｄ１１）のカソードをコレクタに
接続し、ベースに正クランプ電圧（ＶCLMP+）を印加さ
れたトランジスタ（Ｑ１）と、前記トランジスタ（Ｑ
１）のエミッタにカソードを接続され、アノードを接地
電位に接続されたツェナーダイオード（Ｄ１３）と、前
記ツェナーダイオード（Ｄ１３）に並列接続された抵抗
（Ｒ１１）と、前記信号入力経路にカソードを接続した
ダイオード（Ｄ１２）と、前記ダイオード（Ｄ１２）の
アノードをエミッタに接続し、ベースに負クランプ電圧
（ＶCLMP-）を印加されたトランジスタ（Ｑ２）と、前
記トランジスタ（Ｑ２）のコレクタにアノードを接続さ
れ、カソードを接地電位に接続されたツェナーダイオー
ド（Ｄ１４）と、前記ツェナーダイオード（Ｄ１４）に
並列接続された抵抗（Ｒ１２）によって構成されたこと
を特徴とするものである。
載の発明において、前記信号レベル変換手段は、前記信
号入力経路にアノードを接続したダイオード（Ｄ１１）
と、前記ダイオード（Ｄ１１）のカソードをコレクタに
接続し、ベースに正クランプ電圧（ＶCLMP+）を印加さ
れたトランジスタ（Ｑ１）と、前記トランジスタ（Ｑ
１）のエミッタにカソードを接続され、アノードを接地
電位に接続されたツェナーダイオード（Ｄ１３）と、前
記ツェナーダイオード（Ｄ１３）に並列接続された抵抗
（Ｒ１１）と、前記信号入力経路にカソードを接続した
ダイオード（Ｄ１２）と、前記ダイオード（Ｄ１２）の
アノードをエミッタに接続し、ベースに負クランプ電圧
（ＶCLMP-）を印加されたトランジスタ（Ｑ２）と、前
記トランジスタ（Ｑ２）のコレクタにアノードを接続さ
れ、カソードを接地電位に接続されたツェナーダイオー
ド（Ｄ１４）と、前記ツェナーダイオード（Ｄ１４）に
並列接続された抵抗（Ｒ１２）によって構成されたこと
を特徴とするものである。
【００１６】請求項５に記載の発明では、請求項３に記
載の発明において、前記過電圧検出部（Ｕ１０）は、前
記ツェナーダイオード（Ｄ１３）のカソード電位（Ｖ
＋）と前記ツェナーダイオード（Ｄ１４）のアノード電
位（Ｖ−）を検出し、前記信号遮断信号（ＣＬＲ）を発
生するように構成されたこと特徴とするものである。
載の発明において、前記過電圧検出部（Ｕ１０）は、前
記ツェナーダイオード（Ｄ１３）のカソード電位（Ｖ
＋）と前記ツェナーダイオード（Ｄ１４）のアノード電
位（Ｖ−）を検出し、前記信号遮断信号（ＣＬＲ）を発
生するように構成されたこと特徴とするものである。
【００１７】このような構成によれば、本発明に係わる
入力保護装置は、入力端子に過大な入力信号が印加され
た場合、即座に入力信号を遮断することが可能となる。
入力保護装置は、入力端子に過大な入力信号が印加され
た場合、即座に入力信号を遮断することが可能となる。
【００１８】請求項６に記載の発明では、請求項３に記
載の発明において、前記過電圧検出部（Ｕ１０）は、外
部回路との信号を授受する外部信号端子を具備したこと
特徴とするものである。
載の発明において、前記過電圧検出部（Ｕ１０）は、外
部回路との信号を授受する外部信号端子を具備したこと
特徴とするものである。
【００１９】このような構成によれば、外部回路からの
信号により、例えば、一旦遮断された入力信号を再入力
することが可能となる。
信号により、例えば、一旦遮断された入力信号を再入力
することが可能となる。
【００２０】請求項７に記載の発明では、請求項３に記
載の発明において、前記スイッチ回路（ＲＬ１）は、電
磁開閉器（リレー）を用いたことを特徴とするものであ
る。
載の発明において、前記スイッチ回路（ＲＬ１）は、電
磁開閉器（リレー）を用いたことを特徴とするものであ
る。
【００２１】このような構成によれば、本発明の入力保
護装置は、大電流を流すことが要求される電子回路にお
いても容易に対応することが可能となる。
護装置は、大電流を流すことが要求される電子回路にお
いても容易に対応することが可能となる。
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係る入力保護装置の一実施例
を示す回路図である。同図において、従来例と同様のも
のは同一の符号を付し、その説明を省略する。
説明する。図１は本発明に係る入力保護装置の一実施例
を示す回路図である。同図において、従来例と同様のも
のは同一の符号を付し、その説明を省略する。
【００２２】図１において図２の従来例と異なる点は、
クランプ電圧切換部Ｕ１及びＵ２を備えた点である。ク
ランプ電圧切換部Ｕ１は、信号経路Ａに接続された第１
及び第２のダイオードに印加する正クランプ電圧（ＶＡ
CLMP+）と負クランプ電圧（ＶＡCLMP-）を発生し、クラ
ンプ電圧切換部Ｕ２は、信号経路Ｂに接続された第１及
び第２のダイオードに印加する正クランプ電圧（ＶＢ
CLMP+）と負クランプ電圧（ＶＢCLMP-）を発生する。
クランプ電圧切換部Ｕ１及びＵ２を備えた点である。ク
ランプ電圧切換部Ｕ１は、信号経路Ａに接続された第１
及び第２のダイオードに印加する正クランプ電圧（ＶＡ
CLMP+）と負クランプ電圧（ＶＡCLMP-）を発生し、クラ
ンプ電圧切換部Ｕ２は、信号経路Ｂに接続された第１及
び第２のダイオードに印加する正クランプ電圧（ＶＢ
CLMP+）と負クランプ電圧（ＶＢCLMP-）を発生する。
【００２３】同図において、例えば信号経路Ａが選択さ
れた場合、従来例と同様にオンオフ制御部１０からスイ
ッチ回路ＳＷＡ１〜ＳＷＡ３をオンとする制御信号が各
スイッチ回路に出力され、制御部２０からスイッチ回路
ＳＷＢ１〜ＳＷＢ３をオフする制御信号が各スイッチ回
路に出力される。これによって、各出力ピンの出力が信
号経路Ａに接続された測定回路に入力される。この時、
同時にクランプ電圧切換部Ｕ１は、信号経路Ａに接続さ
れた第１及び第２のダイオードにＤＵＴからの入力に対
して信号経路Ａに接続された信号処理回路を保護する正
クランプ電圧（ＶＡCLMP+）と負クランプ電圧（ＶＢ
CLMP-）を印加し、クランプ電圧切換部Ｕ２は、信号経
路Ｂに接続された第１及び第２のダイオードに信号処理
回路が飽和しない値に調整された正クランプ電圧（ＶＢ
CLMP+）と負クランプ電圧（ＶＢCLMP-）を印加する。
れた場合、従来例と同様にオンオフ制御部１０からスイ
ッチ回路ＳＷＡ１〜ＳＷＡ３をオンとする制御信号が各
スイッチ回路に出力され、制御部２０からスイッチ回路
ＳＷＢ１〜ＳＷＢ３をオフする制御信号が各スイッチ回
路に出力される。これによって、各出力ピンの出力が信
号経路Ａに接続された測定回路に入力される。この時、
同時にクランプ電圧切換部Ｕ１は、信号経路Ａに接続さ
れた第１及び第２のダイオードにＤＵＴからの入力に対
して信号経路Ａに接続された信号処理回路を保護する正
クランプ電圧（ＶＡCLMP+）と負クランプ電圧（ＶＢ
CLMP-）を印加し、クランプ電圧切換部Ｕ２は、信号経
路Ｂに接続された第１及び第２のダイオードに信号処理
回路が飽和しない値に調整された正クランプ電圧（ＶＢ
CLMP+）と負クランプ電圧（ＶＢCLMP-）を印加する。
【００２４】また、同様に、信号経路Ｂが選択された場
合、オンオフ制御部１０からスイッチ回路ＳＷＡ１〜Ｓ
ＷＡ３をオフとする制御信号が各スイッチ回路に出力さ
れ、制御部２０からスイッチ回路ＳＷＢ１〜ＳＷＢ３を
オンする制御信号が各スイッチ回路に出力される。これ
によって、各出力ピンの出力が信号経路Ｂに接続された
測定回路に入力される。この時、同時にクランプ電圧切
換部Ｕ１は、信号経路Ａに接続された第１及び第２のダ
イオードに信号処理回路が飽和しない値に調整された正
クランプ電圧（ＶＡCLMP+）と負クランプ電圧（ＶＢ
CLMP-）を印加し、クランプ電圧切換部Ｕ２は、信号経
路Ｂに接続された第１及び第２のダイオードにＤＵＴか
らの入力に対して信号経路Ａに接続された信号処理回路
を保護する正クランプ電圧（ＶＢCLMP+）と負クランプ
電圧（ＶＢCLMP-）を印加する。
合、オンオフ制御部１０からスイッチ回路ＳＷＡ１〜Ｓ
ＷＡ３をオフとする制御信号が各スイッチ回路に出力さ
れ、制御部２０からスイッチ回路ＳＷＢ１〜ＳＷＢ３を
オンする制御信号が各スイッチ回路に出力される。これ
によって、各出力ピンの出力が信号経路Ｂに接続された
測定回路に入力される。この時、同時にクランプ電圧切
換部Ｕ１は、信号経路Ａに接続された第１及び第２のダ
イオードに信号処理回路が飽和しない値に調整された正
クランプ電圧（ＶＡCLMP+）と負クランプ電圧（ＶＢ
CLMP-）を印加し、クランプ電圧切換部Ｕ２は、信号経
路Ｂに接続された第１及び第２のダイオードにＤＵＴか
らの入力に対して信号経路Ａに接続された信号処理回路
を保護する正クランプ電圧（ＶＢCLMP+）と負クランプ
電圧（ＶＢCLMP-）を印加する。
【００２５】ここで、上記の説明にある信号処理回路が
飽和しない値に調整された正クランプ電圧と負クランプ
電圧とは、この正クランプ電圧と負クランプ電圧の電圧
範囲を充分に狭くした値のことであり、前記第１及び第
２のダイオードに充分に狭い範囲のクランプ電圧を設定
することにより、信号経路の入力リーク電流によって信
号処理回路の入力電位が変化しようとしても、電圧範囲
が絞られたクランプ回路によって電圧の変化可能範囲が
制限され信号経路内部の飽和が回避される。従って、こ
のような動作により、入力がオープン状態となった信号
処理回路の飽和を防止することが可能となる。
飽和しない値に調整された正クランプ電圧と負クランプ
電圧とは、この正クランプ電圧と負クランプ電圧の電圧
範囲を充分に狭くした値のことであり、前記第１及び第
２のダイオードに充分に狭い範囲のクランプ電圧を設定
することにより、信号経路の入力リーク電流によって信
号処理回路の入力電位が変化しようとしても、電圧範囲
が絞られたクランプ回路によって電圧の変化可能範囲が
制限され信号経路内部の飽和が回避される。従って、こ
のような動作により、入力がオープン状態となった信号
処理回路の飽和を防止することが可能となる。
【００２６】また、上記に説明した入力保護回路のほか
にも、図４に示すような構成のものがある。同図におい
て、入力端子は例えばリレーを用いたスイッチ回路ＲＬ
１の固定接点に接続され、このスイッチ回路ＲＬ１の可
動接点は、例えばアンプＡＭＰ等の電子回路の入力端子
に接続される。また、このスイッチ回路ＲＬ１は過電圧
検出部Ｕ１０から出力される信号遮断信号ＣＬＲによっ
てオンオフされる。
にも、図４に示すような構成のものがある。同図におい
て、入力端子は例えばリレーを用いたスイッチ回路ＲＬ
１の固定接点に接続され、このスイッチ回路ＲＬ１の可
動接点は、例えばアンプＡＭＰ等の電子回路の入力端子
に接続される。また、このスイッチ回路ＲＬ１は過電圧
検出部Ｕ１０から出力される信号遮断信号ＣＬＲによっ
てオンオフされる。
【００２７】前記スイッチ回路ＲＬ１の可動接点にはダ
イオードＤ１１のアノードが接続され、このダイオード
Ｄ１１のカソードはベースに正クランプ電圧ＶCLMP+を
印加されたトランジスタＱ１のコレクタに接続される。
イオードＤ１１のアノードが接続され、このダイオード
Ｄ１１のカソードはベースに正クランプ電圧ＶCLMP+を
印加されたトランジスタＱ１のコレクタに接続される。
【００２８】前記トランジスタＱ１のエミッタにはツェ
ナーダイオードＤ１３のカソードが接続され、このツェ
ナーダイオードＤ１３のアノードは接地電位に接続され
ている。また、このこのツェナーダイオードＤ１３には
抵抗Ｒ１１が並列に接続されている。
ナーダイオードＤ１３のカソードが接続され、このツェ
ナーダイオードＤ１３のアノードは接地電位に接続され
ている。また、このこのツェナーダイオードＤ１３には
抵抗Ｒ１１が並列に接続されている。
【００２９】また、前記スイッチ回路ＲＬ１の可動接点
にはダイオードＤ１２のカソードが接続され、このダイ
オードＤ１２のアノードはベースに負クランプ電圧Ｖ
CLMP-を印加されたトランジスタＱ２のエミッタに接続
される。
にはダイオードＤ１２のカソードが接続され、このダイ
オードＤ１２のアノードはベースに負クランプ電圧Ｖ
CLMP-を印加されたトランジスタＱ２のエミッタに接続
される。
【００３０】前記トランジスタＱ２のコレクタにはツェ
ナーダイオードＤ１４のアノードが接続され、このツェ
ナーダイオードＤ１４のカソードは接地電位に接続され
ている。また、このこのツェナーダイオードＤ１４には
抵抗Ｒ１２が並列に接続されている。
ナーダイオードＤ１４のアノードが接続され、このツェ
ナーダイオードＤ１４のカソードは接地電位に接続され
ている。また、このこのツェナーダイオードＤ１４には
抵抗Ｒ１２が並列に接続されている。
【００３１】更に、前記ツェナーダイオードＤ１３のカ
ソード電位Ｖ＋と前記ツェナーダイオードＤ１４のアノ
ード電位Ｖ−は、前記信号遮断信号ＣＬＲを出力すると
共に制御回路ＣＰＵに割り込み信号を出力するＩＮＴ端
子とリセット信号を入力するＲＳＴ端子を備えた過電圧
検出部Ｕ１０に入力される。
ソード電位Ｖ＋と前記ツェナーダイオードＤ１４のアノ
ード電位Ｖ−は、前記信号遮断信号ＣＬＲを出力すると
共に制御回路ＣＰＵに割り込み信号を出力するＩＮＴ端
子とリセット信号を入力するＲＳＴ端子を備えた過電圧
検出部Ｕ１０に入力される。
【００３２】このような構成の回路において、入力端子
から前記正クランプ電圧ＶCLMP+または、負クランプ電
圧ＶCLMP-を超える電位の入力信号Ｖｉｎが印加された
場合、トランジスタＱ１またはＱ２がオンとなり、過電
圧検出部Ｕ１０に入力されるカソード電位Ｖ＋またはア
ノード電位Ｖ−をツェナーダイオードＤ１３またはツェ
ナーダイオードＤ１４のツェナー電圧に変化させる。過
電圧検出部Ｕ１０はこれを検知し、スイッチ回路ＲＬ１
をオフすると共に、制御回路ＣＰＵに割り込み信号を出
力しエラー処理を要求する。
から前記正クランプ電圧ＶCLMP+または、負クランプ電
圧ＶCLMP-を超える電位の入力信号Ｖｉｎが印加された
場合、トランジスタＱ１またはＱ２がオンとなり、過電
圧検出部Ｕ１０に入力されるカソード電位Ｖ＋またはア
ノード電位Ｖ−をツェナーダイオードＤ１３またはツェ
ナーダイオードＤ１４のツェナー電圧に変化させる。過
電圧検出部Ｕ１０はこれを検知し、スイッチ回路ＲＬ１
をオフすると共に、制御回路ＣＰＵに割り込み信号を出
力しエラー処理を要求する。
【００３３】制御回路ＣＰＵでは、上記の動作によって
スイッチ回路ＲＬ１をオフとした後、内部のプログラム
によって入力信号Ｖｉｎが正常な電圧範囲に戻ったと判
断された場合、過電圧検出部Ｕ１０にリセット信号を出
力し、再びスイッチ回路ＲＬ１をオンとし、信号処理を
再開する。上記に説明した動作によって、入力保護回路
は過電圧保護状態から通常状態への自動復帰が可能とな
る。
スイッチ回路ＲＬ１をオフとした後、内部のプログラム
によって入力信号Ｖｉｎが正常な電圧範囲に戻ったと判
断された場合、過電圧検出部Ｕ１０にリセット信号を出
力し、再びスイッチ回路ＲＬ１をオンとし、信号処理を
再開する。上記に説明した動作によって、入力保護回路
は過電圧保護状態から通常状態への自動復帰が可能とな
る。
【００３４】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【００３５】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１と２に
記載の発明では、本発明に係わる入力保護装置は、従来
の入力保護回路に、クランプ電圧切換回路を付加するだ
けの簡単な改造で、入力がオープン状態となった信号処
理回路の飽和を防止することが可能となる。また、前記
クランプ電圧切換回路は簡単な電子回路で実現が可能で
あるため、入力保護装置を小型化できると共に低コスト
で製作することが可能である。
本発明によれば次のような効果がある。請求項１と２に
記載の発明では、本発明に係わる入力保護装置は、従来
の入力保護回路に、クランプ電圧切換回路を付加するだ
けの簡単な改造で、入力がオープン状態となった信号処
理回路の飽和を防止することが可能となる。また、前記
クランプ電圧切換回路は簡単な電子回路で実現が可能で
あるため、入力保護装置を小型化できると共に低コスト
で製作することが可能である。
【００３６】請求項３〜５に記載の発明では、本発明に
係わる入力保護装置は、過電圧保護状態から通常状態へ
の自動復帰が可能であるため、比較的短時間の過大入力
の後に通常の入力信号が続くような入力信号に対して
も、電子回路の信号処理を妨げることなく信号処理を継
続することが可能である。また、入力端子１からアンプ
ＡＭＰの入力端子の間にスイッチ回路ＲＬ１しかないの
で、大電流を流す必要のある電子回路にも対応が可能で
ある。更に、入力保護回路に使用する部品は、過電圧検
出部がスイッチ回路をオフにする時間のみ電流を流せば
よいので無駄な発熱を抑えることが可能であると共に小
電力対応の部品を使用することが可能となる。従って入
力保護装置を小型化することが可能である。
係わる入力保護装置は、過電圧保護状態から通常状態へ
の自動復帰が可能であるため、比較的短時間の過大入力
の後に通常の入力信号が続くような入力信号に対して
も、電子回路の信号処理を妨げることなく信号処理を継
続することが可能である。また、入力端子１からアンプ
ＡＭＰの入力端子の間にスイッチ回路ＲＬ１しかないの
で、大電流を流す必要のある電子回路にも対応が可能で
ある。更に、入力保護回路に使用する部品は、過電圧検
出部がスイッチ回路をオフにする時間のみ電流を流せば
よいので無駄な発熱を抑えることが可能であると共に小
電力対応の部品を使用することが可能となる。従って入
力保護装置を小型化することが可能である。
【００３７】請求項６に記載の発明では、請求項３〜５
に記載された発明において、例えば、中央演算装置（Ｃ
ＰＵ）を含む外部回路を用いて、過電圧入力保護回路を
制御するように構成することにより、様々な用途に対応
が可能な柔軟性の高い入力保護回路を提供することが可
能である
に記載された発明において、例えば、中央演算装置（Ｃ
ＰＵ）を含む外部回路を用いて、過電圧入力保護回路を
制御するように構成することにより、様々な用途に対応
が可能な柔軟性の高い入力保護回路を提供することが可
能である
【００３８】請求項７に記載の発明では、請求項３〜５
に記載された発明において、前記スイッチ回路に汎用的
な電磁開閉器（リレー）を用いたことにより、スイッチ
回路を低コストで製作することが可能であると共に大電
流を流すことが要求される電子回路においても容易に対
応することが可能である。また、部品調達も容易であ
る。
に記載された発明において、前記スイッチ回路に汎用的
な電磁開閉器（リレー）を用いたことにより、スイッチ
回路を低コストで製作することが可能であると共に大電
流を流すことが要求される電子回路においても容易に対
応することが可能である。また、部品調達も容易であ
る。
【図１】本発明に係る入力保護回路の一実施例を示す構
成図である。
成図である。
【図２】従来の入力保護回路の一例を示す構成図であ
る。
る。
【図３】従来の入力保護回路のクランプ回路の一例を示
す構成図である。
す構成図である。
【図４】本発明に係る入力保護回路の他の実施例を示す
構成図である。
構成図である。
１ 入力端子 １０、２０ オンオフ制御部 Ｕ１，Ｕ２ クランプ電圧切換回路 ＳＷＡ１、ＳＷＡ２、ＳＷＡ３、ＳＷＢ１、ＳＷＢ２、
ＳＷＢ３、ＲＬ１ スイッチ回路 ＡＭＰ 電子回路 Ｄ１１、Ｄ１２ ダイオード Ｄ１３、Ｄ１４ ツェナーダイオード Ｑ１、Ｑ２ トランジスタ Ｒ１１、Ｒ１２ 抵抗 Ｕ１０ 過電圧検出部 ＣＰＵ 制御回路
ＳＷＢ３、ＲＬ１ スイッチ回路 ＡＭＰ 電子回路 Ｄ１１、Ｄ１２ ダイオード Ｄ１３、Ｄ１４ ツェナーダイオード Ｑ１、Ｑ２ トランジスタ Ｒ１１、Ｒ１２ 抵抗 Ｕ１０ 過電圧検出部 ＣＰＵ 制御回路
Claims (7)
- 【請求項１】被試験対象の大規模集積回路の出力ピンに
複数の測定回路を接続し、試験目的に対応する測定回路
に前記出力ピンの出力信号を選択入力するＬＳＩテスト
システムの入力保護装置において、 前記測定回路の信号入力経路に挿入され、信号切換信号
によって前記出力ピンの出力信号を前記測定回路に選択
入力するスイッチ回路と、 前記測定回路の信号入力経路に、ダイオードを介してク
ランプ電圧を印加するクランプ回路と、 前記クランプ電圧の電圧切換を行なうクランプ電圧切換
部を備え、 前記クランプ電圧切換部は、前記測定回路に前記出力ピ
ンの出力信号が入力された信号入力経路の前記クランプ
回路に、入力保護に必要なクランプ電圧を印加し、 前記出力ピンの出力信号が遮断された信号経路のクラン
プ回路に、測定回路の入力電位の飽和を避けるためのク
ランプ電圧を印加するように構成されたことを特徴とす
る入力保護装置。 - 【請求項２】前記クランプ回路は、前記信号入力経路に
アノードを接続し、カソードに正のクランプ電圧が印加
された第１のダイオードと、 前記信号入力経路にカソードを接続し、アノードに負の
クランプ電圧が印加された第２のダイオードによって構
成されたことを特徴とする請求項１に記載の入力保護装
置。 - 【請求項３】入力端子から電子回路（ＡＭＰ）までの信
号入力経路に挿入され、信号遮断信号（ＣＬＲ）によっ
て入力信号を遮断するスイッチ回路（ＲＬ１）と、 前記入力端子に入力される信号レベルを検出し、これを
電気信号に変換する信号レベル変換手段と、 前記信号レベル変換手段の出力を検出して入力端子に過
大な入力信号が印加された時、前記信号遮断信号（ＣＬ
Ｒ）を発生して前記入力信号を遮断する過電圧検出部
（Ｕ１０）を備えたことを特徴とする入力保護装置。 - 【請求項４】前記信号レベル変換手段は、前記信号入力
経路にアノードを接続したダイオード（Ｄ１１）と、 前記ダイオード（Ｄ１１）のカソードをコレクタに接続
し、ベースに正クランプ電圧（ＶCLMP+）を印加された
トランジスタ（Ｑ１）と、 前記トランジスタ（Ｑ１）のエミッタにカソードを接続
され、アノードを接地電位に接続されたツェナーダイオ
ード（Ｄ１３）と、 前記ツェナーダイオード（Ｄ１３）に並列接続された抵
抗（Ｒ１１）と、 前記信号入力経路にカソードを接続したダイオード（Ｄ
１２）と、 前記ダイオード（Ｄ１２）のアノードをエミッタに接続
し、ベースに負クランプ電圧（ＶCLMP-）を印加された
トランジスタ（Ｑ２）と、 前記トランジスタ（Ｑ２）のコレクタにアノードを接続
され、カソードを接地電位に接続されたツェナーダイオ
ード（Ｄ１４）と、 前記ツェナーダイオード（Ｄ１４）に並列接続された抵
抗（Ｒ１２）によって構成されたことを特徴とする請求
項３に記載の入力保護装置。 - 【請求項５】前記過電圧検出部（Ｕ１０）は、前記ツェ
ナーダイオード（Ｄ１３）のカソード電位（Ｖ＋）と前
記ツェナーダイオード（Ｄ１４）のアノード電位（Ｖ
−）を検出し、前記信号遮断信号（ＣＬＲ）を発生する
ように構成されたこと特徴とする請求項３に記載の入力
保護装置。 - 【請求項６】前記過電圧検出部（Ｕ１０）は、外部回路
との信号を授受する外部信号端子を具備したこと特徴と
する請求項３に記載の入力保護装置。 - 【請求項７】前記スイッチ回路（ＲＬ１）は、電磁開閉
器（リレー）を用いたことを特徴とする請求項２に記載
の入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055856A JP4581172B2 (ja) | 2000-03-01 | 2000-03-01 | 入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055856A JP4581172B2 (ja) | 2000-03-01 | 2000-03-01 | 入力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001242224A true JP2001242224A (ja) | 2001-09-07 |
| JP4581172B2 JP4581172B2 (ja) | 2010-11-17 |
Family
ID=18576907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055856A Expired - Lifetime JP4581172B2 (ja) | 2000-03-01 | 2000-03-01 | 入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4581172B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
| JP2012007992A (ja) * | 2010-06-24 | 2012-01-12 | Advantest Corp | スイッチ装置および試験装置 |
| JP2013243907A (ja) * | 2012-05-22 | 2013-12-05 | Honeywell Internatl Inc | 高精度クリッピング安定化回路 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125408U (ja) * | 1982-02-19 | 1983-08-26 | ヤマハ株式会社 | 増幅器の保護回路 |
| JPS5999636U (ja) * | 1982-12-24 | 1984-07-05 | 横河電機株式会社 | 過大入力電圧保護回路 |
| JPH0626314U (ja) * | 1986-05-22 | 1994-04-08 | レイセオン・カンパニー | 差動増幅器のオフセット電圧調節回路 |
| JPH0772224A (ja) * | 1993-09-03 | 1995-03-17 | Nec Yamaguchi Ltd | 半導体集積回路の検査装置 |
| JPH10294621A (ja) * | 1997-04-17 | 1998-11-04 | Advantest Corp | 電圧増幅器用入力保護回路 |
| JPH1130641A (ja) * | 1997-07-09 | 1999-02-02 | Asia Electron Inc | Ｉｃ試験装置 |
| JPH11326459A (ja) * | 1998-05-21 | 1999-11-26 | Advantest Corp | 半導体試験装置 |
| JP2000155155A (ja) * | 1998-11-19 | 2000-06-06 | Toshiba Corp | 半導体装置およびボードテスト方法 |
| JP2000292502A (ja) * | 1999-02-03 | 2000-10-20 | Hitachi Electronics Eng Co Ltd | 半導体装置試験装置および半導体装置試験方法 |
| JP2001193617A (ja) * | 2000-01-12 | 2001-07-17 | Hitachi Ltd | 内燃機関用点火装置 |
-
2000
- 2000-03-01 JP JP2000055856A patent/JP4581172B2/ja not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125408U (ja) * | 1982-02-19 | 1983-08-26 | ヤマハ株式会社 | 増幅器の保護回路 |
| JPS5999636U (ja) * | 1982-12-24 | 1984-07-05 | 横河電機株式会社 | 過大入力電圧保護回路 |
| JPH0626314U (ja) * | 1986-05-22 | 1994-04-08 | レイセオン・カンパニー | 差動増幅器のオフセット電圧調節回路 |
| JPH0772224A (ja) * | 1993-09-03 | 1995-03-17 | Nec Yamaguchi Ltd | 半導体集積回路の検査装置 |
| JPH10294621A (ja) * | 1997-04-17 | 1998-11-04 | Advantest Corp | 電圧増幅器用入力保護回路 |
| JPH1130641A (ja) * | 1997-07-09 | 1999-02-02 | Asia Electron Inc | Ｉｃ試験装置 |
| JPH11326459A (ja) * | 1998-05-21 | 1999-11-26 | Advantest Corp | 半導体試験装置 |
| JP2000155155A (ja) * | 1998-11-19 | 2000-06-06 | Toshiba Corp | 半導体装置およびボードテスト方法 |
| JP2000292502A (ja) * | 1999-02-03 | 2000-10-20 | Hitachi Electronics Eng Co Ltd | 半導体装置試験装置および半導体装置試験方法 |
| JP2001193617A (ja) * | 2000-01-12 | 2001-07-17 | Hitachi Ltd | 内燃機関用点火装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003308050A (ja) * | 2002-04-16 | 2003-10-31 | Seiko Epson Corp | 駆動回路および電気光学パネル |
| JP2012007992A (ja) * | 2010-06-24 | 2012-01-12 | Advantest Corp | スイッチ装置および試験装置 |
| US8552735B2 (en) | 2010-06-24 | 2013-10-08 | Advantest Corporation | Switching apparatus and test apparatus |
| JP2013243907A (ja) * | 2012-05-22 | 2013-12-05 | Honeywell Internatl Inc | 高精度クリッピング安定化回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4581172B2 (ja) | 2010-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9632126B2 (en) | Circuit of measuring leakage current in a semiconductor integrated circuit | |
| US7586315B2 (en) | System and method for testing voltage endurance | |
| JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| US11101635B2 (en) | Protective relay test equipment operation device and method | |
| US7333311B2 (en) | Method and structure for AC coupled insitu ESD protection | |
| JP2012127813A (ja) | 試験装置 | |
| JP2006215036A (ja) | アナログ半導体装置をテストするデジタルテスト装置 | |
| JP2001242224A (ja) | 入力保護装置 | |
| US20070252602A1 (en) | Test circuit and test method | |
| Lu et al. | A fast and sensitive built-in current sensor for IDDQ testing | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JPH08201474A (ja) | ショート検出端子付き半導体集積回路、実装基板、及びショート検出方法 | |
| JPS62159061A (ja) | 導通／絶縁試験機 | |
| JP7107121B2 (ja) | 半導体集積回路 | |
| JPH0637452Y2 (ja) | 電流−電圧変換器の入力保護回路 | |
| JP2007178345A (ja) | 半導体集積回路、および、半導体集積回路のテストシステム | |
| Papakostas et al. | Fault detection in linear bipolar ICs: comparative results between power supply current and output voltage measurements | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JP2005249661A (ja) | ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法 | |
| CN117424188A (zh) | 一种精密测量仪器泄漏电流消除电路 | |
| JPH05216709A (ja) | レベル変換アダプター | |
| JP3093559B2 (ja) | 半導体集積回路装置の試験装置および試験方法 | |
| Suresh et al. | Low cost high performance microcontroller based semiconductor device tester | |
| JP2000329816A (ja) | 測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4581172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170910 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170910 Year of fee payment: 7 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170910 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |