JPH0626314U

JPH0626314U - 差動増幅器のオフセット電圧調節回路

Info

Publication number: JPH0626314U
Application number: JP033360U
Authority: JP
Inventors: チャールズ・エル・ヴァイン; デービッド・シー・ステグメイア
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1986-05-22
Filing date: 1993-06-21
Publication date: 1994-04-08
Anticipated expiration: 2002-05-22
Also published as: GB8711085D0; JPS62286303A; GB2191009A; JPH0641382Y2; DE3717275A1; US4717888A; GB2191009B

Abstract

(57)【要約】【目的】集積回路に含まれる差動増幅器のパッケージ
化後のオフセット電圧の変動を補償する。【構成】差動増幅器１６は、電源Ｔ₃ と差動増幅器の
コレクタとの間に直列に結合された複数の抵抗２８ａ、
２８ｂ、２８ｃ、３０ａ、３０ｂ、３０ｃから成るノミ
ナル抵抗と、通常ノミナル抵抗から電気的に分離されて
いる抵抗４０ｃ、４４ｃと、ツェナー・ダイオード４２
ｂ、４６ｂから成るスイッチと、を有し、制御信号に従
ってスイッチが抵抗４０ｃ、４４ｃをノミナル抵抗に結
合することによってパッケージに収容した後の差動増幅
器のオフセット電圧を調節する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、一般には集積回路に関し、更に詳細には差動増幅器集積回路のオフセット電圧を調節又はトリミングする回路に関する。

【０００２】

【従来の技術】

周知の如く、演算増幅器（ＯＰアンプ）、コンパレータ、アナログ−ディジタル（Ａ／Ｄ）コンバータ又はディジタル−アナログ（Ｄ／Ａ）コンバータ等の集積回路（ＩＣ）は、一般にその増幅段として差動増幅器を含んでいる。その差動増幅器は、典型的には、一対のエミッタ結合されたバイポーラ・トランジスタから成り、そのベース電極には一対の入力信号が供給される。結合されたエミッタは定電流源に結合される。一対のトランジスタのコレクタ電極は夫々所定の抵抗値を介して電源に結合され、そのトランジスタ対の差動出力はコレクタ電極間からとり出される。そのトランジスタ対間に組立により生じる不整合のため、差動増幅器はトランジスタ対の差動出力電圧を零ボルトにするための有限のオフセット電圧を必要とする。周知の如く、そのオフセット電圧は差動トランジスタ対のコレクタ抵抗の値の関数である、即ち、そのコレクタ抵抗の値を調節することによってオフセット電圧を変えることができる。

【０００３】通常、オフセット電圧調節は、集積回路がウエハ段階のとき行なわれる。即ち、個々の集積回路チップ（一般的に「ダイ」という）が切断され、集積回路ウエハ（典型的にはダイ・アレイから成る）から分離され、集積回路パッケージに収容する前に行なわれる。典型的には、集積回路の差動トランジスタ対の各々の全コレクタ抵抗は、電源とコレクタ電極との間に直列結合される複数の個別抵抗として設けられ、それらの個別抵抗の選択された１つ又は複数のものが対応する１つ又は複数のツェナー・ダイオードによってシャントされる。即ち、個々のツェナー・ダイオードは選択された個々のコレクタ抵抗に並列に接続される。個別の集積回路チップ又はダイの各々には、各ツェナー・ダイオードのアノード及びカソード電極のところにパッドが設けられる。ツェナー・ダイオードの選択された１つ又は複数のものの両端に大きな逆バイアス電圧が個別に加えられ、それによって充分に大きい逆電流をそこに流れさせ選択された１つ又は複数のツェナー・ダイオードを永久的に短絡させる。短絡されたツェナー・ダイオードによってシャントされた個別抵抗は電気的にバイパスされ、それによってそこに結合されるトランジスタ対のコレクタ抵抗を漸次減少させ、差動トランジスタ対のオフセット電圧をトリミングする。典型的には、オフセット電圧は、そのようにしてトリミングされ、オフセット電圧の大きさは減少させられ可能な限り零ボルトに近づけさせられる。即ち、オフセット電圧は零（「ヌル」）になる。

【０００４】

【考案が解決しようとする課題】

集積回路の差動増幅器オフセット電圧を調節する前記構成は、いくつかの適用例においては満足すべきものであるが、個々の集積回路チップ又はダイがウエハから分離された後に、チップは典型的には集積回路パッケージ、例えば所定のそして限られた数のパッケージ・リード又はピンのデュアル・イン・ライン・パッケージ（ＤＩＰ）、フラットパック、又はＴＯ−５カン内に収容される。そして、その集積回路パッケージは、オフセット電圧トリミング・ツェナー・ダイオードのチップ段階のパッドにリード又はピンを結合させていない。即ち、オフセット電圧トリミング・ツェナー・ダイオード用のパッドは集積回路差動増幅器を収容するパッケージのリードを通しては利用（アクセス）できない。従って、前述のオフセット電圧調節は集積回路ウエハ段階でのみ行なわれる。即ち、個々の集積回路チップ又はダイが集積回路パッケージに収容される前にのみ行なわれる。従って、典型的には集積回路ウエハをダイ（即ち、個々のダイ）に分離し、個々の集積回路ダイをＩＣパッケージに組込み、そしてパッケージに組込んだ集積回路のバーン・イン（ｂｕｒｎ−ｉｎ）段階の間の差動増幅器のオフセット電圧の変化は補償されない。そして、最終的にパッケージされた集積回路のオフセット電圧は、集積回路ウエハ段階に得られたオフセット電圧ヌルから数十マイクロボルト程度シフトしてしまう。

【０００５】

【課題を解決するための手段】

本考案によれば、電気的相互接続リードを有するパッケージ内に集積回路が配置され、該集積回路はノミナル・オフセット電圧を有する差動増幅器から成る。差動増幅器は、更にパッケージの中に配置され、電気的相互接続リードに結合されて、該リードに加えられる制御信号に応答して差動増幅器のオフセット電圧をノミナル・オフセット電圧から調整する手段を含む。その構成によって、オフセット電圧は、集積回路をウエハ（例えば、同一集積回路の大きなアレイを含む）から分離し、それを集積回路パッケージ内に収容し、そのパッケージされた集積回路を「バーンイン」した後に調節することが可能となり、それによって分離、パッケージ化、及びバーンインの間に生じた集積回路差動増幅器のオフセット電圧の変化を補償することができる。

【０００６】本考案の好適実施例においては、集積回路は複数の電気的相互接続リードを有するパッケージ内に配置され、第１リードが集積回路の通常動作モード中に入力信号を受ける。その集積回路は、第２相互接続リードに結合され基準電位が供給される電源バスと、一対のエミッタ結合トランジスタから成りノミナル・オフセット電圧を有する差動増幅器であって、ノミナル・オフセット電圧がトランジスタ対の一方のコレクタ電極及び基準電位間に結合されるノミナル抵抗値の関数である差動増幅器と、複数の直列結合された抵抗から成りノミナル抵抗を発生する手段と、電源バス及び前記コレクタ電極間に結合される回路網と、から構成される。回路網は、電源バス及び前記コレクタ電極間から当初電気的に分離される第１抵抗と、集積回路のプログラム・モードの間第１及び第２相互接続リード間に加えられるプログラミング信号に応答して、電源バス及びコレクタ電極間に第１抵抗を電気的に結合し、オフセット電圧をノミナル・オフセット電圧から所定量だけ変えるスイッチ手段と、プログラム・モードの間第１及び第２リード間にスイッチ手段を電気的に結合し、通常動作モードの間スイッチ手段を第１相互接続リードから電気的分離するよう作動する制御手段と、から構成される。その構成によって、オフセット電圧は、パッケージのリードを使用してトリミングされ、そのリードは２つの機能、即ち、通常動作モードの間集積回路の入力信号を受けることと、プログラミング・モードの間オフセット電圧のパッケージ後のトリミングのためのプログラミング信号を受けること、を行なう。

【０００７】本考案は、また、パッケージ内に配置される集積回路差動増幅器のオフセット電圧を測定し、そのオフセット電圧は差動増幅器及び基準電位間に結合される抵抗値の関数であり、そしてパッケージのリードにプログラミング信号を加え、差動増幅器及び基準電位間にそれ以前に電気的に分離されていた抵抗を電気的に結合する、ことによって差動増幅器のオフセット電圧を調節する。

【０００８】

【実施例】

図１は、集積回路（ＩＣ）１０、例えば演算増幅器（ＯＰアンプ）を示し、該ＯＰアンプは入力部１２、出力部１４及び端子Ｔ₁ 〜Ｔ₈ から成る。集積回路１０は、ここでは通常の集積回路パッケージ（図示せず）、例えばデュアル・イン・ライン・パッケージ（ＤＩＰ）、フラットパック又はＴＯ−５カン内に配置され、端子Ｔ₁ 〜Ｔ₈ は電気的相互接続リード又はパッケージのピンに接続される。入力部１２は差動増幅器１６を含み、該増幅器は一対のトランジスタ１８、２０から成り、例えばトランジスタ１８、２０間の不整合や集積回路１０のパッケージ化及びパーンインによって生じるノミナル・オフセット電圧を有する。集積回路１０は端子Ｔ₃ 及び端子Ｔ₆ 、Ｔ₇ に夫々電気的に結合されるオフセット電圧トリム回路網３６、３８を含み、外部源からパッケージに後述の態様で加えられる制御信号即ちプログラミング信号に応答して、オフセット電圧をノミナル・オフセット電圧から調節する。その構成によって、差動増幅器１６のオフセット電圧は、集積回路１０がＩＣパッケージに組込まれた後及びそのパッケージ化された集積回路のバーン・インの後に、トリミングすることが可能となり、それによって充分低いオフセット電圧を有する集積回路、従ってより正確なデバイスを提供することができる。また、そのオフセット電圧は、パッケージ・ピン（図１の端子Ｔ₃ 、Ｔ₆ 、Ｔ₇ に結合される）を使用してトリミングされ、そのピンはオフセット電圧調節とは無関係に設けられ、後述するように集積回路１０（例えばＯＰアンプ）の通常動作中には集積回路１０への入力信号を受ける。

【０００９】トランジスタ１８、２０は、ここではバイポーラｎｐｎトランジスタであるが、相補的極性の回路ではｐｎｐトランジスタを使用することが可能であることは理解できる。トランジスタ１８、２０はバイポーラ・トランジスタではなく電界効果トランジスタ（ＦＥＴ）にすることも可能である。トランジスタ１８、２０のベース電極は夫々端子Ｔ₁ 、Ｔ₂ に結合され、それらの端子は、後述するように、集積回路１０に加えられる正（＋Ｖ_IN）及び負（−Ｖ_IN）入力データ信号を受けるためのＩＣパッケージ・ピンに結合される。トランジスタ対１８、２０のエミック電極は定電流源２２に一緒に結合され、その電流源は図示の如く第１電圧バス２４に結合される。第２電圧バス２６は、トランジスタ１８のコレクタ電極に複数の（ここでは４個の）直列結合された個別の抵抗２８ａ、２８ｂ、２８ｃ、２８ｄを介して結合される。同様に、直列結合された抵抗３０ａ、３０ｂ、３０ｃ、３０ｄは第２電圧バス２６とトランジスタ２０のコレクタ電極との間に結合される。ここで、抵抗２８ｄ、３０ｄは、各々対応するトランジスタ１８、２０のコレクタ抵抗値の大部分を形成し、抵抗２８ａ〜２８ｃ及び抵抗３０ａ〜３０ｃは後述の目的のため２進状に重みづけされた抵抗値を有する。抵抗２８ａ〜２８ｄ、３０ａ〜３０ｄはここでは後述の目的のため薄膜抵抗である。ライン１９はトランジスタ１８のコレタク電極を出力部１４に結合し、トランジスタ２０のコレクタ電極はライン２１によって出力部１４に結合される。また、出力部１４には第１及び第２電圧バス２４、２６が接続される。集積回路１０の端子Ｔ₄ は第１電圧バス２４に結合される。端子Ｔ₃ 、Ｔ₄ はＩＣパッケージ・ピン又はリードの対応する対に結合され、動作中には集積回路１０への正（＋Ｖｓ）及び負（−Ｖｓ）作動電位から成る入力信号が加えられる。集積回路１０の出力はトランジスタ１８、２０から加えられる信号に従って出力部１４によって通常の態様で端子Ｔ₅ に発生される（信号Ｖ_OUT ）。

【００１０】入力部１２は、また、後述の目的のため、図示の如く抵抗２８ａ、２８ｂ、２８ｃに並列に結合される第１組のツェナー・ダイオード３２ａ、３２ｂ、３２ｃを含む。ツェナー・ダイオード３２ａのアノードとツェナー・ダイオード３２ｂのカソードとの接続点にはパッドＰ₁ が形成される。同様に、ツェナー・ダイオード３２ｂのアノードとツェナー・ダイオード３２ｃのカソードとの接続点にはパッドＰ₂ が形成され、ツェナー・ダイオード３２ｃのアノードは端子Ｔ₆ に結合される。端子Ｔ₃ はツェナー・ダイオード３２ａのカソードに結合される。同様に、第２組のツェナー・ダイオード３４ａ、３４ｂ、３４ｃは抵抗３０ａ、３０ｂ、３０ｃに夫々並列に結合され、端子Ｔ₃ はツェナー・ダイオード３４ａのカソードに結合され、端子Ｔ₇ はツェナー・ダイオード３４ｃのアノードに接続される。パッドＰ₃ 、Ｐ₄ はツェナー・ダイオード３４ａ、３４ｂ及び３４ｂ、３４ｃの夫々のアノード及びカソード電極間の接続点に電気的に結合されて形成される。端子Ｔ₆ 、Ｔ₇ は、前述の如く集積回路１０のオフセット・ヌル調節端子を構成し、集積回路１０が配置されるパッケージの対応するリード又はピンに結合される。前述の如く、集積回路１０の通常動作中には、オフセット・ヌル調節端子にはパッケージされた集積回路１０の外部の回路（図示せず）から入力信号に与えられ、例えば温度変動によるオフセット電圧のドリフトを補償する。一方、パッドＰ₁ 〜Ｐ₄ は、集積回路１０が形成される個々のチップ又はダイ（図示せず）上に周知の態様で形成される接触点であり、その集積回路上で終っている。換言すれば、パッドＰ₁ 〜Ｐ₄ は端子Ｔ₁ 〜Ｔ₈ のいずれにも直接的には接続されておらず、従って集積回路１０が配置されるパッケージの相互接続リード又はピンに接続されない。

【００１１】パッケージ後のオフセット電圧トリム回路網３６、３８は第２電圧バス２６（従って端子Ｔ₃ ）とオフセット・ヌル端子Ｔ₆ 、Ｔ₇ の夫々の間に図示の如く結合される。更に詳細には、トリム回路網３６は、一端で直列結合された抵抗４０ａ、４０ｂを含み、抵抗４０ａの他端は電圧バス２６に結合され、抵抗４０ｂの他端は端子Ｔ₆ 、ツェナー・ダイオード３２ｃのアノード、抵抗２８ｃ、２８ｄの接続点に接続される。抵抗４０ａ、４０ｂと並列に「背中合せ」のツェナー・ダイオード４２ａ、４２ｂが結合される。即ち、ツェナー・ダイオード４２ａ、４２ｂがここではカソード電極同志が接続される。後述の如く、ツェナー・ダイオード４２ａは常開スイッチと類似する。ツェナー・ダイオード４２ａのアノード電極には電圧バス２６が接続され、ツェナー・ダイオード４２ｂのアノード電極は抵抗４０ｂの第２端に結合される。そして、ツェナー・ダイオード４２ａ、４２ｂのアノードは夫々端子Ｔ₃ 、Ｔ₆ に電気的に接続される。抵抗４０ｃは抵抗４０ａ及び４０ｂの接続点とツェナー・ダイオード４２ａ、４２ｂのカソードとの間に結合される。トリム回路網３８は、第１端で一緒に直列結合される抵抗４４ａ、４４ｂを含み、抵抗４４ａの第２端は第２電圧バス２６に結合され、抵抗４４ｂの第２端は端子Ｔ₇ 、ツェナー・ダイオード３４ｃのアノード電極、及び抵抗３０ｃ、３０ｄの接続点に接続される。回路網３８は、また、「背中合せ」のツェナー・ダイオード４６ａ、４６ｂから成り、ここではカソード同志が一緒に結合され、そのカソードは更に抵抗４４ａ、４４ｂの接続点に抵抗４４ｃを介して結合される。ツェナー・ダイオード４６ａのアノード電極は電圧バス２６に結合される。ツェナー・ダイオード４６ｂのアノード電極は抵抗４４ｂの第２端に接続される。そして、ツェナー・ダイオード４６ａ、４６ｂのアノードは夫々端子Ｔ₃ 、Ｔ₇ に電気的に接続される。ここで、抵抗４０ａ〜４０ｃ、４４ａ〜４４ｃは薄膜抵抗であることを注目すべきである。更に、トリム回路網３６、３８は夫々差動対トランジスタ１８、２０に抵抗２８ｄ、３０ｄを介して結合され、トリム回路網３６、３８の各々は集積回路チップ１０の一対の端子に電気的に接続される。即ち、トリム回路網３６は端子Ｔ₃ 、Ｔ₆ に接続され、トリム回路網３８は端子Ｔ₃ 、Ｔ₇ に接続される。従って、端子Ｔ₃ 、Ｔ₆ 、Ｔ₇ は集積回路１０を収容するパッケージの対応するリード又はピンに接続されるので、トリム回路網３６及び３８は端子Ｔ₃ 、Ｔ₆ 及びＴ₃ 、Ｔ₇ に夫々接続されるパッケージ・ピンを介してアクセスすることが可能となる。

【００１２】動作について説明する。前述したように、典型的には同一のダイの大きなアレイを含むウエハ（図示せず）上の個々のダイの上に集積回路１０を組立てる間に、差動対トランジスタ１８、２０の構造的特性に回避しがたい不整合、例えばドーパント濃度、ベース幅、及びエミッタ面積の差が生じる。そのトランジスタ対１８、２０の間に組立時に生じる不整合は、それらのベースに加わる電圧が零ボルトのときに、トランジスタ１８、２０のコレクタ電極間に有限の差動出力電圧を発生させる。そして、差動出力電圧Ｖｏを零ボルトにするのにトランジスタ１８、２０の夫々のベース電極に加えられる入力電圧Ｖ_IN1 、Ｖ_IN2 の間に、例えば５００マイクロボルト（μＶ）のオフセット電圧を与えられなければならなくなる。そのオフセット電圧Ｖｏｓは一般に次の式に従う。

【００１３】

【数１】Ｖｏｓ＝Ｖ_IN1 −Ｖ_IN2

【数２】Ｖｏｓ＝（ＫＴ／ｑ）ｌｎＲＣ₁ （Ａ₁ ）／ＲＣ₂ （Ａ₂ ）ここで、Ｋはボルツマン定数、Ｔは絶対温度（°Ｋ）そしてｑは電子の電荷である。また、ＲＣ₁ はトランジスタ１８の等価コレクタ抵抗値、ＲＣ₂ はトランジスタ２０の等価コレクタ抵抗値である。値Ａ₁ 及びＡ₂ は夫々トランジスタ１８、２０のエミッタ面積を表わす。数式２からわかるように、差動増幅器１６のオフセット電圧Ｖｏｓはトランジスタ１８、２０のコレクタ抵抗の実効値を変えることによって調節即ちトリミングすることができる。同様に数式２からわかるように、トランジスタ１８のコレクタ抵抗（ＲＣ₁ ）は抵抗２８ａ〜２８ｄ及び４０ａ〜４０ｃによって決定される。同様に、トランジスタ２０のコレクタ抵抗（ＲＣ₂ ）は抵抗３０ａ〜３０ｄ、４４ａ〜４４ｃによって決定される。

【００１４】差動増幅器１６のオフセット電圧Ｖｏｓは、集積回路１０がウエハ段階にある間に、即ち集積回路１０を含む個々のチップ（又はダイ）がウエハから分離され、ＩＣパッケージに組込まれる前に、先ずヌル調節される（即ち、零ボルトにできるだけ近づくように調節される）。パッドＰ₁ 〜Ｐ₄ 及び端子Ｔ₃ 、Ｔ₆ 、Ｔ₇ はＶｏｓのその初期調節に利用される。Ｖｏｓの大きさ及び極性は、周知の態様でライン１９、２１間（即ち、差動対トランジスタ１８、２０のコレクタ電極間）で測定される。例えば、集積回路１０の入力端子Ｔ₁ 、Ｔ₂ の選択された方が接地され、回路１０の出力端子Ｔ₅ が零ボルトにされる。入力端子Ｔ₁ Ｔ₂ の他方で測定された電圧の大きさ及び極性は差動増幅器１６のオフセット電圧Ｖｏｓを表わす。コレクタ抵抗２８ａ、２８ｂ、２８ｃ又は３０ａ、３０ｂ、３０ｃの選択されたものは、対応するパッドＰ₁ 〜Ｐ₄ 及び端子Ｔ₃ 、Ｔ₆ 、Ｔ₇ を使用してツェナー・ダイオード３２ａ、３２ｂ、３２ｃ又は３４ａ、３４ｂ、３４ｃの対応するものを個々に短絡することによってオフセット電圧の大きさ及び極性に従って電気的にバイパスされ、測定されたオフセット電圧Ｖｏｓを調節しできるだけ零ボルトに近づけるように調節し、即ち、Ｖｏｓをヌル調節する。例えば、抵抗２８ａをバイパスするため、大きな（例えば２０ボルト）逆バイアス電圧がパッドＰ₁ 及び端子Ｔ₃ を使用してツェナー・ダイオード３２ａの両端に加えられる。即ち、パッドＰ₁ は端子Ｔ₃ に対して大きく負にされる。その逆バイアス電位が、ツェナー・ダイオード３２ａに大きな逆バイアス電流を生じさせ、電気移動（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）によってツェナー・ダイオード３２ａの金属接触（図示せず）を溶解させ、ツェナー・ダイオード３２ａを永久的に短絡させ、それによって抵抗２８ａを電気的にバイパスする。即ち、電圧バス２６は抵抗２８ｂの第１端に短絡されたツェナー・ダイオード３２ａを介して直接的に結合され、それによって抵抗２８ａをトランジスタ１８のコレクタ抵抗から有効に除去する。必要であれば、パッドＰ₁ 及びＰ₂ 間に大きな逆バイアス電圧を加えることによって抵抗２８ｂも同様に電気的にバイパスされ、抵抗２８ｂをトランジスタ１８のコレクタ抵抗から除去することができる。同様に、パッドＰ₂ 及び端子Ｔ₆ 間に大きな逆バイアス電圧を加えれば、ツェナー・ダイオード３２ｃを永久的に短絡させ、抵抗２８ｃを電気的にバイパスさせることになる。トランジスタ２０のコレクタ抵抗は、パッドＰ₃ 、Ｐ₄ 及び端子Ｔ₃ 及びＴ₇ を使用して同様に調節することができる。そして、Ｐ₃ 及びＴ₃ 間に大きな逆バイアス電圧を加えると、ツェナー・ダイオード３４ａが短絡し、抵抗３０ａを電気的にバイパスさせる。また、抵抗３０ｂはパッドＰ₃ 、Ｐ₄ に大きな逆バイアス電圧を加えることによって電気的にバイパスされ、それによってツェナー・ダイオード３４ｂを永久的に短絡させることができる。同様に、パッドＰ₄ 及びＴ₇ 間に大きな逆バイアス電圧を加えると、ツェナー・ダイオード３４ｃを永久的に短絡し、抵抗３０ｃを電気的にバイパスする。前述の如く、抵抗２８ａ〜２８ｃ、３０ａ〜３０ｃの値は、周知の態様で２進状に重み付けされ、コレクタ抵抗の調節に対して適切な範囲及び分解能を与える。こうして、差動増幅器１６の測定されたオフセット電圧の極性及び大きさに従って、ツェナー・ダイオード３２〜３２ｃ、３４ａ〜３４ｃの選択されたものを短絡させることによって、オフセット電圧が集積回路１０のウエハ段階でヌル調節され、零ボルトに可能な限り近づくように調節される。そのウエハ段階の調節がここではオフセット電圧を４０マイクロボルト（μＶ）程度にする。ここで、更に抵抗を付加して、そのいくつかあるいはすべてがツェナー・ダイオード及びそれに関連して並列に結合されるパッドを有し、その抵抗を電圧バス２６とトランジスタ１８又は２０のコレクタ電極との間の抵抗２８ａ〜２８ｄ又は３０ａ〜３０ｄと直列に結合され、トランジスタ１８、２０のコレクタ抵抗、従って、差動増幅器１６のオフセット電圧のウエハ段階の調節の利用可能な範囲及び分解能を更に高めることが可能であることは理解できる。

【００１５】前述したようなＶｏｓの初期調節後、集積回路１０が形成される個々のチップ（又はダイ）を含む同一ダイのアレイから成る集積回路ウエハが切断され、そして個々のダイに分離される。集積回路１０を形成した個々の集積回路チップ（又はダイ）はＩＣパッケージ（図示せず）、例えばＤＩＰ、フラットパック又はＴＯ−５カンに組込まれる。そのＩＣパッケージは、所定の数の電気的相互接続ピン又はリードを有し、ここではＩＣパッケージは８ピンを有し、そのうち７ピンは周知の態様で端子Ｔ₁ 〜Ｔ₇ に接続される。８番目のＩＣリードは接続されないままにされるか、または端子Ｔ₈ に結合され、例えば集積回路１０の周波数の補正を行なうのに使用することもできる。ＩＣパッケージは、勿論、集積回路１０が使用される適用例によって、８ピンよりも多くすることは可能である。しかし、従来パッドＰ₁ 〜Ｐ₄ はＩＣパッケージのリードに直接的には結合されていないことを注目すべきである。即ち、相互接続ピンは、オフセット電圧調節パッドＰ₁ 〜Ｐ₄ の１つ又は複数のものに専用的には通常ＩＣパッケージに設けられない。そして、集積回路１０がＩＣパッケージに組込まれた後は、ウエハ段階のオフセット電圧Ｖｏｓの調節中、短絡されなかったツェナー・ダイオード３２ａ〜３２ｃ、３４ａ〜３４ｃの選択されなかったものは、差動トランジスタ対１８、２０のコレクタ抵抗及び差動増幅器１６のオフセット電圧を更に調節するために選択的に短絡するのにアクセスすることはできない。

【００１６】集積回路差動増幅器１６のオフセット電圧Ｖｏｓは、ウエハから個々のダイ（チップ）に分離し、集積回路１０を含むダイをＩＣパッケージに組込む過程において、ウエハ段階で調節された値（即ち、４０μＶ）から最大で２０μＶもシフトしてしまうことがわかった。パッケージされた集積回路１０の従来のバーン・イン過程においては、更にＶｏｓが２０μＶ程度シフトする。そして、Ｖｏｓのシフトの極性によっては、バーン・イン後のパッケージされた集積回路１０は前記ウエハ段階の調節中に得られたオフセット電圧の２倍のオフセット電圧を有することになる（即ち、４０μＶに対して８０μＶ）。前述したように、Ｖｏｓのそのようなシフトは対応するツェナー・ダイオード３２ａ〜３２ｃ、３４ａ〜３４ｃを選択的に短絡することによって、抵抗２８ａ〜２８ｃ、３０ａ、３０ｃのうち以前に選択されなかったものを選択的に電気的にバイパスすることによって補償されない。その理由は、ツェナー・ダイオード３２ａ〜３２ｃ、３４ａ〜３４ｃのためのパッドＰ₁ 〜Ｐ₄ は、パッケージされた集積回路１０上のパッケージ・リードを通しては電気的にアクセスできないからである。

【００１７】本考案は、集積回路１０をＩＣパッケージの中に収容した後に、第２電圧バス２６とトランジスタ１８、２０のコレクタとの間に回路網３６、３８を結合させることによって、オフセット電圧Ｖｏｓを調節するもので、その回路網３６、３８はパッケージされた集積回路１０の中で既に存在しているオフセット・ヌル調節ピン（端子Ｔ₆ 、Ｔ₇ に結合）及び端子Ｔ₃ に結合されているパッケージ・ピンを通してアクセスされる。即ち、本考案は、集積回路１０のパッケージ化の後に、そのパッケージ上にピンやリードを付加することなくＶｏｓを調節するものである。更に、パッケージ化の後のオフセット電圧調節は、後述するように集積回路１０の通常動作の間は他の機能を有するパッケージ・ピンを利用して行なわれる。ここでは、集積回路１０の通常動作モードの間は、端子Ｔ₃ に結合されるパッケージ．リードには正電源＋Ｖｓから電力が供給され、端子Ｔ₆ 、Ｔ₇ に結合されるパッケージ・リードは入力信号を受けて、集積回路１０のオフセット・ヌルを調節し、それに対して、プログラミング・モードにおいては、パッケージされた集積回路１０のオフセット電圧は回路網３６、３８によってトリミングされ、プログラミング（制御）信号は端子Ｔ₃ 、Ｔ₆ 、Ｔ₇ に接続されたリードに加えられる、ことを述べるにとどめる。

【００１８】ここで、前述したウエハ段階のＶｏｓの調節の後、トランジスタ１８のノミナル・コレクタ抵抗は抵抗２８ｄの抵抗値に、（１）電気的にバイパスされない抵抗２８ａ〜２８ｃの直列抵抗と、（２）抵抗４０ａ、４０ｂの直列和と、の並列結合を加えたものであることが注目される。同様に、トランジスタ２０の実効ノミナル・コレクタ抵抗は、抵抗３０ｄの抵抗値に、（１）電気的にバイパスされない抵抗３０ａ〜３０ｃの直列抵抗と、（２）抵抗４４ａ、４４ｂの直列和と、の並列結合を加えたものである。抵抗４０ｃ及び４４ｃは、ツェナー・ダイオード４２ａ、４２ｂ及び４６ａ、４６ｂによって各トランジスタ１８、２０から当初は電気的に分離されている。集積回路１０を有するダイがウエハから分離されＩＣパッケージに収容された後、そしてパッケージされた集積回路１０のバーン・インの後に、差動増幅器１６のオフセット電圧Ｖｏｓは前述の態様で再び測定される。その測定されたオフセット電圧のレベル及び極性が、トランジスタ１８の実効コレクタ抵抗の変化が例えばパッケージ化及びバーン・インによるＶｏｓのシフトを補償するような場合には、トランジスタ１８のコレクタ抵抗は、比較的大きい電位（例えば＋２０ボルト）から成る「プログラミング」即ち制御信号を端子Ｔ₆ 、Ｔ₃ に接続されるＩＣパッケージ・リード間に所定の時間加えることによって、逐次調節される。即ち、端子Ｔ₆ は端子Ｔ₃ よりも２０ボルトだけ正にされる。こうしてツェナー・ダイオード４２ｂは順方向にバイアスされたデバイスとして作用し、プログラミング信号をツェナー・ダイオード４２ａに結合し、それによってツェナー・ダイオード４２ａを大きく逆バイアスする。プログラミング信号のレベルは、ここでは金属電気移動による逆バイアス・ツェナー・ダイオード４２ａの永久的短絡（Ｖｏｓのウエハ段階での選択されたツェナー・ダイオード３２ａ、３２ｂ、３２ｃの短絡と同じ効果）に充分な程度に選定され、抵抗４０ａ、４０ｃの第２端間に永久的短絡回路を与え、それによって抵抗４０ａ、４０ｃを並列にする。換言すれば、抵抗４０ｃは、端子Ｔ₆ 、Ｔ₃ に加えられるプログラミング信号に応答して電圧バス２６及びトランジスタ１８のコレクタ間に抵抗４０ａと並列に電気的に結合される。こうして、ツェナー・ダイオード４２ａは常開スイッチ即ち「逆ヒューズ」に類似したものであり、プログラミング信号に応答して永久的に閉じられる（即ちヒューズがつけられる）。逆バイアス・ツェナー・ダイオード４２ａは、その内部に高い電界強度が生じるため順方向バイアスのツェナー・ダイオード４２ｂよりも前に短絡する。Ｔ₆ 、Ｔ₃ 間の大きな電位は、ツェナー・ダイオード４２ａが短絡した後、ツェナー・ダイオード４２ｂが短絡する前に除去される。尚、Ｖｏｓの初期のウエハ段階での調節中端子Ｔ₃ 、Ｔ₆ 及びパッドＰ₁ 、Ｐ₂ を通して短絡されなかったツェナー・ダイオード３２ａ、３２ｂ、３２ｃのうちの１つ又は複数のものは、端子Ｔ₆ 、Ｔ₃ に結合されたＩＣパッケージ・ピン間にプログラミング信号が加えられるとき、ツェナー・ダイオード４２ｂと同様に順方向にバイアスされる。こうして、そのようなツェナー・ダイオード３２ａ、３２ｂ、３２ｃはプログラミング信号によっては短絡されない。

【００１９】一方、パッケージ化及びバーン・インの後に、集積回路１０のオフセット電圧がシフトされ、そのシフトを補正するためにトランジスタ２０の実効コレクタ抵抗の調節が必要であることがわかった場合には、本発明においては、オフセット・ヌル調節端子Ｔ₇ 及び電源端子Ｔ₃ 接続されるパッケージ・リードを通して同様のプログラミング信号により回路網３８をアクセスすることによって、抵抗が調節される。端子Ｔ₇ はＴ₃ に対して所定の時間、より高く（例えば２０ボルト）正にされ、ツェナー・ダイオード４６ｂ（及びツェナー・ダイオード３４ａ、３４ｂ、３４ｃのそれ以前に短絡されなかったもの）を順方向にバイアスし、ツェナー・ダイオード４６ａを逆バイアスする。その逆バイアスされたツェナー・ダイオード４６ａはプログラミング信号に応答して永久的に短絡し、抵抗４４ｃを抵抗４４ａに並列に結合させる。換言すれば、抵抗４４ｃは端子Ｔ₇ 、Ｔ₃ に加えられるプログラミング信号に応答して、電圧バス２６及びトランジスタ２０のコレクタとの間に電気的に結合される。プログラミング信号の所定の時間は、その信号がツェナー・ダイオード４６ｂ（又は以前に短絡されなかったツェナー・ダイオード３４ａ、３４ｂ、３４ｃ）を短絡させるより前に、端子Ｔ₇ 、Ｔ₃ からプログラミング信号を取り除くように選定される。

【００２０】本考案は、ＩＣパッケージの端子Ｔ₆ 、Ｔ₇ 、Ｔ₃ に接続される予め存在するパッケージ・リード（ピン）を通して差動増幅器トランジスタ１８、２０の実効コレクタ抵抗を調節することによって、集積回路１０がパッケージされた後（即ちポスト・パッケージング）に差動増幅器１６のオフセット電圧Ｖｏｓを調節する。即ち、Ｖｏｓ調節回路とは無関係に設けられるＩＣパッケージ上のピンを使用して調節が行なわれ、そのピンは第１図においては、正電源電圧（＋Ｖｓ）ピン（端子Ｔ₃ に結合される）及びオフセット・ヌル調節ピン（端子Ｔ₆ 、Ｔ₇ に結合される）として示されている。このように、本考案によれば、ＩＣパッケージ１０にリードを付加する必要がなく、オフセット電圧Ｖｏｓのポスト・パッケージング・トリムが可能となる。

【００２１】ここで、回路網３６、３８は、３個の抵抗及び２個のツェナー・ダイオードから成る比較的簡単な回路として示したが、回路網３６、３８は更に抵抗及びツェナー・ダイオード素子を含むように拡張できることを理解すべきである。抵抗４０ａ〜４０ｃ、４４ａ〜４４ｃの値は、集積回路１０のパッケージ化及びバーン・インによる予想されるＶｏｓのシフトに比例して経験的に選定してトランジスタ１８、２０のコレクタ抵抗の調節を行うことができる。

【００２２】集積回路１０（ここではＯＰアンプ）の通常動作中は、正電源電圧＋Ｖｓ、ここでは１５ＶＤＣが端子Ｔ₃ に接続されるＩＣパッケージ・リードに加えられる。Ｔ₄ に接続されるＩＣパッケージ・リードには電源電圧−Ｖｓ（これはグランド電位でもよい）が与えられる。周知の外部オフセット・ヌル調節回路（図示せず）、例えば基準電位が与えられるセンター・タップを有するポテンショメータが、例えばそのポテンショメータの一対の端部タップを端子Ｔ₆ 、Ｔ₇ に接続されるパッケージ・リードに結合することによって、集積回路１０に結合される。端子Ｔ₁ 、Ｔ₂ に結合されるＩＣパッケージ・リードに加えられる一対の入力信号＋Ｖ_IN、−Ｖ_INは、差動増幅器１６によって増幅され、コレクタ電極間に入力信号＋Ｖ_IN、−Ｖ_INの差を表わす差動電圧信号Ｖｏが発生される。その差動信号Ｖｏは、通常の出力部１４にライン１９、２１を通して送られ、そこで信号Ｖｏは周知の態様で端子Ｔ₅ のシングルエンド出力信号Ｖ_OUT に変換される。その端子Ｔ₅ はＩＣパッケージ・リードに接続され、そのリードは例えばＩＣパッケージの外部の負荷（図示せず）及び／又はフィードバック回路（図示せず）に結合される。その通常動作モードの間、電圧バス２６から端子Ｔ₆ 、Ｔ₇ へのノミナル電圧降下は０．５ボルト以下である。そして、ツェナー・ダイオード３２ａ〜３２ｃ、３４ａ〜３４ｃ、４２ａ、４６ａ及びツェナー・ダイオード４２ｂ、４６ｂの短絡されないものは、集積回路１０の通常動作の間はすべて不導通で、集積回路１０の、例えばＯＰアンプ又はコンパレータとしての動作、それに外部オフセット・ヌル調節回路に影響を与えない。即ち、端子Ｔ₃ 、Ｔ₆ 及び端子Ｔ₃ 〜Ｔ₇ 間の公称の０．５ボルト電圧降下は、ツェナー・ダイオード４２ａ、４６ａ（ツェナー・ダイオード４２ａ、４６ａは前述のように短絡回路にプログラムされないと仮定）を順方向バイアスするのには不充分であり、それによって抵抗４０ｃ、４４ｃの第１端（夫々ツェナー・ダイオード４２ａ、４６ａのカソードに結合される）を電圧バス２６及び端子Ｔ₃ から電気的に分離する。０．５ボルト電位差は、また、ツェナー・ダイオード４２ｂ、４６ｂを逆バイアスし、その当初逆バイアスされるダイオード４２ｂ、４６ｂは、端子Ｔ₆ 及びツェナー・ダイオード４２ａのカソード間、そして端子Ｔ₇ 及びツェナー・ダイオード４６ａ間に、夫々高インピーダンスを生じさせる。更に、通常動作モード間、端子Ｔ₆ 、Ｔ₇ に加えられるオフセット・ヌル調節入力信号のレベルは、＋Ｖｓに対して、ツェナー・ダイオード４２ｂ、４６ｂを順方向にバイアスするのには不充分であるように選定される。こうして、集積回路１０の通常動作モードの間、ツェナー・ダイオード４２ｂ、４６ｂは、端子Ｔ₆ 、Ｔ₇ の入力信号をツェナー・ダイオード４２ｂ、４６ｂから電気的に分離し、差動増幅器１６のオフセット電圧をトリミングするプログラミング・モードの間は、端子Ｔ₆ 、Ｔ₇ の２０ボルトのプログラミング信号をツェナー・ダイオード４２ａ、４６ａに結合する制御手段として作用する。

【００２３】ここで、抵抗２８ａ〜２８ｄ、３０ａ〜３０ｄ、４０ａ〜４０ｃ、及び４４ａ〜４４ｃは、Ｖｏｓのプログラミング・モードの間は第１電圧極性が加えられ、集積回路１０の通常動作モードの間は第２電圧極性が加えられることを注目すべきである。即ち、Ｖｏｓのパッケージ後の調節の間、端子Ｔ₃ はオフセット・ヌル端子Ｔ₆ 、Ｔ₇ の選択されたものに対してより大きく負にされ、通常動作の間には、＋ＶｓがＴ₃ 結合されているときは端子Ｔ₃ は端子Ｔ₆ 、Ｔ₇ に対して正にされる。従って、抵抗２８ａ〜２８ｄ、３０ａ〜３０ｄ、４０ａ〜４０ｃ及び４４ａ〜４４ｃは、薄膜抵抗、または同等の抵抗であるべきであり、その抵抗の特性は加えられる電圧の極性によってそれ程の影響を受けないようにすべきである。そして、拡散又はイオン打込み抵抗、例えば＋Ｖｓでバイアスされるｎ形タブに配置されるＰ形領域から成る（従って真性（ｉｎｔｒｉｎｓｉｃ）逆バイアス・ダイオードを介して＋Ｖｓに結合される）抵抗は、抵抗２８ａ〜２８ｄ、３０ａ〜３０ｄ、４０ａ〜４０ｃ、４４ａ〜４４ｃとして使用するのには適当でない。その理由は、真性の逆バイアス・ダイオードは抵抗の一端の最大電圧を＋Ｖｓプラス１ダイオード電圧降下にクランプしてしまうからである。これによって、プログラミング信号の完全な大きさ（例えば、２０ボルト）が抵抗の一端に生じるのを妨げ、それによってプログラミング信号が選択されたツェナー・ダイオードを短絡するのを不可能にし、そのツェナー・ダイオードを利用するＶｏｓの調節を妨げてしまう。

【００２４】本考案は、オフセット・ヌル端子（即ち図１のＴ₆ 、Ｔ₇ ）に接続されるパッケージ・ピンを使用する集積回路差動増幅器のオフセット電圧のパッケージ後のトリミングに限定されるものではない。図２は、差動トランジスタ対１８、２０のオフセット電圧Ｖｏｓが、データ入力信号端子Ｔ₁ 、Ｔ₂ 及び電源端子Ｔ₃ を利用する変更されたポスト・パッケージ・トリミング回路網３６′、３８′によってトリミングされる集積回路１０′を示す。集積回路１０′にはオフセット・ヌル調節端子（即ち、図１のＴ₆ 、Ｔ₇ ）は必要ない。回路網３６′、３８′は図示の如くツェナー・ダイオード４２ｂ、４６ｂ（図１）をトランジスタ１１８、１２０と置換することによって変更される。より詳細には、トランジスタ１１８は、ここではエミッタ領域のないバイポーラ・トランジスタから成り、わかりやすくするため回路網３６′から離して示してあって、入力端子Ｔ₁ 及びトランジスタ１８のベース電極に結合されるベース電極を有する。トランジスタ１１８のコレクタ電極はツェナー・ダイオード４２ａのカソード及び抵抗４０ｃに結合される。同様に、トランジスタ１２０（わかりやすくするため回路網３８′から離して示してある）は、エミッタ領域のないバイポーラ、トランジスタであり、入力端子Ｔ₂ 及びトランジスタ２０のベース電極に結合されるベース電極を有する。トランジスタ１２０のコレクタ電極は抵抗４４ｃ及びツェナー・ダイオード４６ａのカソードの接続点に結合される。電圧バス２６は、端子Ｔ₃ から回路網３６′、３８′に結合される。抵抗４０ｃ、４４ｃは、夫々ツェナー・ダイオード４２ａ及びトランジスタ１１８とツェナー・ダイオード４６ａ及びトランジスタ１２０とによって当初トランジスタ１８、２０から電気的に分離される。

【００２５】ウエハ段階において、集積回路１０′のオフセット電圧は、前述した態様で調節される（即ち、ヌル調節される。）そして、選択されたコレクタ抵抗２８ａ〜２８ｃ、３０ａ〜３０ｃは、逆バイアス・プログラミング信号によって対応するツェナー・ダイオード３２ａ〜３２ｃ、３４ａ〜３４ｃを短絡することによって、電気的にバイパスされる。集積回路１０′はオフセット・ヌル端子（即ち、図１の端子Ｔ₆ 〜Ｔ₇ ）を有しないので、パッドＰ₅ 、Ｐ₆ がツェナー・ダイオード３２ｃ、３４ｃのアノードに結合され、ウエハ段階の逆バイアス・プログラミング信号をそこに加えるのを可能にする。

【００２６】集積回路１０′を含む個々のＩＣチップ又はダイは、次に集積回路１０′の端子Ｔ₁ 〜Ｔ₅ に電気的に接続されるリード又はピンを有する通常のパッケージ（図示せず）、例えば、ＤＩＰ、フラットパック、又はＴＯ−５カンにパッケージされる。そのパッケージ・リード又はピンは、集積回路１０′のパッケージ化の後、そのダイオードを使用したオフセット電圧調節のためのツェナー・ダイオード３２ａ〜３２ｃ、３４ａ〜３４ｃへのアクセスができないことが注目される。

【００２７】しかし、端子Ｔ₁ 、Ｔ₂ は、通常差動増幅器１６の入力信号端子として作用し、図２に示すようにパッケージ後トリム回路網３６′、３８′の夫々のトランジスタ１１８、１２０に電気的に結合される。回路網３６′、３８′はパッケージされた集積回路１０′において端子Ｔ₁ 、Ｔ₂ に接続される既に存在するパッケージ・ピン及び電源電圧端子Ｔ₃ に接続されるパッケージ・ピンを通してアクセスすることができる。そして集積回路１０′のパッケージ化及びバーン・インの後に、オフセット電圧Ｖｏｓがトランジスタ１８の実効コレクタ抵抗を変える必要のあるレベル及び極性を有する場合、例えば２０ボルトの比較的大きな電位のプログラミング信号が端子Ｔ₁ 、Ｔ₃ に接続されるＩＣパッケージ・リードに所定時間加えられる。トランジスタ１１８は、そのベース（Ｐ形）とコレクタ（ｎ形）との間で大きく順方向にバイアスされ、ツェナー・ダイオード４２ａは大きく逆バイアスされる。その大きな逆バイアスは、前述の金属電気移動効果のため、ツェナー・ダイオード４２ａを永久的に短絡するのに充分であり、それによって抵抗４０ａ及び４０ｃを並列に結合し、トランジスタ１８の実効コレクタ抵抗を逐次的に変え、差動増幅器１６のオフセット電圧をトリミングする。逆バイアスされたツェナー・ダイオード４２ａは、そのダイオードの逆バイアスされたＰ −Ｎ接合内に存在する高い電界強度のため、トランジスタ１１８の順方向バイアスされたベース・コレクタ接合よりも前に、逆バイアスされたツェナー・ダイオード４２ａが短絡することがわかった。そのプログラミング信号は、ツェナー・ダイオード４２ａが短絡した後でトランジスタ１１８が短絡する前に除去される。

【００２８】また、差動増幅器１６のオフセット電圧は、入力端子Ｔ₂ に接続されるパッケージ・ピンと端子Ｔ₃ に接合されるピンとの間にプログラミング信号を加えることによって、反対方向に逐次調節することも可能である。トランジスタ１２０のベース（ｐ形）、コレクタ（ｎ形）接合は、順方向にバイアスされ、ツェナー・ダイオード４６ａは大きく逆バイアスされ、それによってツェナー・ダイオード４６ａは、トランジスタ１２０が短絡される前に短絡する。そして、抵抗４４ａ、４４ｃは並列に結合され、トランジスタ２０の実効コレクタ抵抗を逐次変更し、パッケージされた集積回路１０′の差動増幅器１６のオフセット電圧をトリミングする。

【００２９】尚、通常動作モードの間、端子Ｔ₁ 、Ｔ₂ に加えられる入力信号のレベルは典型的には２、３ボルト（あるいは数ボルト）であるが、プログラミング信号レベルは典型的にはずっと高い（例えば２０ボルト）ことが注目される。トランジスタ１８、２０のベース・コレクタ接合は非常に高い降服電圧、例えば８０ボルトを有するように選択される。従って、トリミング回路網３６′、３８′は、通常動作の間差動増幅器１６の入力（即ちトランジスタ１８、２０のベース電極）から分離され、集積回路１０′の通常の機能を妨害しないことがわかる。即ち、集積回路１０′の通常動作モードの間、トランジスタ１１８、１２０は、端子Ｔ₁ 、Ｔ₂ の入力信号をツェナー・ダイオード４２ａ、４６ａから電気的に分離する制御素子として機能し、プログラミング・モードの間トランジスタ１１８、１２０は端子Ｔ₁ またはＴ₂ の２０ボルトのプログラミング信号を対応するツェナー・ダイオード４２ａ又は４６ａに電気的に結合し、前述したようにしてＶｏｓをトリミングする。

【００３０】以上、本考案の好適実施例を説明したが、多くの修正及び変更が可能であることは当業者には明らかである。

【００３１】

【考案の効果】

本考案によれば、集積回路に含まれる差動増幅器が該差動増幅器と電源バスとの間に結合されるノミナル抵抗を含み、その抵抗をトリミングすることによってパッケージに組込む前のオフセット電圧が調節される。更に、ノミナル抵抗から通常電気的に分離されている抵抗が設けられ、制御信号に従ってその抵抗をノミナル抵抗に結合することによってパッケージに収容した後のオフセット電圧の調節を可能とし、集積回路のパッケージ化及びバーンインの間で生じた差動増幅器のオフセット電圧の変化を補償することができる。

【図面の簡単な説明】

【図１】本考案によるオフセット電圧調節回路を含む集
積回路の回路及びブロック図である。

【図２】本考案の第２実施例によるオフセット電圧調節
回路を含む集積回路の回路及びブロック図である。

【符号の説明】

１２、１２′…入力部１４、１４′…出力部１６…差動増幅器３６、３６′、３８、３８′…オフセット電圧トリム回
路網

Claims

【実用新案登録請求の範囲】

【請求項１】差動増幅器のオフセット電圧を調節する
回路であって、第１動作モードの間に制御信号を受け、第２動作モード
の間に入力信号を受ける電気的相互接続リード手段を含
むパッケージと、前記パッケージ内に配置される集積回路であって、ノミ
ナル・オフセット電圧を有する差動増幅器を含む集積回
路と、から成り、前記集積回路が、前記電気的相互接続リード
手段に結合され制御信号に応答して差動増幅器のオフセ
ット電圧を前記ノミナル・オフセット電圧から調節する
手段を含み、前記オフセット電圧調節手段が、前記入力
信号に対し応答せず、前記差動増幅器が該差動増幅器と
電源電圧バスとの間に結合されるノミナル抵抗を含み、
ノミナル・オフセット電圧が該ノミナル抵抗値の関数で
あって、前記オフセット電圧調節手段が、更に、通常、前記ノミナル抵抗から電気的に分離されている抵
抗と、前記制御信号に応答して前記抵抗をノミナル抵抗に結合
するスイッチ手段と、前記電気的相互接続リード手段とスイッチ手段との間に
結合され、制御信号が相互接続リード手段に加えられる
とき相互接続リード手段をスイッチ手段に電気的に結合
し、前記入力信号が相互接続リード手段に加えられると
き相互接続リード手段をスイッチ手段から電気的に分離
する制御手段と、を含むオフセット電圧調節回路。
【請求項２】前記抵抗の第１端が前記ノミナル抵抗に
電気的に結合され、前記スイッチ手段が、前記抵抗の第２端と電源電圧バスとの間に結合され、通
常前記抵抗の第２端を電源電圧バスから電気的に分離
し、前記制御信号に応答して抵抗の第２端を電源電圧バ
スに電気的に結合するダイオード手段から成る、請求項
１記載の回路。
【請求項３】前記制御手段が前記入力信号に応答して
電気的に導通となるように適合されたＰ−Ｎ接合から成
る請求項２記載の回路。
【請求項４】前記Ｐ−Ｎ接合がトランジスタから成る
請求項３記載の回路。
【請求項５】前記ダイオード手段がツェナー・ダイオ
ードから成る請求項２記載の回路。