JPH11260226A - 電力伝送路開閉装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体スイッチを使った電力伝送システムに
おいて、電力伝送路が開の状態の時の絶縁抵抗をほぼ無
限大、漏れ電流を零にすることを目的とする。 【解決手段】 電力伝送路の入力部に半導体スイッチを
接続し、その出力を受電し伝送路の出力部となるように
リレーを接続した構成において、それぞれに独立して制
御信号を入力できるようにすることにより、リレーの印
加電圧が接点開閉電圧以下であることを確認した上で、
リレーの開閉を行うことができるようになるので、リレ
ー開閉時のアーク放電等による接点損傷を防ぐことが可
能となり、リレーが開の状態になっているときには、出
力部の絶縁抵抗をほぼ無限大、漏れ電流を零にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電力伝送路の開
閉に半導体スイッチとリレーを使用した電力伝送システ
ムにおいて、伝送路開閉時のリレーの損傷を防止し、伝
送路が開の状態のときの絶縁抵抗がほぼ無限大、漏れ電
流が零になる電力伝送路開閉装置に関するものである。

【０００２】

【従来の技術】電力需要の増加に伴い、損失を可能な限
り少なくした大電力伝送が必須になっている。そのた
め、伝送電力の高電圧化が進んでおり、伝送路に使用す
る部品に対しても、高耐圧化が求められている。一方、
安全上の観点からは、感電等の事故を避けるために、伝
送路が開の状態のときには、その出力部に現れる電圧、
電流が共に零であることが望まれる。言い換えれば、電
力出力の必要がない伝送路は、絶縁抵抗が無限大、漏れ
電流が零になっていることが安全上必要、ということに
なる。

【０００３】電力伝送路の開閉を行う部品としては、半
導体スイッチとリレーがあげられる。半導体スイッチ
は、可動部や接点が無いため、応答速度、消費電力、耐
久性の点において、コイルで機械接点を動作させるリレ
ーに比べて優れている。加えて、定格負荷の大きな高耐
圧の半導体スイッチが開発されてきており、この点でも
リレーに比べて有利になっている。その反面、絶縁抵抗
が無限大にはならないため、１μＡ程度の漏れ電流が発
生する欠点がある。

【０００４】一方、リレーは機械接点が開放状態になる
ため、このときに絶縁抵抗がほぼ無限大、漏れ電流が零
になるという利点がある。しかし、前述の通り、応答速
度、消費電力、耐久性の点で半導体スイッチに劣ってい
る。さらに、リレー開閉時には、アーク放電等による接
点損傷を防止するために、リレーに対する印加電圧、電
流を接点開閉電圧、電流値以下にしておく必要がある。
この点も、半導体スイッチには無い使用上の制約事項と
なる。

【０００５】図７は、半導体スイッチにより電力伝送路
の開閉を行い、半導体スイッチが開のときには、出力部
をトランジスタにより終端し、出力電圧をほぼ零にする
ことを実現している従来の電力伝送路開閉装置の概略図
を示したものである。１は半導体スイッチ、３は電力伝
送路基準電位、７は半導体スイッチ制御信号発生器、１
５はトランジスタ、Ｐｉｎは入力電力、Ｐｏｕｔは出力
電力、Ｓｓは半導体スイッチ制御信号である。

【０００６】図７の動作原理を以下に説明する。半導体
スイッチ１は、半導体スイッチ制御信号発生器７から出
力された半導体スイッチ制御信号Ｓｓに応じて、電力伝
送路を開閉する。半導体スイッチ制御信号Ｓｓがハイレ
ベルのとき、半導体スイッチ１が閉（伝送路が閉）、ト
ランジスタ１５はオフ状態となり、出力部に入力電力Ｐ
ｉｎにほぼ等しい電力Ｐｏｕｔが伝送される。又、半導
体スイッチ制御信号Ｓｓがローレベルのとき、半導体ス
イッチ１が開（伝送路が開）、トランジスタ１５はオン
状態となり、出力部がこのトランジスタ１５を介して電
力伝送路基準電位３に短絡され、ここに現れる電圧はほ
ぼ零となる。このとき、出力部に観測される漏れ電流
は、半導体スイッチ１の特性に依存する。

【０００７】

【発明が解決しようとする課題】上記のような電力伝送
路開閉装置では、伝送路が開のときの絶縁抵抗、及び漏
れ電流は半導体スイッチの特性に依存することになり、
安全上必要である絶縁抵抗がほぼ無限大、漏れ電流が零
の状態を実現できないという問題点があった。

【０００８】この発明は、かかる問題点を解決するため
に成されたものであり、半導体スイッチの特定に関係な
く、電力伝送路が開の状態の時の絶縁抵抗がほぼ無限
大、漏れ電流が零になる状態を得ることを目的としてい
る。

【０００９】

【課題を解決するための手段】第１の発明による電力伝
送路開閉装置は、電力伝送路の入力部に接続された半導
体スイッチと、同じく伝送路の入力部に接続されたツェ
ナー電圧生成用抵抗と、前記ツェナー電圧生成用抵抗の
伝送路入力部と接続されていない側にカソードが接続さ
れアノードを電力伝送路基準電位とするツェナーダイオ
ードと、前記半導体スイッチの出力を受電し伝送路の出
力部となり、かつ内部コイルが前記ツェナーダイオード
のカソード側に接続されたリレーと、前記リレーの内部
コイルのツェナーダイオードと接続されていない側にコ
レクタが接続されエミッタを電力伝送路基準電位とする
トランジスタと、前記半導体スイッチに制御信号を出力
する半導体スイッチ制御信号発生器と、リレー制御信号
を前記第一のトランジスタのベースに出力するリレー制
御信号発生器とを設けたものである。

【００１０】また、第２の発明による電力伝送路開閉装
置は、電力伝送路の入力部に接続された半導体スイッチ
と、前記伝送路の入力部に接続されたツェナー電圧生成
用抵抗と、前記ツェナー電圧生成用抵抗の伝送路入力部
と接続されていない側にカソードが接続され、アノード
を電力伝送路基準電位とするツェナーダイオードと、前
記半導体スイッチの出力を受電し伝送路の出力部とな
り、かつ内部コイルが前記ツェナーダイオードのカソー
ド側に接続されたリレーと、前記リレーの内部コイルの
ツェナーダイオードと接続されていない側にコレクタが
接続され、エミッタを電力伝送路基準電位とする第一の
トランジスタと、前記半導体スイッチに制御信号を出力
する半導体スイッチ制御信号発生器と、前記第一のトラ
ンジスタのベースにリレーの制御信号を出力するリレー
制御信号発生器と、前記リレーの内部コイルのツェナー
ダイオードと接続されていない側にコレクタが接続され
エミッタを電力伝送路基準電位とする第二のトランジス
タと、前記半導体スイッチの出力部と前記第二のトラン
ジスタのベースの間に接続された第一の電圧検出用抵抗
と、前記第二のトランジスタのベースと電力伝送路基準
電位の間に接続された第二の電圧検出用抵抗と、前記第
二の電圧検出用抵抗に並列に接続されたコンデンサとを
設けたものである。

【００１１】また、第３の発明による電力伝送路開閉装
置は、電力伝送路の入力部に接続された半導体スイッチ
と、同じく伝送路の入力部に接続されたツェナー電圧生
成用抵抗と、前記ツェナー電圧生成用抵抗の伝送路入力
部と接続されていない側にカソードが接続され、アノー
ドを電力伝送路基準電位とするツェナーダイオードと、
前記半導体スイッチの出力を受電し伝送路の出力部とな
り、かつ内部コイルが前記ツェナーダイオードのカソー
ド側に接続されたリレーと、前記リレーの内部コイルの
ツェナーダイオードと接続されていない側にコレクタが
接続され、エミッタを電力伝送路基準電位とする第一の
トランジスタと、前記リレーの内部コイルのツェナーダ
イオードと接続されていない側にコレクタが接続され、
エミッタを電力伝送路基準電位とする第二のトランジス
タと、前記半導体スイッチの出力部と前記第二のトラン
ジスタのベースの間に接続された第一の電圧検出用抵抗
と、前記第二のトランジスタのベースと電力伝送路基準
電位の間に接続された第二の電圧検出用抵抗と、前記第
二の電圧検出用抵抗に並列に接続されたコンデンサと、
前記第一のトランジスタのベースに伝送路の制御信号を
出力する伝送路制御信号発生器と、前記の制御信号を受
け遅延させて前記半導体スイッチへ出力する遅延回路と
を設けたものである。

【００１２】

【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１を示す構成図であり、図１において、
１、３、７、Ｐｉｎ、Ｐｏｕｔ、及びＶｓは従来装置と
全く同一のものである。２はツェナー電圧生成用抵抗、
４はツェナーダイオード、５はリレー、６はトランジス
タ、８はリレー制御信号発生器、Ｓｒはリレー制御信
号、Ｖｒはリレー入力部における印加電圧であり、リレ
ー５の接点開閉電圧はＶｔｈとする。

【００１３】前記のように構成された電力伝送路開閉装
置において、電力伝送を行うときには、初めにリレー制
御信号発生器８がハイレベルのリレー制御信号Ｓｒを出
力する状態にし、トランジスタ６をオンさせ、ツェナー
電圧生成用抵抗２とツェナーダイオード４で作られた電
圧によりリレー５の内部コイルを通電状態とし、リレー
５を閉の状態にする。次に、半導体スイッチ制御信号発
生器７がハイレベルの半導体スイッチ制御信号Ｓｓを出
力する状態にし、半導体スイッチ１を閉の状態にする。
これにより、伝送路が閉の状態になり、入力電力Ｐｉｎ
は、半導体スイッチ１とリレー５を通って出力電力Ｐｏ
ｕｔとして出力される。

【００１４】一方、電力伝送を止めるときには、初めに
半導体スイッチ制御信号発生器７がローレベルの半導体
スイッチ制御信号Ｓｓを出力する状態にし、半導体スイ
ッチ１を開の状態にする。次に、リレー５に印加されて
いる電圧Ｖｒが接点開閉電圧Ｖｔｈ以下であることを確
認し、リレー制御信号発生器８がローレベルのリレー制
御信号Ｓｒを出力する状態にし、トランジスタ６をオフ
させ、リレー５の内部コイルを非通電状態とし、リレー
５を開の状態にする。これにより、伝送路が開の状態に
なり、電力伝送が止まる。以上の動作における各部の信
号、電力、電圧の変化を時間に対応させたものを図２に
示す。

【００１５】上記のように、半導体スイッチ１とリレー
５に対する制御信号をそれぞれ独立して入力できる構成
にしたので、シーケンシャルな信号入力が可能になり、
リレー入力部印加電圧Ｖｒが接点開閉電圧Ｖｔｈ以下で
あることを確認した上でリレー５に対する制御信号を入
力することができるため、リレー５開閉時のアーク放電
等によるリレー５の損傷を防ぐことができる。さらに、
リレー５が開の状態になっているときは、出力部の絶縁
抵抗はほぼ無限大、漏れ電流は零となる。

【００１６】また、上記説明において信号に関してハ
イ、ローの表現を用いているものは相対的な概念であ
り、レベルを反転して構成しても同様の効果を奏する。

【００１７】実施の形態２．図３は、この発明の実施の
形態２を示す構成図であり、図３において、１、３、
７、Ｐｉｎ、Ｐｏｕｔ、及びＳｓは従来装置と全く同一
のものである。２はツェナー電圧生成用抵抗、４はツェ
ナーダイオード、５はリレー、６は第一のトランジス
タ、８はリレー制御信号発生器、９は第二のトランジス
タ、１０は第一の電圧検出用抵抗、１１は第二の電圧検
出用抵抗、１２はコンデンサ、Ｓｒはリレー制御信号、
Ｖｒはリレー入力部における印加電圧、Ｖｔｒ２は第二
のトランジスタのベース電位であり、リレー５の接点開
閉電圧はＶｔｈとする。

【００１８】前記のように構成された電力伝送路開閉装
置において、電力伝送を行うときには、初めにリレー制
御信号発生器８がハイレベルのリレー制御信号Ｓｒを出
力する状態にし、第一のトランジスタ６をオンさせ、ツ
ェナー電圧生成用抵抗２とツェナーダイオード４で作ら
れた電圧によりリレー５の内部コイルを通電状態とし、
リレー５を閉の状態にする。次に、半導体スイッチ制御
信号発生器７がハイレベルの半導体スイッチ制御信号Ｓ
ｓを出力する状態にし、半導体スイッチ１を閉の状態に
する。これにより、伝送路が閉の状態になり、入力電力
Ｐｉｎは、半導体スイッチ１とリレー５を通って出力電
力Ｐｏｕｔとして出力される。このとき、第二のトラン
ジスタ９は、そのベースに第一の電圧検出用抵抗１０と
第二の電圧検出用抵抗１１の分割比によって決まる電圧
Ｖｔｒ２が印加され、オン状態になる。

【００１９】一方、電力伝送を止めるときには、初めに
リレー制御信号発生器８がローレベルのリレー制御信号
Ｓｒを出力する状態にし、第一のトランジスタ６をオフ
させる。このとき、第二のトランジスタ９は、そのベー
スに第一の電圧検出用抵抗１０と第二の電圧検出用抵抗
１１の分割比によって決まる電圧Ｖｔｒ２が印加されて
いるためオン状態を維持するので、リレー５の内部コイ
ルは通電状態を継続し、リレー５は閉のままである。

【００２０】次に、半導体スイッチ制御信号発生器７が
ローレベルの半導体スイッチ制御信号Ｓｓを出力する状
態にし、半導体スイッチ１を開の状態にする。これに伴
い、リレー入力部印加電圧Ｖｒが、第一の電圧検出用抵
抗１０、第二の電圧検出用抵抗１１、及びコンデンサ１
２で決まる時定数で下がり始める。リレー入力部印加電
圧Ｖｒがリレー５の接点開閉電圧Ｖｔｈ以下になったと
き、第二のトランジスタ９のベース電位Ｖｔｒ２が、第
二のトランジスタ９をオフさせる値になるように、第一
の電圧検出用抵抗１０と第二の電圧検出用抵抗１１の抵
抗値を選定する。第二のトランジスタ９がオフすると、
リレー５の内部コイルが非通電状態になり、リレー５は
開の状態になる。これにより、伝送路が開の状態にな
り、電力伝送が止まる。以上の動作における各部の信
号、電力、電圧の変化を時間に対応させたものを図４に
示す。

【００２１】上記のように、半導体スイッチ１とリレー
５に対する制御信号をそれぞれ独立して入力できる構成
にしたので、シーケンシャルな信号入力が可能になり、
リレー５に印加されている電圧が接点開閉電圧Ｖｔｈ以
下になっていることを確認した上でリレー５に対する閉
信号を入力することができ、電力伝送路を閉じるときの
アーク放電等によるリレー５の損傷を防ぐことができ
る。また、リレー制御信号発生器８の出力信号をローレ
ベルにし、第一のトランジスタ６をオフさせておくこと
により、リレー入力部印加電圧Ｖｒがリレー５の接点開
閉電圧Ｖｔｈ以下になったときに、第一の電圧検出用抵
抗１０と第二の電圧検出用抵抗１１の分割比によって決
まる第二のトランジスタのベース電位Ｖｔｒ２も低下
し、第二のトランジスタ９をオフさせ、リレー５の内部
コイルが非通電状態になり、リレー５を開の状態にする
構成にしたので、電力伝送路を開くときにもアーク放電
等によるリレー５の損傷を防ぐことができる。さらに、
リレー５が開の状態になっているときには、出力部の絶
縁抵抗はほぼ無限大、漏れ電流は零になる。

【００２２】なお、上記説明において、信号に関してハ
イ、ローの表現を用いているものは相対的な概念であ
り、レベルを反転して構成しても同様の効果を奏する。

【００２３】実施の形態３．図５は、この発明の実施の
形態３を示す構成図であり、図５において、１、３、
７、Ｐｉｎ、Ｐｏｕｔ、及びＳｓは従来装置と全く同一
のものである。２はツェナー電圧生成用抵抗、４はツェ
ナーダイオード、５はリレー、６は第一のトランジス
タ、９は第二のトランジスタ、１０は第一の電圧検出用
抵抗、１１は第二の電圧検出用抵抗、１２はコンデン
サ、１３は伝送路制御信号発生器、１４は遅延回路、Ｓ
ｐは伝送路制御信号、Ｖｒはリレー入力部における印加
電圧、Ｖｔｒ２は第二のトランジスタのベース電位であ
り、リレー５の接点開閉電圧はＶｔｈとする。

【００２４】前記のように構成された電力伝送路開閉装
置において、電力伝送を行うときには、伝送路制御信号
発生器１３が第一のトランジスタ６のベースと遅延回路
１４に対してハイレベルの伝送路制御信号Ｓｐを出力す
る。このとき、第一のトランジスタ６はオン状態にな
り、ツェナー電圧生成用抵抗２とツェナーダイオード４
で作られた電圧によりリレー５の内部コイルを通電状態
にし、リレー５を閉の状態にする。一方、遅延回路１４
に入力された伝送路制御信号Ｓｐは、リレー５の応答時
間以上の遅延時間を伴ってハイレベルの半導体スイッチ
制御信号Ｓｓとして遅延回路１４から出力され、半導体
スイッチ１を閉の状態にする。これにより、伝送路が閉
の状態になり、入力電力Ｐｉｎは、半導体スイッチ１と
リレー５を通って出力電力Ｐｏｕｔとして出力される。
このとき、第二のトランジスタ９は、そのベースに第一
の電圧検出用抵抗１０と第二の電圧検出用抵抗１１の分
割比によって決まる電圧Ｖｔｒ２が印加され、オン状態
になる。

【００２５】一方、電力伝送を止めるときには、伝送路
制御信号発生器１３が、第一のトランジスタ６のベース
と遅延回路１４に対して、ローレベルの伝送路制御信号
Ｓｐを出力する。このとき、第一のトランジスタ６はオ
フ状態になるが、第二のトランジスタ９は、そのベース
に第一の電圧検出用抵抗１０と第二の電圧検出用抵抗１
１の分割比によって決まる電圧Ｖｔｒ２が印加されてい
るためオン状態を維持するので、リレー５の内部コイル
は通電状態を継続し、リレー５は閉のままである。

【００２６】一方、遅延回路１４に入力されたローレベ
ルの伝送路制御信号Ｓｐは、前述の遅延時間を伴って遅
延回路１４からローレベルの半導体スイッチ制御信号Ｓ
ｓとして出力され、半導体スイッチ１を開の状態にす
る。これに伴い、リレー入力部印加電圧Ｖｒが、第一の
電圧検出用抵抗１０、第二の電圧検出用抵抗１１、及び
コンデンサ１２で決まる時定数で下がり始める。リレー
入力部印加電圧Ｖｒがリレー５の接点開閉電圧Ｖｔｈ以
下になったとき、第二のトランジスタ９のベース電位Ｖ
ｔｒ２が、第二のトランジスタ９をオフさせる値になる
ように、第一の電圧検出用抵抗１０と第二の電圧検出用
抵抗１１の抵抗値を選定する。第二のトランジスタ９が
オフすると、リレー５の内部コイルが非通電状態にな
り、リレー５は開の状態になる。これにより、伝送路が
開の状態になり、電力伝送が止まる。以上の動作におけ
る各部の信号、電力、電圧の変化を時間に対応させた図
を図６に示す。

【００２７】上記のように、伝送路制御信号Ｓｐを半導
体スイッチ１とリレー５を開閉する信号として共通に使
用し、半導体スイッチ１に入力される信号には、遅延回
路１４を経由させることによりリレー５の応答時間以上
の遅延時間をもたせた構成にしたので、伝送路を閉の状
態にするときにリレー５を閉にしてから半導体スイッチ
１を閉にするシーケンシャルな信号入力が可能になり、
伝送路を閉じるときのアーク放電等によるリレー５の損
傷を防ぐことができる。また、伝送路制御信号発生器１
３の出力信号をローレベルにし、第一のトランジスタ６
をオフさせておくことにより、リレー入力部印加電圧Ｖ
ｒがリレー５の接点開閉電圧Ｖｔｈ以下になったとき
に、第一の電圧検出用抵抗１０と第二の電圧検出用抵抗
１１の分割比によって決まる第二のトランジスタのベー
ス電位も低下し、第二のトランジスタ９をオフさせ、リ
レー５の内部コイルが非通電状態になり、リレー５を開
の状態にする構成にしたので、電力伝送路を開くときに
もアーク放電等によるリレー５の損傷を防ぐことができ
る。さらに、リレー５が開の状態になっているときに
は、出力部の絶縁抵抗はほぼ無限大、漏れ電流は零にな
る。

【００２８】なお、上記説明において、信号に関してハ
イ、ローの表現を用いているものは相対的な概念であ
り、レベルを反転して構成しても同様の効果を奏する。

【００２９】

【発明の効果】第１の発明によれば、半導体スイッチと
リレーをそれぞれ独立して開閉することができ、リレー
に印加されている電圧がリレーの接点開閉電圧以下であ
ることを確認してからリレーの開閉を行うことができる
ため、リレー開閉時のアーク放電等による接点の損傷を
防ぐことができ、さらに、リレーが開の状態では、電力
伝送路出力部の絶縁抵抗がほぼ無限大、漏れ電流を零に
できる効果がある。

【００３０】第２の発明によれば、リレーに印加されて
いる電圧がリレーの接点開閉電圧以下であることを確認
してからリレーを閉の状態にすることができ、また、リ
レーはその印加電圧が接点開閉電圧以下でないと開の状
態にならないので、リレー開閉時のアーク放電等による
接点の損傷を防ぐことができ、さらに、リレーが開の状
態では、電力伝送路出力部の絶縁抵抗がほぼ無限大、漏
れ電流を零にできる効果がある。

【００３１】第３の発明によれば、リレーの開閉は、常
にリレーに印加されている電圧が接点開閉電圧以下の状
態で行われることになるので、リレー開閉時のアーク放
電等による接点の損傷を防ぐことができ、さらに、リレ
ーが開の状態では、電力伝送路出力部の絶縁抵抗がほぼ
無限大、漏れ電流を零にできる効果がある。

【図面の簡単な説明】

【図１】 この発明による電力伝送路開閉装置の実施の
形態１を示す構成図である。

【図２】 この発明による電力伝送路開閉装置の実施の
形態１における各部の動作状態を示すタイムチャートで
ある。

【図３】 この発明による電力伝送路開閉装置の実施の
形態２を示す構成図である。

【図４】 この発明による電力伝送路開閉装置の実施の
形態２における各部の動作状態を示すタイムチャートで
ある。

【図５】 この発明による電力伝送路開閉装置の実施の
形態３を示す構成図である。

【図６】 この発明による電力伝送路開閉装置の実施の
形態３における各部の動作状態を示すタイムチャートで
ある。

【図７】 従来の電力伝送路開閉装置を示す構成図であ
る。

【符号の説明】

１ 半導体スイッチ、２ ツェナー電圧生成用抵抗、３
電力伝送路基準電位、４ ツェナーダイオード、５
リレー、６ 第一のトランジスタ、７ 半導体スイッチ
制御信号発生器、８ リレー制御信号発生器、９ 第二
のトランジスタ、１０ 第一の電圧検出用抵抗、１１
第二の電圧検出用抵抗、１２ コンデンサ、１３ 伝送
路制御信号発生器、１４ 遅延回路、１５ トランジス
タ、Ｐｉｎ 入力電力、Ｐｏｕｔ 出力電力、Ｓｓ 半
導体スイッチ制御信号、Ｓｒ リレー制御信号、Ｖｒ
リレー入力部印加電圧、Ｖｔｈ リレー接点開閉電圧、
Ｖｔｒ２ 第二のトランジスタのベース電位、Ｓｐ 伝
送路制御信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電力伝送路の入力部に接続された半導体
   スイッチと、前記伝送路の入力部に接続されたツェナー
   電圧生成用抵抗と、前記ツェナー電圧生成用抵抗の伝送
   路入力部と接続されていない側にカソードが接続され、
   アノードを電力伝送路基準電位とするツェナーダイオー
   ドと、前記半導体スイッチの出力を受電し伝送路の出力
   部となり、かつ内部コイルが前記ツェナーダイオードの
   カソード側に接続されたリレーと、前記リレーの内部コ
   イルのツェナーダイオードと接続されていない側にコレ
   クタが接続されエミッタを電力伝送路基準電位とするト
   ランジスタと、前記半導体スイッチに制御信号を出力す
   る半導体スイッチ制御信号発生器と、前記トランジスタ
   のベースにリレーの制御信号を出力するリレー制御信号
   発生器とを備えたことを特徴とする電力伝送路開閉装
   置。
2. 【請求項２】 電力伝送路の入力部に接続された半導体
   スイッチと、前記伝送路の入力部に接続されたツェナー
   電圧生成用抵抗と、前記ツェナー電圧生成用抵抗の伝送
   路入力部と接続されていない側にカソードが接続され、
   アノードを電力伝送路基準電位とするツェナーダイオー
   ドと、前記半導体スイッチの出力を受電し伝送路の出力
   部となり、かつ内部コイルが前記ツェナーダイオードの
   カソード側に接続されたリレーと、前記リレーの内部コ
   イルのツェナーダイオードと接続されていない側にコレ
   クタが接続され、エミッタを電力伝送路基準電位とする
   第一のトランジスタと、前記半導体スイッチに制御信号
   を出力する半導体スイッチ制御信号発生器と、前記第一
   のトランジスタのベースにリレーの制御信号を出力する
   リレー制御信号発生器と、前記リレーの内部コイルのツ
   ェナーダイオードと接続されていない側にコレクタが接
   続されエミッタを電力伝送路基準電位とする第二のトラ
   ンジスタと、前記半導体スイッチの出力部と前記第二の
   トランジスタのベースの間に接続された第一の電圧検出
   用抵抗と、前記第二のトランジスタのベースと電力伝送
   路基準電位の間に接続された第二の電圧検出用抵抗と、
   前記第二の電圧検出用抵抗に並列に接続されたコンデン
   サとを備えたことを特徴とする電力伝送路開閉装置。
3. 【請求項３】 電力伝送路の入力部に接続された半導体
   スイッチと、前記伝送路の入力部に接続されたツェナー
   電圧生成用抵抗と、前記ツェナー電圧生成用抵抗の伝送
   路入力部と接続されていない側にカソードが接続され、
   アノードを電力伝送路基準電位とするツェナーダイオー
   ドと、前記半導体スイッチの出力を受電し伝送路の出力
   部となり、かつ内部コイルが前記ツェナーダイオードの
   カソード側に接続されたリレーと、前記リレーの内部コ
   イルのツェナーダイオードと接続されていない側にコレ
   クタが接続され、エミッタを電力伝送路基準電位とする
   第一のトランジスタと、前記リレーの内部コイルのツェ
   ナーダイオードと接続されていない側にコレクタが接続
   され、エミッタを電力伝送路基準電位とする第二のトラ
   ンジスタと、前記半導体スイッチの出力部と前記第二の
   トランジスタのベースの間に接続された第一の電圧検出
   用抵抗と、前記第二のトランジスタのベースと電力伝送
   路基準電位の間に接続された第二の電圧検出用抵抗と、
   前記第二の電圧検出用抵抗に並列に接続されたコンデン
   サと、前記第一のトランジスタのベースに伝送路の制御
   信号を出力する伝送路制御信号発生器と、前記の制御信
   号を受け遅延させて前記半導体スイッチへ出力する遅延
   回路とを備えたことを特徴とする電力伝送路開閉装置。