JPH0661254A

JPH0661254A - 半導体装置の製造方法

Info

Publication number: JPH0661254A
Application number: JP4211562A
Authority: JP
Inventors: Tamashiro Ono; 野瑞城小; Masanobu Saito; 藤雅伸斎; Takashi Yoshitomi; 富崇吉; Tatsuya Oguro; 黒達也大
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-08-07
Filing date: 1992-08-07
Publication date: 1994-03-04
Anticipated expiration: 2016-10-22
Also published as: JP3221924B2

Abstract

(57)【要約】【目的】高性能の微細電界効果型トランジスタを得る
ことを可能にする。【構成】酸化性溶液中でシリコン基板の表面にシリコ
ン酸化膜を形成する第１の工程と、シリコン酸化膜上に
ゲート電極を形成する第２の工程とを備え、この第２の
工程後の工程を所定の温度以下で行うことを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】電界効
果型トランジスタを有する半導体装置の従来の製造方法
を図１９乃至図２１を参照して説明する。先ず図１９
（ａ）に示すように、Ｐ型シリコン基板１上のＰウェル
形成予定領域２に例えばＢイオンを１００ＫｅＶ、２．
０Ｅ１３cm^-2の条件で注入した後にＮウェル形成予定領
域３に例えばＰイオンを１６ＫｅＶ、６．４Ｅ１２cm^-2
の条件で注入し、その後に１１９０℃、１５０分の熱処
理を施すことによってＰウェル領域２及びＮウェル領域
３を形成する。続いてＬＯＣＯＳ(local oxidization o
f silicon)法を用いて素子分離領域４を形成する（図１
９（ａ）参照）。

【０００３】次に図１９（ｂ）に示すようにＰウェル領
域２中に、所望のしきい値電圧を得るために例えばＢイ
オン５を１５ＫｅＶ、１．０Ｅ１３cm^-2の条件で注入す
ることによりチャネル表面の濃度を調節し、続いてＮウ
ェル領域３中に、所望のしきい値電圧を得るために例え
ばＰイオン６を１２０ＫｅＶ、１．０Ｅ１３cm^-2の条件
で注入し、続いてＡｓイオン６を４０ＫｅＶ、２．５Ｅ
１２cm^-2の条件で注入することによりチャネル表面の濃
度を調節する。以下の説明においては、ＮチャネルＭＯ
Ｓ又はＰチャネルＭＯＳの一方についてのみ説明する。
例えばウェル領域冷静等の時の不純物の導入は各々の領
域のみ選択的に行うために、光蝕刻法を用いてレジスト
膜を形成し、選択領域のみレジスト膜を除去した後、全
て行っている。

【０００４】次に図１９（ｃ）に示すように、例えば８
００℃の１０％ＨＣ１雰囲気で半導体基板１の表面を酸
化し、これにより例えば厚さ７nmのシリコン酸化膜（ゲ
ート絶縁膜）７Ａを形成する。そして、図１９（ｄ）に
示すようにシリコン酸化膜７Ａ上に例えばＬＰＣＶＤ(l
ow‐pressure chemicaL vapor deposition) 法を用いて
厚さ２００nmの多結晶シリコン膜８を形成する。その
後、この多結晶シリコン膜８のＮチャネルトランジスタ
領域に例えばＡｓイオンを４０ＫｅＶ、３．０Ｅ１５cm
^-2の条件で注入し、Ｐチャネルトランジスタ領域に例え
ばＢＦ₂イオンを３５ＫｅＶ、１．０Ｅ１５cm^-2の条件
で注入する。

【０００５】次に図２０（ａ）に示すように、例えばＲ
ＩＥ(Reactive ion etching)法を用いて多結晶シリコン
膜８をパターニングし、ゲート電極９を形成する。その
後図２０（ｂ）に示すように基板１上のＮチャネルトラ
ンジスタのソース、ドレイン形成予定領域に例えばＡｓ
イオンを５０ＫｅＶ、５．０Ｅ１５cm^-2の条件で注入し
て熱処理することによりソース、ドレイン領域１０を形
成し、Ｐチャネルトランジスタのソース、ドレイン形成
予定領域に例えばＢＦ₂イオンを３５ＫｅＶ、３．０Ｅ
１５cm^-2の条件で注入し、熱処理することによりソー
ス、ドレイン領域１０を形成する。続いて図２０（Ｃ）
に示すように基板１の表面部上に、例えばＣＶＤ(chemi
cal vapor deposition) 法を用いて層間膜としてシリコ
ン酸化膜１１を例えば５００nm堆積させる。そして、図
２１（ａ）に示すようにシリコン酸化膜１１をパターニ
ングしてコンタクトホール１２を開孔し、その後図２１
（ｂ）に示すように、例えばＳｉを１％含有するＡｌ膜
１３をスパッタ法を用いて形成する。続いて図２１
（ｃ）に示すようにＡｌ膜１３をパターニングして配線
部１４を形成し、その後約４５０℃のフォーミングガス
雰囲気中で熱処理を行なった後に、基板１の表面部に例
えば１０００nmのシリコン酸化膜を形成し、パシベーシ
ョン膜（図示せず）とする。

【０００６】このような半導体装置の従来の製造方法に
おいては、ゲート絶縁膜７Ａを形成するのに熱酸化の方
法を用いている。この熱酸化の方法は、例えば厚さ２nm
のシリコン酸化膜を得るためには、乾燥酸素雰囲気中で
酸化を行うとすると、８００℃、５分間の熱工程が必要
である。それ故、従来の製造方法においては、熱酸化に
よるチャネル不純物の分布に対する影響が避けられず、
短チャネル効果の抑制等が困難であったこのため微細な
電界効果型トランジスタの実現にとって障害となってい
た。

【０００７】又、従来の半導体装置の他の製造方法を図
２２を参照して説明する。まず半導体基板２１内にウェ
ル領域を形成し、その表面にフィールド酸化膜２２、ゲ
ート酸化膜２３を形成する（図２２（ａ）参照）。その
後、基板２１の表面に例えば厚さ２００nmの多結晶シリ
コン膜２４をＬＰＣＶＤ法を用いて形成し、その上に例
えば厚さ１００nmのシリコン酸化膜２５を形成する（図
２２（ａ）参照）。そして、光リソグラフィによりフォ
トレジストのマスク（図示せず）を形成した後、ＲＩＥ
法を用いてシリコン酸化膜２５、多結晶シリコン膜２４
をパターニングし、ゲート電極を形成する（図２２
（ａ）参照）。そして、ゲートとソースとの電流リーク
を抑えるために、後酸化（アニール）を行って、約１０
nmの酸化膜（図示せず）を形成し、その後イオン注入す
ることによって低濃度拡散層２７を形成する（図２２
（ａ）参照）。

【０００８】次に基板１の表面に、例えば厚さ１００nm
の酸化シリコン膜をＬＰＣＶ法により形成し、ＲＩＥ法
を用いて上記酸化シリコン膜をパターニングしてゲート
電極の側面にのみ酸化シリコン膜を残すようにして側壁
部２８を形成する（図２２（ａ）参照）。その後ソー
ス、ドレイン形成予定領域にイオンを注入することによ
り高濃度拡散層２９を形成する（図２２（ａ）参照）。
そして、チタン３０を例えばスパタリング法を用いて厚
さ５０nm堆積させ（図２２（ａ）参照）、その後ＲＴＡ
(Rappid thermal anneal）法を用いて６５０℃から７５
０℃程度の温度で熱処理を行う。これによりチタン層３
０は基板２１のシリコンと反応し、ソース及びドレイン
と接触している領域がチタンシリサイド３１となるが、
他の領域上ではチタン層３０のままとなる（図２２
（ｂ）参照）。その後、アンモニア、過酸化水素水、及
び水の混合液、あるいは硫酸と過酸化水素水の混合液に
よって未反応のチタン層３０を選択的にエッチングす
る。これによりソース及びドレイン領域に自己整合的に
ソース及びドレイン電極３１が形成される（図２２
（ｃ）参照）。

【０００９】上述のように図２２に示す従来の半導体装
置の製造方法においては、広いコンタクト面積を有する
電極３１を自己整合的に形成することができるが、チタ
ン３０と基板２１を反応させるため（図２２（ａ）参
照）、基板２１と電極３１の界面が深くなり、リーク電
流が増大するという問題がある。例えば厚さが５０nmの
チタン層３０を形成し、シリコン基板２１と反応させて
チタン層をシリサイド化して電極３１を形成すると、基
板２１と電極３１との界面が１００nm以上深くなる。そ
して、上記シリサイド化の温度が６５０℃〜７５０℃で
あって拡散があまり起らないことを考えると、浅い拡散
層２７においては、電極３１と基板２１の界面における
不純物濃度は元の界面における不純物濃度に比べて図２
３に示すように低くなる。これにより基板２１と電極３
１のコンタクト抵抗は上昇する。

【００１０】微細ＭＯＳＦＥＴの構造において、浅い拡
散層の形成が短チャネル効果を避けるために不可欠であ
ることを考えると、シリサイデーション工程において、
基板と電極の界面が深くなることを防止することが要求
されている。又、一般にゲート長の短い素子を製造する
のにＳｉＯ₂上に不純物濃度の低いシリコン層が存在す
る基板（ＳＯＩ(silicon on insulator)基板ともいう）
を用いることによってショートチャネル効果の抑制、高
移動度、低Ｓ‐ｆａｃｔｏｒの特性が得られる。このよ
うに、素子領域がＳｉＯ₂絶縁膜上にあるＭＯＳ型半導
体装置の従来の製造方法を図２４を参照して説明する。
まず、図２４（ａ）、（ｂ）に示すようにＳＩＭＯＸ
（Separation by implanted oxygen) 法やはりつけ法な
どを用いて得られる、ＳｉＯ₂絶縁膜４２上にシリコン
層４１が形成されたＳＯＩ基板に素子領域を設けた後、
ゲート絶縁膜４６を形成し、ゲート電極材の層４７を堆
積する。次にレジスト膜（図示せず）を形成してパター
ニングし、このパターニングされたレジスト膜をマスク
にしてゲート電極材の層４７を異方性エッチングを行う
ことによってゲート電極を形成する。そして図２４
（ｂ）に示すようにイオン注入を行うことによってソー
ス、ドレイン領域４８をを形成し、ＭＯＳ型半導体装置
を形成する。

【００１１】このようにショートチャネル効果を抑制す
るために薄膜のＳＯＩ基板を用いた場合、ソース、ドレ
イン領域の厚さも薄くなるのでソース、ドレインの抵抗
が上昇するという問題がある。又素子領域がＳｉＯ₂絶
縁膜４２上にあるために素子動作中に生じたホットキャ
リアが基板に流れることができないため、素子領域下の
ＳｉＯ₂絶縁膜４２に集まり、ソースとドレイン間のブ
レイクダウンを引起すという問題がある。又ＳｉＯ₂は
シリコンに比べて熱伝導率が小さいうえに、厚さが数百
nmもあるため、素子動作中にチャネルで生じた熱は効率
良く、チャネルよりも外の領域に伝わっていくことがで
きない。このため、チャネル部の温度が上昇するととも
に抵抗値が上昇し、駆動能力が低下するという問題があ
る。又、ＳｉＯ₂膜４２上のシリコン層４１の不純物濃
度は低いので素子のしきい値分圧が低くなる。このた
め、しきい値を最適値にするためにバックバイアスをか
けるが、ＳｉＯ₂膜４２の厚さが厚いと、最適値まで上
げることができないという問題がある。

【００１２】又、半導体基板上に高融点金属と高融点金
属シリサイドの層を形成する半導体装置の従来の製造方
法を図２５乃至図２６を参照して説明する。まずシリコ
ンからなる半導体基板６１上に、素子分離領域６２、ゲ
ート酸化膜６３、ポリシリコンからなるゲート電極６
４、絶縁物からなる電極側壁６８、及びソース／ドレイ
ン拡散層６９を形成し、その上にＴｉ層７０を形成する
（図２５（ａ）参照）。その後アニールすることよりソ
ース／ドレイン拡散層６９上及び電極６４上のチタン層
７０Ａをシリサイド化し（図２５（ｂ）参照）、未反応
チタン層を弗酸で除去する（図２５（Ｃ）参照）。図２
５に示す従来の製造方法においては、高融点金属（図２
５においてはチタン）と基板６１の半導体（図２５にお
いてはシリコン）を直接反応させているために、基板６
１のシリコンが反応で消費され、浅い拡散層を形成する
のが困難であるという問題点があった。又図２５（ａ）
に示したと同様の工程を用いてチタン層７０を形成した
後（図２６（ａ）参照）、レジスト層８０を形成し（図
２６（ｂ）参照）、エッチバックすることによって高融
点金属の層７０又は高融点金属のシリサイド層をソース
／ドレイン拡散層６９上に残す（図２６（ｃ）参照）。
この図２６に示す従来の製造方法においては、エッチバ
ックする際に基板６１がエッチバック雰囲気に曝される
ため、基板６１にダメージが入り易いという問題があっ
た。

【００１３】本発明の目的は高性能の微細電界効果型ト
ランジスタの製造方法を提供することにある。又、本発
明の他の目的は、広いコンタクト面積を有する電極を自
己整合的に形成することが可能であって、かつ基板と電
極の界面が深くなるのを可及的に防止することのできる
半導体装置の製造方法を提供することにある。又、本発
明の更に他の目的は、ソース／ドレイン間の抵抗が上昇
すること、ソース／ドレイン間にブレイクダウンが生じ
ること、駆動力が低下すること、及び素子のしきい値電
圧が低下することを可及的に防止することのできる半導
体装置の製造方法を提供することにある。又、本発明の
更に他の目的は基板の半導体の消費を可及的に抑えると
ともに基板がダメージを受けない半導体装置の製造方法
を提供することにある。

【００１４】

【課題を解決するための手段】第１の発明による半導体
装置の製造方法によれば酸化性溶液中でシリコン基板の
表面にシリコン酸化膜を形成する第１の工程と、前記シ
リコン酸化膜上にゲート電極を形成する第２の工程とを
備え、この第２の工程後の工程を所定の温度以下で行う
ことを特徴とする。

【００１５】第２の発明による半導体装置の製造方法に
よれば、ゲート電極及びソース／ドレイン領域が形成さ
れたシリコン基板上の前記ソース／ドレイン領域に、高
融点金属を過剰に含むこの高融点金属シリコン膜を選択
的に形成する第１の工程と、熱処理を行うことによって
前記過剰な高融点金属と前記シリコン基板のシリコンを
反応させる第２の工程と、を備えていることを特徴とす
る。

【００１６】第３の発明による半導体装置の製造方法に
よれば、シリコン基板上の所定領域上に絶縁膜を形成す
る第１の工程と、シリコン基板の表面にアモルファスシ
リコン層を形成する第２の工程と、このアモルファスシ
リコン層を平坦化して前記絶縁膜上のアモルファスシリ
コン層の厚さが比較的薄くなるようにする第３の工程
と、低温で熱処理することによりシリコン基板をシード
にした固相成長させ、シリコン基板上及び絶縁膜上のア
モルファスシリコン層を単結晶化する第４の工程と、こ
の単結晶化されたシリコン層を平坦化する第５の工程
と、前記シリコン層の表面を酸化し、所定の液を用い
て、表面に形成された酸化膜を除去する第５の工程と、
ゲート絶縁膜及びゲート電極を形成した後、イオン注入
することによってソース／ドレイン領域を形成する第６
の工程と、を備えていることを特徴とする。

【００１７】第４の発明による半導体装置の製造方法に
よれば、素子分離領域、ゲート電極、ソース／ドレイン
拡散領域が形成されたシリコン基板上に第１の高融点金
属の膜を形成する第１の工程と、第１の高融点金属より
も低い温度でシリコンと反応する第２の高融点金属の膜
を、第１の高融点金属の膜上に形成する第２の工程と、
シリコン基板の表面にシリコン膜を形成する第３の工程
と、前記シリコン膜をエッチングし、前記シリコン膜を
ソース／ドレイン拡散領域上にのみ残す第４の工程と、
所定の温度領域で熱処理することによって前記シリコン
膜と第２の高融点金属の膜を反応させて高融点金属シリ
サイド膜を形成する第５の工程と、未反応の第２の高融
点金属膜及び前記高融点金属シリサイドに覆われていな
い第１の高融点金属膜を除去する第６の工程と、を備え
ていることを特徴とする。

【００１８】

【作用】このように構成された第１の発明の半導体装置
の製造方法にすれば、ゲート絶縁膜の形成を従来に比べ
て低温で行う事ができる。従ってチャネルの不純物の文
武が広がるのを防ぐ事ができるので、浅い接合を形成す
る事ができ、短チャネル効果が抑制され、高性能の微細
電界効果型トランジスターが得られる。

【００１９】又、上述のように構成された第２の発明の
半導体装置の製造方法によれば、高融点金属を過剰に含
む高融点金属シリサイド膜をソース／ドレイン領域に選
択的に形成して電極とし、上記高融点金属を基板のシリ
コンと反応させることによって基板と電極の密着性を良
くすることができる。この時、過剰な高融点金属の量を
調節することにより、反応する基板中のシリコンの量を
制御することができ基板と電極とのコンタクト抵抗を下
げることができ、かつリーク電流を抑えることができ
る。又、ソース／ドレイン領域上に選択的に金属シリサ
イド膜を形成することにより広いコンタクト面積を持っ
た電極を自己整合的に形成することができる。

【００２０】上述のように構成された第３の発明の半導
体装置の製造方法によれば、絶縁層上のシリコン層にド
レインの１部が存在する場合、ドレインの深さは絶縁層
上のシリコン層の厚さで決定されるので、シリコン層を
薄くすることで浅くすることができる。さらに、それ以
外の領域にあるドレインの深さは絶縁層上のシリコン層
よりも深くなるのでショートチャネル効果を抑制し、高
移動度、低Ｓ‐ｆａｃｔｏｒの特性を得るとともにソー
ス／ドレインの抵抗が上昇するのを防ぐことができる。
また、絶縁層上のシリコン層にドレイン領域が存在しな
い場合、ドレインの深さは絶縁層上のシリコン層の厚さ
よりも厚くなりソース／ドレインの抵抗は上昇しない。
さらに、ソース／ドレイン間に絶縁層が存在するために
ソースはドレインの影響を全く受けることがないので、
ショートチャネル効果を抑制し、高移動度、低Ｓ‐ｆａ
ｃｔｏｒの特性が得られる。ドレイン部がシリコン基板
とつながっているため、素子動作中に生じたホットキャ
リアが基板に流れることができソース／ドレイン間のブ
レークダウン耐圧を保つことができる。また、チャネル
下の絶縁層を薄くできるので、素子動作中に生じた熱シ
リコン層にながれ、発熱による駆動力の低下を防ぐ。ま
た、素子のしきい値電圧をバックバイアス効果で容易に
最適値にすることができる。

【００２１】又、上述のように構成された第４の発明の
半導体装置の製造方法によれば、シリコンとの反応温度
が異なる２種類の高融点金属を用い、基板と接する第１
の高融点金属は反応せず、その上に形成した第２の高融
点金属とシリコン層のみを反応させることによって、基
板のシリコンの食われを防いでいる。また、シリコン膜
のエッチバック時は基板の全面が高融点金属で保護され
ているため、基板にダメージが入りにくい。未反応の第
２の高融点金属および第１の高融点金属は何れもウェッ
トエッチング除去できるため、ダメージは入らない。こ
れにより、基板のシリコンを消費しないため、浅い拡散
を形成しやすく、しかも拡散層の寄生抵抗を下げること
ができるので、トランジスタの微細化に有利である。ま
た、基板を高融点金属で保護しながらエッチバックを行
うため、ダメージが入りにくく、しかもフォトリソグラ
フィーの工程を増やすことなく自己整合的に製造可能で
ある。

【００２２】

【実施例】第１の発明による半導体装置の製造方法の第
１の実施例によって製造された電界効果型トランジスタ
の断面図を図３に示す。このトランジスタは過酸化水素
水中で煮沸することにより形成されたゲート絶縁膜７を
有している。この第１の実施例の製造工程を図１乃至図
２を参照して説明する。まず、図１（ａ）に示すように
Ｐ型シリコン基板１のＰウェル形成領域２に例えばＢイ
オンを１００ＫｅＶ、２．０Ｅ１３cm^-2の条件で注入し
た後に、Ｎウェル形成領域に例えばＰイオンを１６０Ｋ
ｅＶ、６．４Ｅ１２cm^-2で注入し、その後に約１１９０
℃、１５０分の熱工程を行うことによりＰウェル領域２
及びＮウェル領域３を形成する。続いてＬＯＣＯＳ法を
用いて素子分離領域４を形成する。

【００２３】次に、図１（ｂ）に示すようにＰウェル領
域２中に所望のしきい値電圧を得るために、例えばＢイ
オン５を１５ＫｅＶ、１．０Ｅ１３cm^-2の条件で注入す
ることによりチャネル表面の濃度を調節し、次いでＮウ
ェル領域３中に所望のしきい値電圧を得るために、例え
ばＰイオン６を１２０ＫｅＶ、１．０Ｅ１３cm^-2の条件
で注入し、続いてＡｓイオンを４０ＫｅＶ、２．５Ｅ１
２cm^-2の条件で注入することによりチャネル表面の濃度
を調節する。以下の工程は煩雑をさけるためにＮチャネ
ルＭＯＳトランジスタの製造について図示する。

【００２４】次に例えば約３％の希弗酸に３分間シリコ
ン基板１を浸すことによりシリコン基板１の自然酸化膜
を剥離する。続いて例えば約７５℃の過酸化水素水中に
シリコン基板を入れて３０分間煮沸することにより、例
えば厚さ１．５nmのシリコン酸化膜１（ゲート絶縁膜）
１５を形成する（図１（ｃ）参照）。なお、過酸化水素
水中に入れて煮沸処理する時の時間と形成される酸化膜
の厚さの関係を図４に示す。

【００２５】次に図２（ａ）に示すようにシリコン酸化
膜７上に例えばＬＰＣＶＤ方を用いて厚さ２００nmの多
結晶シリコン膜８を形成する。その後、Ｎチャネルトラ
ンジスタ領域に例えばＡｓイオンを４０ＫｅＶ、３．０
Ｅ１５cm^-2の条件で注入し、Ｐチャネルトランジスタ領
域に例えばＢＦ₂イオンを３０ＫｅＶ、１．０Ｅ１５cm
^-2の条件で注入する。そして、図２（ｂ）に示すよう
に、例えばＲＩＥ法を用いて多結晶シリコン膜８をパタ
ーニングし、ゲート電極９を形成する。続いて図２
（ｃ）に示すように、半導体基板１のＮチャネルトラン
ジスタのソース／ドレイン形成領域に例えばＡｓイオン
を５０ＫｅＶ、５．０Ｅ１５cm^-2の条件で注入し、Ｐチ
ャネルトランジスタのソース／ドレイン形成領域に例え
ばＢＦ₂イオンを３５ＫｅＶ、３．０Ｅ１５cm^-2の条件
で注入し、ソース及びドレイン領域１０を形成する。

【００２６】以後は、従来の製造方法と同様に、層間絶
縁膜形成工程及び、配線工程等を経て、半導体装置が製
造されるが、第１の実施例においてはソース／ドレイン
領域１０の形成後の全ての工程は約６００℃以下の温度
で行なわれる。なお、層間絶縁膜形成時（例えばＣＶＤ
酸化シリコン膜堆積時）の６００℃以下の温度で上記ソ
ース及びドレイン領域に注入された不純物は活性化し、
拡散層が形成されることになる。この第１の実施例の製
造方法及び従来の製造方法によって製造されたＰチャネ
ルＭＯＳトランジスタの、しきい値電圧のチャネル長に
対する依存性を図５に示す。

【００２７】以上、説明したように第１の発明の第１実
施例によれば、ゲート絶縁膜の形成を従来の場合に比べ
て低温で行うため、チャネルの不純物の分布が広がるの
を防止することが可能となり、これにより浅い接合を形
成することができるとともに、短チャネル効果を抑制で
き、高性能の微細電界効果型トランジスタを得ることが
できる。なお、第１の実施例においては、ゲート絶縁膜
７を形成するのに過酸化水素水を用いたが、他の酸化性
溶液（例えば、硫酸と過酸化水素水との混合液等）を用
いても良い。

【００２８】次に第１の発明による半導体装置の製造方
法の第２の実施例の製造工程を図６を参照して説明す
る。先ず、第１の実施例の図１（ｃ）に示す工程までは
第１の実施例と同様にして行う。その後、シリコン酸化
膜（ゲート絶縁膜）７に密着して、例えば、ＣＶＤ法、
又はＬＰＣＶＤ法、又はＰＥＣＶＤ（Plasma enhanst c
hemical vapor deposition）法、又はＴＥＯＳ（Tetra
ethyl ortho silicate）法等を用いて例えば厚さ５０nm
の酸化シリコン膜１６（図６（ａ）参照）を堆積させる
か、又は図６（ｂ）に示すように窒化シリコン１７等の
絶縁性の物質を堆積させるか、又は図６（ｃ）に示すよ
うに酸化シリコン１６と窒化シリコン１７の積層膜を堆
積により形成する。

【００２９】以後は第１の実施例の図２（ａ）以降に示
す工程と同じ工程を行う。この第２の実施例も第１の実
施例と同様の効果を得ることができる。なお、上記第１
及び第２の実施例においては、シリコン基板上にゲート
絶縁膜を形成するＭＯＳＦＥＴについて説明したが、
シリコン基板上にエピタキシャル成長させたシリコン結
晶表面に設けられるゲート絶縁膜、あるいはＳＯＩ基板
のシリコン表面に設けられるゲート絶縁膜の形成に本発
明を適用できることはいうまでもない。

【００３０】次に第２の発明による半導体装置の製造方
法の第１の実施例の製造工程を図７乃至図９を参照して
説明する。まずシリコン基板２１上にウェルを形成する
ためのイオン注入を行う、その後基板２１の表面にフィ
ールド酸化膜２２及びゲート酸化膜２３を形成する（図
７（ａ）参照）。続いて、厚さ２００nmの多結晶シリコ
ン膜２４を例えばＬＰＣＶＤ法を用いて形成し（図７
（ｂ）参照）、更に例えば常圧ＣＶＤ法を用いて厚さ１
００nmのシリコン酸化膜２５を形成する（図７（ｃ）参
照）。その後、光リソグラフィによりフォトレジストの
マスク２６を形成し、（図７（ｄ）参照）、続いて例え
ばＲＩＥ法を用いてシリコン酸化膜２５をパターニング
し、このパターニングされたシリコン酸化膜２５をマス
クにして例えばＲＩＥ法を用いて多結晶シリコン膜２４
をパターニングすることによりゲート電極２４，２５を
形成する（図８（ａ）参照）。続いて半導体基板２１に
不純物イオンを注入することにより、低濃度拡散層２７
を形成し（図８（ａ）参照）、基板２１の表面に例えば
１００nmの窒化シリコン膜２８を例えは常圧ＣＶＤ法を
用いていて形成する（図８（ｂ）参照）。その後、例え
ばＲＩＥ法を用いることによりゲート電極の側面にのみ
窒化シリコン膜２８が残るようにエッチングし、側壁２
８を形成する（図８（ｃ）参照）。その後、不純物イオ
ンを注入することにより高濃度拡散層２９を形成する
（図８（ｃ）参照）。続いて基板２１の表面に、例えば
チタンが１０％過剰のチタンシリサイド膜３１を例えば
スパッタリング法又はＣＶＤ法を用いて、１００nm堆積
させる（図８（ｄ）参照）。

【００３１】次にフォトレジスト３２を基板２１の表面
が平坦になる程度まで塗布し、ＲＩＥ法、又は酸素プラ
ズマ中でのアッシング、又は過酸化水素水と硫酸の混合
液等を用いてフォトレジスト３２をエッチバックし、ソ
ース／ドレイン領域上にのみ、フォトレジスト３２を残
す（図９（ａ）参照）。そして、残されたフォトレジス
ト３２をマスクとしてＲＩＥ法を用いて、チタンシリサ
イド膜３１をパターニングし、ソース／ドレイン領域上
にのみチタンシリサイド膜３１を残す（図９（ｂ）参
照）。その後、過酸化水素水と硫酸の混合液等を用いて
レジスト３２を剥離し（図９（ｃ）参照）、例えばＲＴ
Ａ法のような熱処理を約６５０℃〜７５０℃の温度で行
うことにより、チタンシリサイド膜３１中の過剰チタン
と基板２１中のシリコンを反応させて過剰チタンをシリ
サイド化させる。これによりチタンシリサイド膜３１と
基板２１との接合が良くなり、チタンシリサイド膜３１
の基板２１からの剥がれを防ぐことができるとともに、
チタンシリサイドの還元作用により自然酸化膜を除去す
ることができる。この時消費される基板の厚さは２０nm
程度であり、従来の場合に比べて図１３に示すようにシ
リサイド膜３１と基板２１との界面を浅くすることがで
き、基板とシリサイド膜とのコンタクト抵抗を低くする
ことができる。

【００３２】次に第２の発明の第２の実施例の製造方法
を図１０乃至図１２を参照して説明する。この第２の実
施例の製造方法は、フィールド酸化膜を形成しないもの
である。まず、ウェルが形成された半導体基板２１上に
ゲート酸化膜２３、多結晶シリコン膜２４、及びシリコ
ン酸化膜２５を順次形成する（図１０（ａ）参照）。次
にフォトレジトスからなるマスク２６を形成し（図１０
（ｂ）参照）、シリコン酸化膜２５及びポリシリコン膜
２４をパターニングし、ゲート電極を形成する（図１０
（ｃ）参照）。その後、不純物イオンを注入することに
より低濃度拡散領域２７を形成した後（図１０（ｃ）参
照）、窒化シリコン膜２８を形成し（図１０（ｄ）参
照）、この窒化シリコン膜２８をパターニングすること
によってゲート電極の側面に側壁２８を形成する（図１
１（ａ）参照）。その後、不純物イオンを注入すること
により、高濃度拡散領域２９を形成し（図１１（ａ）参
照）、続いて基板２１の表面に、チタンが１０％過剰の
チタンシリサイド膜３１を形成する（図１１（ｂ）参
照）。

【００３３】次に基板２１の表面が平坦になる程度まで
フォトレジスト３２を塗布し、このフォトレジスト３２
をエッチバックしてソース／ドレイン上の領域のみにフ
ォトレジスト３２を残す（図１１（ｃ）参照）。その
後、このフォトレジスト３２をマスクとしてＲＩＥ法を
用いてチタンシリサイド膜３１をパターニングし、ソー
ス／ドレイン領域上にのみチタンシリサイド膜３１を残
す（図１２（ａ）参照）。そして再度、フォトレジスト
膜３３を、基板２１の表面が平坦になる程度まで塗布
し、ゲート電極間のほぼ中央にフォトレジスト膜３３を
開孔する（図１２（ｂ）参照）。この開孔されたフォト
レジスト膜３３をマスクにして例えばＲＩＥ法を用いて
基板２１内にトレンチを形成し、周知の技術を用いてこ
のトレンチに絶縁物３４を埋め込み、素子分離を行う
（図１２（ｃ）参照）。その後、第１の実施例と同様に
熱処理を行ってチタンシリサイド膜３１中のチタンと基
板のシリコンを反応させる。なお上記実施例ではシリサ
イドとしてチタンを例にとって説明したが、チタンシリ
サイドのかわりにＮｉＳｉ、ＣｏＳｉ₂、ＷＳｉ等を用
いても良い。この第２の実施例の製造方法も第１の実施
例の製造方法と同様の効果を得ることができる。

【００３４】次に第３の発明による第１の実施例の製造
方法を図１４乃至図１５を参照して説明する。まず、図
１４（ａ）に示すように、シリコンウエハーのシリコン
基板４１上に例えばＳｉＯ₂からなる絶縁膜４２を堆積
させ、この絶縁膜４２上にレジスト膜４３をパターニン
グし、このパターニングされたレジスト膜４３をマスク
にして絶縁膜４２をエッチングして、シリコンの基板４
１上に絶縁膜４２を残存させる（図１４（ｃ）参照）。
なお、絶縁膜４２をシリコン基板４１上に残存させる方
法としては図１４（ｂ）に示すようにシリコン基板４１
上にレジスト膜４３を形成し、このレジスト膜４３を形
成した後、液相で選択的にＳｉＯ₂からなる絶縁膜４２
を堆積し、レジスト膜４３を除去しても良い。

【００３５】このようにシリコン基板４１上に絶縁膜４
２を残存させた後、シリコンウエハー全面に不純物濃度
の低いアモルファスシリコン４４を堆積させるか、ある
いはシリコンウエハー全面に不純物濃度の低い多結晶シ
リコン４４を堆積させた後、イオン注入を行って多結晶
シリコンをアモルファスの状態にする（図１４（ｄ）参
照）。次に図１５（ａ）に示すように、アモルファスシ
リコン４４をエッチバックあるいは研摩することによっ
て平坦化し、絶縁膜４２上にこの絶縁膜４２とほぼ同じ
程度の厚さのアモルファスシリコン層４４を形成する。
そして、図１５（ｂ）に示すように低温でアニールする
ことによってシリコン基板４１をシードにした固相成長
をさせ、シリコン基板４１上及び絶縁膜上のアモルファ
スシリコン４４を単結晶のシリコン層４５に変える。こ
の後、シリコン層４５をエッチバック、研磨、あるいは
酸化を行ない弗酸系の溶液処理で酸化膜を除去する工程
を用いてシリコン層４５の上部の欠陥を除去する。次
に、図１５（ｃ）又は図１５（ｄ）に示すようゲート絶
縁膜４５及びゲート電極４７を形成した後、イオンを注
入することによってソース／ドレイン領域４５を形成
し、ＭＯＳ型半導体装置を製造する。

【００３６】この第１の実施例によれば、絶縁膜４２上
のシリコン層４５にドレインの一部が存在する場合、ド
レインの深さは絶縁膜４２上のシリコン層４５の厚さに
よって決定されるので、シリコン層４５を薄くすること
で浅くすることができる。さらに、それ以外の領域にあ
るドレインの深さは絶縁層４２上のシリコン層４５より
も深くなるのでショートチャネル効果を抑制し、高移動
度、低Ｓ‐ｆａｃｔｏｒの特性を得るとともにソース／
ドレインの抵抗が上昇するのを防ぐことができる。ま
た、絶縁層４２上のシリコン層４５にドレイン領域が存
在しない場合、ドレインの深さは絶縁層４２上のシリコ
ン層４５の厚さよりも厚くなりソース／ドレインの抵抗
は上昇しない。さらに、ソース／ドレイ間に絶縁層４２
が存在するためにソースはドレインの影響を全く受ける
ことがないので、ショートチャネル効果を抑制し、高移
動度、低Ｓ‐ｆａｃｔｏｒの特性が得られる。又、ドレ
イン部がシリコン基板４１とつながっているため、素子
動作中に生じたホットキャリアが基板に流れることがで
きソース／ドレイン間のブレークダウン耐圧を保つこと
ができる。また、チャネル下の絶縁層４２を薄くできる
ので、素子動作中に生じた熱はシリコン層４５に流れ、
発熱による駆動力の低下を防ぐ。又、素子のしきい値電
圧をバックバイアス効果で容易に最適値にすることがで
きる。

【００３７】次に第３の発明による第２の実施例の製造
方法を図１６乃至図１７を参照して説明する。図１６
（ａ）に示すようにシリコン基板４１上に絶縁膜４２、
例えばＳｉＯ₂を堆積させ、その上にレジストをパター
ニングし絶縁膜４２をエッチングするか、あるいは、図
１６（ｂ）に示すようにシリコン基板４１上にレジスト
をパターニングした後、液相で選択的にＳｉＯ₂をシリ
コン基板４１上に堆積することで図１６（ｃ）に示すよ
うに、シリコン基板４１に絶縁膜４２を残存させる。次
に、開口されたシリコン基板４１の表面に酸化膜（図示
せず）を形成する。図１６（ｄ）に示すようにレジスト
のパターニングおよびエッチングによって前記工程によ
って形成された酸化膜の１部４２ａを残す。レジストを
とった後、シリコンウェハー全面に不純物濃度の低いア
モルファスシリコン４４を堆積させるか、あるいはシリ
コンウェハー全面に不純物濃度の低い多結晶シリコンを
堆積させた後、イオン注入を行うことで多結晶シリコン
をアモルファスの状態にする。つぎに、図１７（ａ）に
示すようにアモルファスシリコン４４をエッチングある
いはポリッシュで平坦化し、絶縁膜間にのみアモルファ
スシリコン層４４を設ける。この領域を素子領域として
用いることで素子間の分離を行うことができる。そし
て、図１７（ｂ）に示すように低温でアニールをするこ
とでシリコン基板４４をシードにした固相成長をさせ、
シリコン基板上及び絶縁膜上のアモルファスシリコンを
単結晶のシリコン層４５にする。そして、このシリコン
層４５をエッチバック、ポリッシュ、あるいはシリコン
層に酸化を行い弗酸系の処理で酸化膜を除去する工程の
いずれかを用いてシリコン層上部の欠陥を除去する。次
に、図１７（ｃ）又は１７（ｄ）に示すようにゲート絶
縁膜４６及びゲート電極４７を形成した後、イオン注入
をすることでソース／ドレイン領域４８を形成すること
でＭＯＳ型半導体装置を製造する。この第３の発明によ
る第２の実施例の製造方法も第１の実施例と同様の効果
を得ることができる。

【００３８】次に第４の発明による半導体装置の一実施
例を図１８を参照して説明する。まずシリコンからなる
半導体装置６１上に素子分離領域６２、ゲート酸化膜６
３、ポリシリコンからなるゲート電極６４、絶縁物から
なる側壁６８、及びソース／ドレイン拡散領域６９を形
成する（図１８（ａ）参照）。続いてチタンからなる層
７０、ニッケルからなる層７１、多結晶シリコン層７２
を順次形成し、その上に平坦なフォトレジスト層７４を
形成する（図１８（ａ）参照）。次にフォトレジスト層
７４、多結晶シリコン層をエッチバックすることによっ
て、ソース／ドレイン拡散層６９の領域上のみに多結晶
シリコン層７２を残す（図１８（ｂ）参照）。その後約
６００℃でアニールすることによって多結晶シリコン層
７２とニッケル層７１を反応させてニッケルシリサイド
（ＮｉＳｉ）層を形成する。そして未反応のニッケル層
７１を硫酸と過酸化水素水との混合液で除去する（図１
８（ｃ）参照）。次にニッケルシリサイド層７１に覆わ
れていないチタン層を弗酸で除去する（図１８（ｄ）参
照）。

【００３９】以上説明したように第５の発明の実施例に
よれば、基板６１と接するチタンは反応せず、このチタ
ンの上に形成したニッケル層７１とポリシリコン層７２
のみを反応させることが可能となり、基板６１のシリコ
ンの食われを防止することができる。これにより、浅い
ソース／ドレイン拡散層６９の形成を容易に行うことが
でき、しかも拡散層６９の寄生抵抗を低減できるのでト
ランジスタの微細化に有利とになる。

【００４０】

【発明の効果】第１の発明によれば、高性能の微細電界
効果型トランジスタを得ることができる。又第２の発明
によれば、広いコンタクト面積を有する電極を自己整合
的に形成することが可能であって、かつ基板と上記電極
の界面が深くなるのを可及的に防止することができる。
又第３の発明によれば、ソース／ドレイン間の抵抗が上
昇すること、ソース／ドレイン間にブレイクダウンが生
じること、駆動能力が低下すること、及び素子のしきい
値電圧が低下することを可及的に防止することができ
る。更に第４の発明によれば、基板の半導体の消費を可
及的に抑えることができるとともに基板がダメージを受
けるのを防止できる。

【図面の簡単な説明】

【図１】第１の発明による第１の実施例の製造工程を示
す断面図。

【図２】第１の発明による第１の実施例の製造工程を示
す断面図。

【図３】第１の発明による第１の実施例の製造方法によ
って製造された半導体装置の断面図。

【図４】過酸化水素水の処理時間と、この処理によって
形成される酸化膜の厚さの関係を示すグラフ。

【図５】第１の発明及び従来の方法によって製造される
電界効果型トランジスタのしきい値電圧のチャネル長に
対する依存性を示すグラフ。

【図６】第１の発明による第２の実施例の製造工程を示
す工程断面図。

【図７】第２の発明による第１の実施例の製造工程を示
す工程断面図。

【図８】第２の発明による第１の実施例の製造工程を示
す工程断面図。

【図９】第２の発明による第１の実施例の製造工程を示
す工程断面図。

【図１０】第２の発明による第２の実施例の製造工程を
示す工程断面図。

【図１１】第２の発明による第２の実施例の製造工程を
示す工程断面図。

【図１２】第２の発明による第２の実施例の製造工程を
示す工程断面図。

【図１３】第２の発明によって製造された半導体装置の
ソース／ドレイン領域の深さ方向の不純物濃度を示すグ
ラフ。

【図１４】第３の発明による第１の実施例の製造工程を
示す工程断面図。

【図１５】第３の発明による第１の実施例の製造工程を
示す工程断面図。

【図１６】第３の発明による第２の実施例の製造工程を
示す工程断面図。

【図１７】第３の発明による第２の実施例の製造工程を
示す工程断面図。

【図１８】第４の発明による実施例の製造工程を示す工
程断面図。

【図１９】従来の製造方法の製造工程を示す工程断面
図。

【図２０】従来の製造方法の製造工程を示す工程断面
図。

【図２１】従来の製造方法の製造工程を示す工程断面
図。

【図２２】従来の製造方法の製造工程を示す工程断面
図。

【図２３】従来の製造方法によって製造された半導体装
置のソース／ドレイン領域の深さ方向の不純物濃度を示
すグラフ。

【図２４】従来の製造方法の製造工程を示す工程断面
図。

【図２５】従来の製造方法の製造工程を示す工程断面
図。

【図２６】従来の製造方法の製造工程を示す工程断面
図。

【符号の説明】

１半導体基板２，３ウェル領域４フィールド酸化膜７ゲート酸化膜８ポリシリコン膜９ゲート電極１０ソース／ドレイン領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者大黒達也神奈川県川崎市幸区小向東芝町１株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】酸化性溶液中でシリコン基板の表面にシリ
コン酸化膜を形成する第１の工程と、前記シリコン酸化
膜上にゲート電極を形成する第２の工程とを備え、この
第２の工程後の工程を所定の温度以下で行うことを特徴
とする半導体装置の製造方法。
【請求項２】ゲート電極及びソース／ドレイン領域が形
成されたシリコン基板上の前記ソース／ドレイン領域
に、高融点金属を過剰に含むこの高融点金属シリコン膜
を選択的に形成する第１の工程と、熱処理を行うことに
よって前記過剰な高融点金属と前記シリコン基板のシリ
コンを反応させる第２の工程と、を備えていることを特
徴とする半導体装置の製造方法。
【請求項３】シリコン基板上の所定領域上に絶縁膜を形
成する第１の工程と、シリコン基板の表面にアモルファ
スシリコン層を形成する第２の工程と、このアモルファ
スシリコン層を平坦化して前記絶縁膜上のアモルファス
シリコン層の厚さが比較的薄くなるようにする第３の工
程と、低温で熱処理することによりシリコン基板をシー
ドにした固相成長させ、シリコン基板上及び絶縁膜上の
アモルファスシリコン層を単結晶化する第４の工程と、
この単結晶化されたシリコン層を平坦化する第５の工程
と、前記シリコン層の表面を酸化し、所定の液を用い
て、表面に形成された酸化膜を除去する第５の工程と、
ゲート絶縁膜及びゲート電極を形成した後、イオン注入
することによってソース／ドレイン領域を形成する第６
の工程と、を備えていることを特徴とする半導体装置の
製造方法。
【請求項４】素子分離領域、ゲート電極、ソース／ドレ
イン拡散領域が形成されたシリコン基板上に第１の高融
点金属の膜を形成する第１の工程と、第１の高融点金属
よりも低い温度でシリコンと反応する第２の高融点金属
の膜を、第１の高融点金属の膜上に形成する第２の工程
と、シリコン基板の表面にシリコン膜を形成する第３の
工程と、前記シリコン膜をエッチングし、前記シリコン
膜をソース／ドレイン拡散領域上にのみ残す第４の工程
と、所定の温度領域で熱処理することによって前記シリ
コン膜と第２の高融点金属の膜を反応させて高融点金属
シリサイド膜を形成する第５の工程と、未反応の第２の
高融点金属膜及び前記高融点金属シリサイドに覆われて
いない第１の高融点金属膜を除去する第６の工程と、を
備えていることを特徴とする半導体装置の製造方法。