JPH0660646A - リフレッシュ制御装置 - Google Patents
リフレッシュ制御装置Info
- Publication number
- JPH0660646A JPH0660646A JP4231533A JP23153392A JPH0660646A JP H0660646 A JPH0660646 A JP H0660646A JP 4231533 A JP4231533 A JP 4231533A JP 23153392 A JP23153392 A JP 23153392A JP H0660646 A JPH0660646 A JP H0660646A
- Authority
- JP
- Japan
- Prior art keywords
- address
- refresh
- accessed
- memory
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】必要最低限のリフレッシュによりリ−ドライト
アクセスの効率向上を図る。 【構成】メモリのリフレッシュに必要なすべてのワ−ド
線を規定の時間以内にアクセスするリフレッシュ動作
を、その時間内にアクセスが行なわれてアドレス記憶手
段６に記憶されたアドレスはリフレッシュしたことにな
るためリフレッシュしないで、アクセスされなかったア
ドレスのみをアドレスプライオリティエンコ−ダ７でエ
ンコ−ドしリフレッシュ動作を行なう。
アクセスの効率向上を図る。 【構成】メモリのリフレッシュに必要なすべてのワ−ド
線を規定の時間以内にアクセスするリフレッシュ動作
を、その時間内にアクセスが行なわれてアドレス記憶手
段６に記憶されたアドレスはリフレッシュしたことにな
るためリフレッシュしないで、アクセスされなかったア
ドレスのみをアドレスプライオリティエンコ−ダ７でエ
ンコ−ドしリフレッシュ動作を行なう。
Description
【０００１】
【産業上の利用分野】この発明はメモリのリフレッシュ
を行なうリフレッシュ制御装置、特にメモリアクセスの
効率化に関する関するものである。
を行なうリフレッシュ制御装置、特にメモリアクセスの
効率化に関する関するものである。
【０００２】
【従来の技術】情報処理装置等に使用されているリフレ
ッシュを必要とするメモリにはＤ−ＲＡＭ，疑似Ｓ−Ｒ
ＡＭ等がある。これらのメモリのリフレッシュは決めら
れた時間内に全てのワ−ド線をアクセスすることにより
行なわれる。またリフレッシュを行なうときの一般的な
方式として分散リフレッシュと集中リフレッシュがあ
る。集中リフレッシュはリフレッシュサイクルをまとめ
て実行する方式であり、分散リフレッシュはある周期毎
にリフレッシュを行なう方式である。この両者の方式は
用いるシステムによりどちらを採用するかが決められ、
どちらの方式も決められた時間内にすべてのワ−ド線を
アクセスする方式が一般的である。
ッシュを必要とするメモリにはＤ−ＲＡＭ，疑似Ｓ−Ｒ
ＡＭ等がある。これらのメモリのリフレッシュは決めら
れた時間内に全てのワ−ド線をアクセスすることにより
行なわれる。またリフレッシュを行なうときの一般的な
方式として分散リフレッシュと集中リフレッシュがあ
る。集中リフレッシュはリフレッシュサイクルをまとめ
て実行する方式であり、分散リフレッシュはある周期毎
にリフレッシュを行なう方式である。この両者の方式は
用いるシステムによりどちらを採用するかが決められ、
どちらの方式も決められた時間内にすべてのワ−ド線を
アクセスする方式が一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら決められ
た時間内にすべてのワ−ド線をアクセスするというリフ
レッシュ方式では、決められた時間内にプロセッサ等か
らのメモリアクセスがあるにもかかわらず、その同じア
ドレスもリフレッシュするといった時間内同一アドレス
複数回アクセスが起こることは少なくなく、メモリアク
セスの効率化が良くないという短所があった。
た時間内にすべてのワ−ド線をアクセスするというリフ
レッシュ方式では、決められた時間内にプロセッサ等か
らのメモリアクセスがあるにもかかわらず、その同じア
ドレスもリフレッシュするといった時間内同一アドレス
複数回アクセスが起こることは少なくなく、メモリアク
セスの効率化が良くないという短所があった。
【０００４】この発明はかかる短所を解決するためにな
されたものであり、必要最低限のリフレッシュによりリ
−ドライトアクセスの効率向上を図ることができるリフ
レッシュ制御装置を得ることを目的とするものである。
されたものであり、必要最低限のリフレッシュによりリ
−ドライトアクセスの効率向上を図ることができるリフ
レッシュ制御装置を得ることを目的とするものである。
【０００５】
【課題を解決するための手段】この発明に係るリフレッ
シュ制御装置は、メモリアドレスをデコ−ドするアドレ
スデコ−ド手段と、アドレスデコ−ド手段から出力され
るアドレス空間分のアドレス情報を記憶するアドレス記
憶手段と、アドレス記憶手段に記憶されたアドレス情報
以外をエンコ−ドし、そのアドレスをリフレッシュアド
レスとして出力するアドレスプライオリティエンコ−ド
手段と、アドレスプライオリティエンコ−ド手段でエン
コ−ドされた情報を再びデコ−ドし、上記アドレス記憶
手段の該当アドレスをリセットするアドレスリセット手
段とを備えたことを特徴とする。
シュ制御装置は、メモリアドレスをデコ−ドするアドレ
スデコ−ド手段と、アドレスデコ−ド手段から出力され
るアドレス空間分のアドレス情報を記憶するアドレス記
憶手段と、アドレス記憶手段に記憶されたアドレス情報
以外をエンコ−ドし、そのアドレスをリフレッシュアド
レスとして出力するアドレスプライオリティエンコ−ド
手段と、アドレスプライオリティエンコ−ド手段でエン
コ−ドされた情報を再びデコ−ドし、上記アドレス記憶
手段の該当アドレスをリセットするアドレスリセット手
段とを備えたことを特徴とする。
【０００６】上記アドレス記憶手段はメモリの規定リフ
レッシュ時間内にアクセスされたアドレスを記憶し、ア
クセスされなかったアドレスを逐一リフレッシュするこ
とを特徴とする。
レッシュ時間内にアクセスされたアドレスを記憶し、ア
クセスされなかったアドレスを逐一リフレッシュするこ
とを特徴とする。
【０００７】また、逐一リフレッシュするアドレスは、
規定リフレッシュ時間内にアドレスがアクセスされたか
否かによって分散リフレッシュ又は集中リフレッシュを
行なう。
規定リフレッシュ時間内にアドレスがアクセスされたか
否かによって分散リフレッシュ又は集中リフレッシュを
行なう。
【０００８】さらに、上記分散リフレッシュはアドレス
記憶手段の情報により、リフレッシュリクエスト間隔を
求めると良い。
記憶手段の情報により、リフレッシュリクエスト間隔を
求めると良い。
【０００９】
【作用】この発明においては、メモリのリフレッシュに
必要なすべてのワ−ド線を規定の時間以内にアクセスす
るリフレッシュ動作を、その時間内にアクセスが行なわ
れてアドレス記憶手段に記憶されたアドレスはリフレッ
シュしたことになるためリフレッシュしないで、アクセ
スされなかったアドレスのみをリフレッシュ動作を行な
う。
必要なすべてのワ−ド線を規定の時間以内にアクセスす
るリフレッシュ動作を、その時間内にアクセスが行なわ
れてアドレス記憶手段に記憶されたアドレスはリフレッ
シュしたことになるためリフレッシュしないで、アクセ
スされなかったアドレスのみをリフレッシュ動作を行な
う。
【００１０】そのリフレッシュ動作を高速でリアルタイ
ム処理を行なうシステムでは分散リフレッシュ、またリ
フレッシュを行なっている間にプロセッサ等の待ち時間
が問題とならないシステムや、システムがアイドル状態
でメモリをアクセスしていない場合等は集中リフレッシ
ュを行ない、必要最低限のリフレッシュを行なう。
ム処理を行なうシステムでは分散リフレッシュ、またリ
フレッシュを行なっている間にプロセッサ等の待ち時間
が問題とならないシステムや、システムがアイドル状態
でメモリをアクセスしていない場合等は集中リフレッシ
ュを行ない、必要最低限のリフレッシュを行なう。
【００１１】
【実施例】図１はこの発明の一実施例を示す構成図であ
る。図に示すように、リフレッシュ制御装置１は情報処
理装置等のプロセッサ２からの指令でメモリ３をアクセ
スするとともにメモリ３をリフレッシュするものであ
り、コントロ−ラ４とアドレスレコ−ダ５，アドレスレ
ジスタ６，アドレスプライオリティエンコ−ダ７，セレ
クタ８及びアドレスリセットデコ−ダ９を有する。
る。図に示すように、リフレッシュ制御装置１は情報処
理装置等のプロセッサ２からの指令でメモリ３をアクセ
スするとともにメモリ３をリフレッシュするものであ
り、コントロ−ラ４とアドレスレコ−ダ５，アドレスレ
ジスタ６，アドレスプライオリティエンコ−ダ７，セレ
クタ８及びアドレスリセットデコ−ダ９を有する。
【００１２】コントロ−ラ４は分散リフレッシュあるい
は集中リフレッシュを行なうかの判断や、分散リフレッ
シュ時のリフレッシュ周期の決定等を行なうとともに装
置全体の制御を行なう。アドレスレコ−ダ５はプロセッ
サ２からのメモリアクセスのためのアドレスを入力し、
現在のアドレスインジケ−タとして次段のアドレスレジ
スタ６へ入力する。アドレスレジスタ６は決められた時
間内に入力されたアドレスの情報を記憶しておくもので
あり、１アドレス／１ビットの単位で記憶する。すなわ
ち、アドレスデコ−ダ５からの出力により該当アドレス
のレジスタをセットする。
は集中リフレッシュを行なうかの判断や、分散リフレッ
シュ時のリフレッシュ周期の決定等を行なうとともに装
置全体の制御を行なう。アドレスレコ−ダ５はプロセッ
サ２からのメモリアクセスのためのアドレスを入力し、
現在のアドレスインジケ−タとして次段のアドレスレジ
スタ６へ入力する。アドレスレジスタ６は決められた時
間内に入力されたアドレスの情報を記憶しておくもので
あり、１アドレス／１ビットの単位で記憶する。すなわ
ち、アドレスデコ−ダ５からの出力により該当アドレス
のレジスタをセットする。
【００１３】アドレスプライオリティエンコ−ダ７はリ
フレッシュ実行時にアドレスレジスタ６によって記憶さ
れたアドレス以外をエンコ−ドし、そのアドレスをリフ
レッシュアドレスとしてセレクタ８に出力する。アドレ
スリセットデコ−ダ９はリフレッシュアドレスとして出
力されたアドレスのリフレッシュが終了後、そのアドレ
スを再びデコ−ドし、アドレスレジスタ６にリセット
し、次のアドレスのリフレッシュを可能にする。
フレッシュ実行時にアドレスレジスタ６によって記憶さ
れたアドレス以外をエンコ−ドし、そのアドレスをリフ
レッシュアドレスとしてセレクタ８に出力する。アドレ
スリセットデコ−ダ９はリフレッシュアドレスとして出
力されたアドレスのリフレッシュが終了後、そのアドレ
スを再びデコ−ドし、アドレスレジスタ６にリセット
し、次のアドレスのリフレッシュを可能にする。
【００１４】上記のように構成されたリフレッシュ制御
装置１で、例えば全てのワ−ド線のアクセスを８ｍｓ以
内で行なう場合の集中リフレッシュと分散リフレッシュ
の動作を図２，図３のタイムチャ−トを参照して説明す
る。
装置１で、例えば全てのワ−ド線のアクセスを８ｍｓ以
内で行なう場合の集中リフレッシュと分散リフレッシュ
の動作を図２，図３のタイムチャ−トを参照して説明す
る。
【００１５】コントロ−ラ４はリフレッシュを行なって
いる間にプロセッサ２等の待ち時間が問題とならない場
合や、システムがアイドル状態でメモリをアクセスして
いない場合等は集中リフレッシュを行ない、リフレッシ
ュ動作を高速でリアルタイム処理を行なうシステムでは
分散リフレッシュを行なう。
いる間にプロセッサ２等の待ち時間が問題とならない場
合や、システムがアイドル状態でメモリをアクセスして
いない場合等は集中リフレッシュを行ない、リフレッシ
ュ動作を高速でリアルタイム処理を行なうシステムでは
分散リフレッシュを行なう。
【００１６】集中リフレッシュの場合、プロセッサ２か
らのメモリアクセスのためアドレスレコ−ダ５に入力さ
れアドレスレジスタ６に記憶されたメモリ３のアドレス
をアクセスする。このアクセスが行なわれたアドレスは
リフレッシュしたことになる。そこで決められた時間内
にアドレスレジスタ６にセットされなかったアドレスを
アドレスプライオリティエンコ−ダ７でエンコ−ドし、
そのアドレスをリフレッシュアドレスとしてセレクタ８
に出力する。コントロ−ラ４はアドレスプライオリティ
エンコ−ダ７からセレクタ８に送られたアクセスが行な
われなかったアドレスを、図２に示すように、一定の時
間内例えば１ｍｓで集中リフレッシュする。
らのメモリアクセスのためアドレスレコ−ダ５に入力さ
れアドレスレジスタ６に記憶されたメモリ３のアドレス
をアクセスする。このアクセスが行なわれたアドレスは
リフレッシュしたことになる。そこで決められた時間内
にアドレスレジスタ６にセットされなかったアドレスを
アドレスプライオリティエンコ−ダ７でエンコ−ドし、
そのアドレスをリフレッシュアドレスとしてセレクタ８
に出力する。コントロ−ラ４はアドレスプライオリティ
エンコ−ダ７からセレクタ８に送られたアクセスが行な
われなかったアドレスを、図２に示すように、一定の時
間内例えば１ｍｓで集中リフレッシュする。
【００１７】分散リフレッシュの場合は決められた時間
のなかで、プロセッサ２からのメモリアクセス期間を一
定時間、例えば図３に示すように、４ｍｓ設け、残りの
時間でリフレッシュされなかったアドレスとプロセッサ
２からのメモリアクセスを競合させることにより行な
う。このとき、リフレッシュ周期の間隔はアドレスレジ
スタ６の情報によりコントロ−ラ４が判断して行なう。
のなかで、プロセッサ２からのメモリアクセス期間を一
定時間、例えば図３に示すように、４ｍｓ設け、残りの
時間でリフレッシュされなかったアドレスとプロセッサ
２からのメモリアクセスを競合させることにより行な
う。このとき、リフレッシュ周期の間隔はアドレスレジ
スタ６の情報によりコントロ−ラ４が判断して行なう。
【００１８】ここでプロセッサ２からのメモリアクセス
期間や、分散リフレッシュ期間の割当は使用するメモリ
素子によりその仕様を満足するように配分することが必
要である。
期間や、分散リフレッシュ期間の割当は使用するメモリ
素子によりその仕様を満足するように配分することが必
要である。
【００１９】なお、ＣＡＳビフォアＲＡＳリフレッシュ
をサポ−トするメモリ素子ではアドレスを意識せずに行
なえるため、リフレッシュ制御装置１を簡単なカウンタ
回路により構成することができる。
をサポ−トするメモリ素子ではアドレスを意識せずに行
なえるため、リフレッシュ制御装置１を簡単なカウンタ
回路により構成することができる。
【００２０】
【発明の効果】この発明は以上説明したように、メモリ
のリフレッシュに必要なすべてのワ−ド線を規定の時間
以内にアクセスするリフレッシュ動作を、その時間内に
プロセッサのアクセスがあったアドレスはリフレッシュ
したことになるため、アクセスされなかったアドレスの
みリフレッシュを行なうことにより、必要最低限のリフ
レッシュを行ない、リ−ド／ライトのアクセスの効率を
向上することができる。
のリフレッシュに必要なすべてのワ−ド線を規定の時間
以内にアクセスするリフレッシュ動作を、その時間内に
プロセッサのアクセスがあったアドレスはリフレッシュ
したことになるため、アクセスされなかったアドレスの
みリフレッシュを行なうことにより、必要最低限のリフ
レッシュを行ない、リ−ド／ライトのアクセスの効率を
向上することができる。
【図１】この発明の実施例を示す構成図である。
【図２】集中リフレッシュを示すタイムチャ−トであ
る。
る。
【図３】分散リフレッシュを示すタイムチャ−トであ
る。
る。
１ リフレッシュ制御装置 ２ プロセッサ ３ メモリ ４ コントロ−ラ ５ アドレスレコ−ダ ６ アドレスレジスタ ７ アドレスプライオリティエンコ−ダ ８ セレクタ ９ アドレスリセットデコ−ダ
Claims (4)
- 【請求項１】 リフレッシュを必要とするメモリのリフ
レッシュアドレスを制御するリフレッシュ制御装置であ
って、メモリアドレスをデコ−ドするアドレスデコ−ド
手段と、アドレスデコ−ド手段から出力されるアドレス
空間分のアドレス情報を記憶するアドレス記憶手段と、
アドレス記憶手段に記憶されたアドレス情報以外をエン
コ−ドし、そのアドレスをリフレッシュアドレスとして
出力するアドレスプライオリティエンコ−ド手段と、ア
ドレスプライオリティエンコ−ド手段でエンコ−ドされ
た情報を再びデコ−ドし、上記アドレス記憶手段の該当
アドレスをリセットするアドレスリセット手段とを備え
たことを特徴とするリフレッシュ制御装置。 - 【請求項２】 上記アドレス記憶手段はメモリの規定リ
フレッシュ時間内にアクセスされたアドレスを記憶し、
アクセスされなかったアドレスを逐一リフレッシュする
請求項１記載のリフレッシュ制御装置。 - 【請求項３】 上記逐一リフレッシュするアドレスは、
規定リフレッシュ時間内にアドレスがアクセスされたか
否かによって分散リフレッシュ又は集中リフレッシュを
行なう請求項２記載のリフレッシュ制御装置。 - 【請求項４】 上記分散リフレッシュはアドレス記憶手
段の情報により、リフレッシュリクエスト間隔を求める
請求項３記載のリフレッシュ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231533A JPH0660646A (ja) | 1992-08-07 | 1992-08-07 | リフレッシュ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231533A JPH0660646A (ja) | 1992-08-07 | 1992-08-07 | リフレッシュ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0660646A true JPH0660646A (ja) | 1994-03-04 |
Family
ID=16924986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4231533A Pending JPH0660646A (ja) | 1992-08-07 | 1992-08-07 | リフレッシュ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0660646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009043337A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 情報記録再生装置及びメモリ制御方法 |
-
1992
- 1992-08-07 JP JP4231533A patent/JPH0660646A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009043337A (ja) * | 2007-08-08 | 2009-02-26 | Hitachi Ltd | 情報記録再生装置及びメモリ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101206916B (zh) | 存储器设备、存储器控制器和存储器系统 | |
| CN1137491C (zh) | 动态随机存取存储器中的译码自动刷新模式 | |
| JPH10134572A (ja) | キャッシュｓｄｒａｍデバイス | |
| JPH0963264A (ja) | 同期型ｄｒａｍ | |
| US20060059320A1 (en) | Memory control device | |
| US6026466A (en) | Multiple row address strobe DRAM architecture to improve bandwidth | |
| JPH07121430A (ja) | デジタル映像信号処理用メモリシステム | |
| JPH10134569A (ja) | 同期型ダイナミック・ランダム・アクセス・メモリ | |
| JPH0660646A (ja) | リフレッシュ制御装置 | |
| JP2000187983A (ja) | メモリ装置 | |
| JPH03263685A (ja) | ダイナミックランダムアクセスメモリ | |
| KR100286346B1 (ko) | 에스디램의 리프레쉬 회로 | |
| JPS6313193A (ja) | 半導体記憶装置 | |
| JPH09312094A (ja) | リフレッシュ制御システム | |
| JPS6151792B2 (ja) | ||
| JPH05101650A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPH0325790A (ja) | 記憶装置 | |
| JPH07211067A (ja) | メモリ制御装置 | |
| KR100237629B1 (ko) | 반도체 메모리 소자의 리프레시 제어방법 | |
| JPS6182588A (ja) | 半導体記憶装置 | |
| KR20000025105A (ko) | 메모리 콘트롤러 | |
| JPH03144747A (ja) | メモリコントローラ | |
| JPS6313197A (ja) | ダイナミツク型半導体記憶装置 | |
| JPS63171500A (ja) | 記憶装置 | |
| JPS584447A (ja) | 制御記憶装置 |