KR20000025105A

KR20000025105A - 메모리 콘트롤러

Info

Publication number: KR20000025105A
Application number: KR1019980042042A
Authority: KR
Inventors: 오금렬
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-10-08
Filing date: 1998-10-08
Publication date: 2000-05-06

Abstract

본 발명은 메모리 콘트롤러에 관한 것으로, 종래 메모리 콘트롤러는 하나의 메모리 억세스 동작이 완료된 후에 다음의 메모리 억세스 동작에 필요한 리퀘스트신호 및 어드레스신호를 아비터를 통해 인가받아 처리하여 메모리의 동작을 제어하기 때문에 그 동작 속도가 상대적으로 지연되어 전체적인 메모리의 동작속도가 지연되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 스테이트 머신의 동작과정에서 다음의 메모리를 억세스하는 리퀘스트신호, 리프레시 정보 및 뱅크선택정보를 저장하여, 스테이트 머신의 현재 동작이 완료되면 저장된 정보를 스테이트 머신에 인가하는 선입선출 메모리를 더 포함하여 스테이트 머신의 현재 동작이 완료된 후 바로 그 저장된 정보를 이용하여 다시 메모리의 특정 어드레스를 억세스 함으로써, 아비터를 통해 다음의 억세스 정보를 입력받는 종래기술에 비해 상대적으로 동작속도가 향상되는 효과가 있다.

Description

메모리 콘트롤러

본 발명은 메모리 콘트롤러에 관한 것으로, 특히 선입선출 메모리를 이용하여 억세스할 불연속적인 어드레스 정보를 저장하여 메모리를 억세스하는 동작속도를 향상시키는데 적당하도록 한 메모리 콘트롤러에 관한 것이다.

일반적으로, 메모리 콘트롤러는 어드레스신호를 입력받아 해당하는 메모리의 특정 어드레스를 인에이블시켜 데이터를 저장 또는 저장된 데이터를 출력하는 역할을 하며, 이와 같은 종래 메모리 콘트롤러를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 메모리 콘트롤러의 블록도로서, 이에 도시한 바와 같이 외부의 클럭신호(CLK)에 동기를 맞춰 리퀘스트신호(BCMCREQ,CRTCMCREQ,DECMCREQ,GEMCREQ)를 입력받아 그 입력받은 리퀘스트신호 (BCMCREQ,CRTCMCREQ,DECMCREQ,GEMCREQ)의 우선순위를 지정하여 그 우선순위에 따라 순차적으로 출력하며, 그 출력이 완료되었음을 인식시키는 애크날리지신호(MCBCACK,MCCRTCACK,MCDECACK,MCGEACK)를 외부로 출력하는 아비터(ARBITER,1)와; 어드레스신호(BCMCADR,CRTCMCADR,DECMCADR,GEMCADR)를 입력받아 특정 어드레스신호를 선택하여 출력하는 어드레스 선택부(2)와; 상기 어드레스 선택부(2)에서 선택된어드레스신호와 리프레시 제어신호(REFRE_CNTR)를 입력받아 메모리의 리프레시동작 수행을 결정하는 리프레시신호(REFRESH)를 출력하는 리프레시 제어부(3)와; 상기 어드레스 선택부(2)의 어드레스신호를 디코딩하여 출력하는 어드레스 디코더(4)와; 상기 어드레스신호(BCMCADR,CRTCMCADR,DECMCADR,GEMCADR)와 동기신호(PERIOD)에 따라 외부의 데이터를 메모리에 저장하거나, 메모리에 저장된 데이터를 외부로 출력하며, 그 동작이 완료되면 동기신호(PERIOD1)를 출력하는 데이터 패스부(5)와; 상기 아비터(1)의 출력신호와 리프레시신호(REFRESH) 및 어드레스 디코더(4)에서 디코딩된 어드레스신호를 입력받아, 상기 데이터 패스부(5)의 동기신호(PERIOD1)의 동기에 맞춰 칼럼 어드레스 스트로브(CAS), 로우 어드레스 스트로브(RAS), 워드라인 인에이블신호(WE) 및 데이터 입출력신호(DQ)를 발생시켜 메모리의 특정 어드레스를 억세스 하는 스테이트 머신(6)으로 구성된다.

이하, 상기와 같이 구성된 종래 메모리 콘트롤러의 동작을 설명한다.

먼저, 클럭신호(CLK)에 동기를 맞춰 리퀘스트신호(GEMCREQ)를 입력받은 아비터(1)에서는 그 리퀘스트신호(GEMCREQ)의 고전위 구간의 마지막 한 주기의 클럭신호(CLK)에서 동작을 인식한 애크날리지(MCGEACK)신호를 외부로 출력한다. 이와 같이 입력받은 리퀘스트신호(GEMCREQ)에는 데이터의 억세스 방식이 하나의 어드레스에 대해 데이터를 출력하고, 그 어드레스의 다음 몇 개의 어드레스에 해당하는 데이터를 연속적으로 억세스하는 버스트 동작 또는 단일의 어드레스를 억세스하는 단일 억세스 동작임을 표시하게 된다.

그 다음, 어드레스신호(BCMCADR,CRTCMCADR,DECMCADR,GEMCADR)를 입력받은 어드레스 선택부(2)는 각각 다수의 어드레스를 포함하는 어드레스신호(GEMCADR)를 선택하여 출력한다.

상기 어드레스신호(GEMCADR)를 입력받은 리프레시 제어부(4)는 리프레시 제어신호(REFRE_CNTR)를 입력받아 리프레시신호(REFRESH)를 출력하며, 어드레스 디코더(4)에서는 상기 어드레스신호(GEMCADR)를 디코딩하여 어떤 뱅크(BANK)를 사용할 것인지를 선택하는 뱅크선택신호를 출력하게 된다.

그 다음, 스테이트 머신(6)에서는 상기 아비터(1)의 출력에 따라 억세스 방식을 결정하며, 상기 어드레스 디코더(4)의 출력신호에 따라 뱅크를 선택하고, 상기 리프레시제어부(3)의 동작에 따라 동작의 종류를 선택하여 그에 해당하는 칼럼 어드레스 스트로브(CAS), 로우 어드레스 스트로브(RAS), 워드라인 인에이블신호(WE), 데이터 입출력신호(DQ)를 발생시켜, 특정 어드레스를 억세스한다. 이때 상기 설명한 버스트 동작의 경우 하나의 어드레스를 억세스하고, 곧이어 자동으로 다음의 어드레스 몇 개를 순차적으로 억세스하게 되며, 이와 같은 동작이 완료된 후에 동기신호(PERIOD)를 데이터 패스부(5)로 출력하여 그 데이터 패스부(5)가 동작하여 메모리에 저장된 데이터가 외부로 출력되거나, 외부의 데이터를 메모리에 저장하는 동작을 수행하게 된다.

그 다음, 데이터 패스부(5)의 동작이 완료된 후, 데이터 패스부(5)는 동작이 완료되었음을 알리는 동기신호(PERIOD1)를 상기 스테이트 머신(6)으로 출력하며, 이를 입력받은 스테이트 머신(6)은 모든 요구한 동작이 완료되었음을 상기 아비터(1)에 알려 다음의 리퀘스트신호 및 어드레스신호를 입력받도록 제어한다.

상기한 바와 같이 종래 메모리 콘트롤러는 하나의 메모리 억세스 동작이 완료된 후에 다음의 메모리 억세스 동작에 필요한 리퀘스트신호 및 어드레스신호를 아비터를 통해 인가받아 처리하여 메모리의 동작을 제어하기 때문에 그 동작 속도가 상대적으로 지연되어 전체적인 메모리의 동작속도가 지연되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 한 주기의 메모리 억세스 동작이 완료된 후, 다음의 억세스 동작에 필요한 리퀘스트신호 및 어드레스신호를 지연됨이 없이 인가받아 동작하는 메모리 콘트롤러를 제공함에 그 목적이 있다.

도1은 종래 메모리 콘트롤러의 블록도.

도2는 본 발명 메모리 콘트롤러의 블록도.

***도면의 주요 부분에 대한 부호의 설명***

1:아비터 2:어드레스 선택부

3:리프레시 제어부 4:어드레스 디코더

5:데이터 패스부 6:스테이트 머신

7:선입선출 메모리

상기와 같은 목적은 메모리의 억세스 방식을 결정하는 리퀘스트신호를 입력받아 우선순위를 결정하여 출력하는 아비터와; 특정 어드레스신호를 선택하여 출력하는 어드레스 선택부의 출력을 입력받아 리프레시여부를 결정하는 리프레시 제어부와; 상기 어드레스 선택부의 출력을 디코딩하여 메모리의 특정 뱅크를 선택하는 뱅크선택신호를 출력하는 어드레스 디코더와; 상기 아비터와 리프레시 제어부 및 어드레스 디코더의 출력신호에 따라 칼럼 및 로우 어드레스 스트로브, 워드라인 인에이블신호 등의 메모리 억세스에 필요한 신호를 상기 리퀘스트신호에 부합하는 형태로 출력하는 스테이트 머신을 포함하는 메모리 콘트롤러에 있어서, 상기 스테이트 머신의 동작과정에서 다음의 메모리를 억세스하는 리퀘스트신호, 리프레시 정보 및 뱅크선택정보를 저장하여, 스테이트 머신의 현재 동작이 완료되면 저장된 정보를 스테이트 머신에 인가하는 선입선출 메모리를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 메모리 콘트롤러의 블록도로서, 이에 도시한 바와 같이 종래 도1에 도시한 구성에서 스테이트 머신(6)이 동작하는 동안 다음의 리퀘스트신호(GEMCREQ)와 어드레스 디코더(4) 및 리프레시 제어부(3)의 출력신호를 입력받아 저장하고, 스테이트 머신(6)의 동작이 완료되면, 그 저장된 정보를 상기 스테이트 머신(6)에 인가하는 선입선출 메모리(7)를 더 포함하여 구성된다.

이하, 상기와 같이 구성된 본 발명 메모리 콘트롤러의 동작을 상세히 설명한다.

먼저, 클럭신호(CLK)에 동기를 맞춰 리퀘스트신호(BCMCREQ,CRTCMCREQ,DECMCREQ,GEMCREQ)를 입력받은 아비터(1)는 그 리퀘스트신호중 우선순위가 가장높은 리퀘스트신호(GEMCREQ)를 선택하여 출력한다. 이때, 상기 종래기술에서 설명한 바와 같이 리퀘스트신호(GEMCREQ)에는 데이터의 억세스 방식이 하나의 어드레스에 대해 데이터를 출력하고, 그 어드레스의 다음 몇 개의 어드레스에 해당하는 데이터를 연속적으로 억세스하는 버스트 동작 또는 단일의 어드레스를 억세스하는 단일 억세스 동작임을 표시한다.

그 다음, 어드레스신호(BCMCADR,CRTCMCADR,DECMCADR,GEMCADR)를 입력받은 어드레스 선택부(2)는 각각 다수의 어드레스를 포함하는 어드레스신호(GEMCADR)를 선택하여 출력하며, 리프레시 제어부(4)와 어드레스 디코더는 각각 어드레스신호(GEMCADR)를 처리하여 리프레시 동작여부와 특정 뱅크를 선택하는 정보를 출력한다.

그 다음, 스테이트 머신(6)에서는 상기 아비터(1)의 출력에 따라 억세스 방식을 결정하며, 상기 어드레스 디코더(4)의 출력신호에 따라 뱅크를 선택하고, 상기 리프레시제어부(3)의 동작에 따라 동작의 종류를 선택하여 그에 해당하는 칼럼 어드레스 스트로브(CAS), 로우 어드레스 스트로브(RAS), 워드라인 인에이블신호(WE), 데이터 입출력신호(DQ)를 발생시켜, 특정 어드레스를 억세스한다.

그 다음, 상기의 칼럼 어드레스 스트로브(CAS), 로우 어드레스 스트로브(RAS), 워드라인 인에이블신호(WE), 데이터 입출력신호(DQ)를 발생시켜, 메모리의 특정 어드레스를 억세스한 스테이트 머신(6)은 동기신호(PERIOD)를 데이터 패스부(5)로 출력하여 그 데이터 패스부(5)가 동작하여 메모리에 저장된 데이터가 외부로 출력되거나, 외부의 데이터를 메모리에 저장하는 동작을 수행하게 된다.

상기 스테이트 머신(6)과 데이터 패스부(5)가 동작하는 시점에서 상기 아비터(1)는 그 다음에 억세스 정보를 담고 있는 리퀘스트신호(BCMCREQ,CRTCMCREQ,DECMCREQ,GEMCREQ)중 우선순위가 높은 리퀘스트신호를 선택하여 선입선출 메모리(7)에 저장하며, 그 다음의 어드레스신호를 입력받아 특정 어드레스신호를 선택하는 어드레스 선택부(2)의 출력에 따라 각각 리프레시 동작여부와 뱅크선택정보를 출력하는 리프레시 제어부(3)와 어드레스 디코더(4)의 출력신호 또한 상기 선입선출 메모리(7)에 저장된다.

그 다음, 데이터 패스부(5)는 그 데이터 입출력의 동작을 완료한 후, 동기신호(PERIOD1)를 상기 스테이트 머신(6)으로 출력하며, 이를 입력받은 스테이트 머신(6)은 모든 요구한 동작이 완료되었음을 상기 아비터(1)에 알림과 동시에 상기 선입선출 메모리(7)에 저장된 리퀘스트신호, 리프레시정보 및 뱅크선택정보를 입력받아 그에 해당하는 다음의 메모리 억세스 동작을 수행한다.

상기한 바와 같이 본 발명은 스테이트 머신의 동작과정에서 다음의 메모리 억세스 동작에 필요한 정보를 선입선출 메모리에 저장하고, 스테이트 머신의 현재 동작이 완료된 후 바로 그 저장된 정보를 이용하여 다시 메모리의 특정 어드레스를 억세스 함으로써, 아비터를 통해 다음의 억세스 정보를 입력받는 종래기술에 비해 상대적으로 동작속도가 향상되는 효과가 있다.

Claims

메모리의 억세스 방식을 결정하는 리퀘스트신호를 입력받아 우선순위를 결정하여 출력하는 아비터와; 특정 어드레스신호를 선택하여 출력하는 어드레스 선택부의 출력을 입력받아 리프레시여부를 결정하는 리프레시 제어부와; 상기 어드레스 선택부의 출력을 디코딩하여 메모리의 특정 뱅크를 선택하는 뱅크선택신호를 출력하는 어드레스 디코더와; 상기 아비터와 리프레시 제어부 및 어드레스 디코더의 출력신호에 따라 칼럼 및 로우 어드레스 스트로브, 워드라인 인에이블신호 등의 메모리 억세스에 필요한 신호를 상기 리퀘스트신호에 부합하는 형태로 출력하는 스테이트 머신을 포함하는 메모리 콘트롤러에 있어서, 상기 스테이트 머신의 동작과정에서 다음의 메모리를 억세스하는 리퀘스트신호, 리프레시 정보 및 뱅크선택정보를 저장하여, 스테이트 머신의 현재 동작이 완료되면 저장된 정보를 스테이트 머신에 인가하는 선입선출 메모리를 더 포함하여 된 것을 특징으로 하는 메모리 콘트롤러.