JPH0658959B2 - ゲ−ト・タ−ン・オフ・サイリスタ - Google Patents
ゲ−ト・タ−ン・オフ・サイリスタInfo
- Publication number
- JPH0658959B2 JPH0658959B2 JP62196911A JP19691187A JPH0658959B2 JP H0658959 B2 JPH0658959 B2 JP H0658959B2 JP 62196911 A JP62196911 A JP 62196911A JP 19691187 A JP19691187 A JP 19691187A JP H0658959 B2 JPH0658959 B2 JP H0658959B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- resistance
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｐｎｐｎ４層よりなり、一方のベース層に設
けられたゲート電極からの電流引き抜き作用により自己
消弧可能なゲート・ターン・オフ・（以下ＧＴＯと記
す）サイリスタに関する。
けられたゲート電極からの電流引き抜き作用により自己
消弧可能なゲート・ターン・オフ・（以下ＧＴＯと記
す）サイリスタに関する。
第２図は、従来のＧＴＯサイリスタの要部断面図であ
り、Ｐエミッタ１，ｎベース２，ｐベース３及びｎエミ
ッタ４の４層構造からなり、ｐエミッタ層にアノード電
極５，ｐベース層にゲート電極６，ｎエミッタ層にカソ
ード電極７がそれぞれ被着しており、ｎエミッタ４は短
冊状になっている単位ＧＴＯサイリスタ（以下セグメン
トと略す）を示す。第３図に、セグメントが４個配置さ
れたＧＴＯサイリスタ素体のカソード電極側から見た平
面図を示す。ＧＴＯサイリスタの主要な特性の一つであ
る可制御電流は、ゲート電極６からゲート電流を引き抜
く作用により実現される。
り、Ｐエミッタ１，ｎベース２，ｐベース３及びｎエミ
ッタ４の４層構造からなり、ｐエミッタ層にアノード電
極５，ｐベース層にゲート電極６，ｎエミッタ層にカソ
ード電極７がそれぞれ被着しており、ｎエミッタ４は短
冊状になっている単位ＧＴＯサイリスタ（以下セグメン
トと略す）を示す。第３図に、セグメントが４個配置さ
れたＧＴＯサイリスタ素体のカソード電極側から見た平
面図を示す。ＧＴＯサイリスタの主要な特性の一つであ
る可制御電流は、ゲート電極６からゲート電流を引き抜
く作用により実現される。
多数セグメントが配置された実際のＧＴＯサイリスタに
おいては、セグメントの電気的特性、例えば、オン電圧
やゲートインピーダンスにばらつきが存在するため、タ
ーン・オフ時のゲート電流引き抜き作用が各セグメント
において均等にならず、ターン・オフ時の最終段階にお
いてある特定のセグメント、例えば、オン電圧が低いも
しくはゲートインピーダンスが高いセグメントへの電流
集中が起こり、ターン・オフ破壊にいたる。この特定の
セグメントへの電流集中の効果は、ＧＴＯサイリスタの
可制御電流の向上をさまたげている。従来の拡散方法や
ライフタイムキラー注入方法による各層の形成では、セ
グメントの電気的特性の均等化をはかるのに限度があ
り、飛躍的な可制御電流の向上はあまり期待できない。
おいては、セグメントの電気的特性、例えば、オン電圧
やゲートインピーダンスにばらつきが存在するため、タ
ーン・オフ時のゲート電流引き抜き作用が各セグメント
において均等にならず、ターン・オフ時の最終段階にお
いてある特定のセグメント、例えば、オン電圧が低いも
しくはゲートインピーダンスが高いセグメントへの電流
集中が起こり、ターン・オフ破壊にいたる。この特定の
セグメントへの電流集中の効果は、ＧＴＯサイリスタの
可制御電流の向上をさまたげている。従来の拡散方法や
ライフタイムキラー注入方法による各層の形成では、セ
グメントの電気的特性の均等化をはかるのに限度があ
り、飛躍的な可制御電流の向上はあまり期待できない。
本発明の目的は、ターン・オフ時にある特定のセグメン
トへの電流の集中を抵減させ、大きな可制御電流能力を
持つＧＴＯサイリスタを提供することにある。
トへの電流の集中を抵減させ、大きな可制御電流能力を
持つＧＴＯサイリスタを提供することにある。
上記の目的を達成するために、本発明はゲート電極の被
着するベース層に隣接して設けられる短冊状のエミッタ
層とそれに接続される主電極の間に抵抗層と金属電極が
介在し抵抗層は上記主電極と該金属電極の間に介在する
ものとし、抵抗層の抵抗値は１mm2当たり１５ｍΩ乃至
５００ｍΩの範囲とする。
着するベース層に隣接して設けられる短冊状のエミッタ
層とそれに接続される主電極の間に抵抗層と金属電極が
介在し抵抗層は上記主電極と該金属電極の間に介在する
ものとし、抵抗層の抵抗値は１mm2当たり１５ｍΩ乃至
５００ｍΩの範囲とする。
本発明によってエミッタ層と主電極の間に設けられる抵
抗層とは、ターン・オフ時の電流集中を分散させると同
時に、そのエミッタ層とゲート電極の被着するベース層
との間の接合の回復を速める作用をもたらし、可制御電
流の向上を図ることができる。
抗層とは、ターン・オフ時の電流集中を分散させると同
時に、そのエミッタ層とゲート電極の被着するベース層
との間の接合の回復を速める作用をもたらし、可制御電
流の向上を図ることができる。
第１図に、本発明の実施例を示し、第２，第３図と共通
の部分には同一の符号が付されている。第１図の実施例
では、多数配置されたセグメントのｎエミッタ層４の表
面に、金属電極層９を被着させ、この金属電極層９とカ
ソード電極７の間に抵抗層８を被着させる。
の部分には同一の符号が付されている。第１図の実施例
では、多数配置されたセグメントのｎエミッタ層４の表
面に、金属電極層９を被着させ、この金属電極層９とカ
ソード電極７の間に抵抗層８を被着させる。
このように、金属電極層９を設けることにより抵抗層８
の材料の選択範囲を広げることができる。
の材料の選択範囲を広げることができる。
また、セグメントのｎエミッタ層４とカソード電極７の
間に抵抗層８を設けることにより、大幅な可制御電流の
向上が見られる。第４図は、抵抗層８の抵抗値と可制御
電流およびオン電圧の関係を示し、ｎエミッタ層上の抵
抗層８の抵抗を１mm2当たり１５ｍΩ以上にすること
で、可制御電流の有意な増加が観測される。一方、オン
電圧も抵抗層８の抵抗値を増すに従って上昇し、抵抗値
が１mm2当たり５００ｍΩを超えると１．５Ｖ以上の増
加となり、通電による素子の電力発生損失が増えて実用
上素子の冷却に関してコストアップになる。従って、本
発明に基づく抵抗層８によってオン電圧の大幅な上昇を
もたらさないで効果的に可制御電流を向上させるには、
その抵抗値が１mm2当たり１５ｍΩから５００ｍΩの範
囲にあることが望ましい。
間に抵抗層８を設けることにより、大幅な可制御電流の
向上が見られる。第４図は、抵抗層８の抵抗値と可制御
電流およびオン電圧の関係を示し、ｎエミッタ層上の抵
抗層８の抵抗を１mm2当たり１５ｍΩ以上にすること
で、可制御電流の有意な増加が観測される。一方、オン
電圧も抵抗層８の抵抗値を増すに従って上昇し、抵抗値
が１mm2当たり５００ｍΩを超えると１．５Ｖ以上の増
加となり、通電による素子の電力発生損失が増えて実用
上素子の冷却に関してコストアップになる。従って、本
発明に基づく抵抗層８によってオン電圧の大幅な上昇を
もたらさないで効果的に可制御電流を向上させるには、
その抵抗値が１mm2当たり１５ｍΩから５００ｍΩの範
囲にあることが望ましい。
本発明によれば、短冊状のｎエミッタと主電極の間に抵
抗層を設けることにより、この抵抗層での電圧降下が、
とりわけターン・オフの最終段階におけるある特定のセ
グメントへの電流集中を緩和し、各セグメント間の電流
バランスを良好にするとともに、この電圧降下はちよう
どアノード電流をゲートに分流させる作用を行うので、
各セグメントの電流分担のみならずターン・オフ時間を
均等化しようとする結果、可制御電流の大幅な向上をも
たらしたものと考えられる。特に、抵抗層の抵抗値が１
mm2当たり１５ｍΩ以上でその効果が顕著となり、５０
０ｍΩを超えないようにすることで素子のオン電圧の上
昇を適当な範囲に抑えることができる。
抗層を設けることにより、この抵抗層での電圧降下が、
とりわけターン・オフの最終段階におけるある特定のセ
グメントへの電流集中を緩和し、各セグメント間の電流
バランスを良好にするとともに、この電圧降下はちよう
どアノード電流をゲートに分流させる作用を行うので、
各セグメントの電流分担のみならずターン・オフ時間を
均等化しようとする結果、可制御電流の大幅な向上をも
たらしたものと考えられる。特に、抵抗層の抵抗値が１
mm2当たり１５ｍΩ以上でその効果が顕著となり、５０
０ｍΩを超えないようにすることで素子のオン電圧の上
昇を適当な範囲に抑えることができる。
第１図は本発明の一実施例の要部断面図、第２図は従来
のＧＴＯサイリスタの要部断面図、第３図はＧＴＯサイ
リスタ素体の平面図、第４図は本発明による抵抗層に抵
抗値と可制御電流およびオン電圧との関係線図である。 １：ｐエミッタ、２：ｎベース、３：ｐベース、４：ｎ
エミッタ、６：ゲート電極、７：カソード電極、８：抵
抗層、９：金属電極。
のＧＴＯサイリスタの要部断面図、第３図はＧＴＯサイ
リスタ素体の平面図、第４図は本発明による抵抗層に抵
抗値と可制御電流およびオン電圧との関係線図である。 １：ｐエミッタ、２：ｎベース、３：ｐベース、４：ｎ
エミッタ、６：ゲート電極、７：カソード電極、８：抵
抗層、９：金属電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−26624（ＪＰ，Ａ) 特開 昭56−10967（ＪＰ，Ａ) 特開 昭56−125872（ＪＰ，Ａ) 特公 昭59−52551（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】交互に異なる導電形を有する隣接した４層
よりなり、内側のベース層の一つにゲート電極が被着さ
れ、該ベース層に隣接する外側に複数の短冊状のエミッ
タ層が設けられるものにおいて、該短冊状のエミッタ層
と該エミッタ層に接続される主電極の間に抵抗層と金属
電極が介在し、この抵抗層は該金属電極と該主電極の間
に介在し、抵抗値が面積１mm2当たり１５ｍΩ乃至５０
０ｍΩの範囲にあることを特徴とするゲート・ターン・
オフ・サイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196911A JPH0658959B2 (ja) | 1987-01-29 | 1987-08-06 | ゲ−ト・タ−ン・オフ・サイリスタ |
| DE3802050A DE3802050C2 (de) | 1987-01-29 | 1988-01-25 | Abschaltthyristor |
| FR888800844A FR2610452B1 (fr) | 1987-01-29 | 1988-01-26 | Thyristor a gain de commande a l'ouverture |
| US07/383,263 US5010384A (en) | 1987-01-29 | 1989-07-20 | Gate turn-off thyristor with resistance layers |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1896387 | 1987-01-29 | ||
| JP62-18963 | 1987-01-29 | ||
| JP62196911A JPH0658959B2 (ja) | 1987-01-29 | 1987-08-06 | ゲ−ト・タ−ン・オフ・サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301563A JPS63301563A (ja) | 1988-12-08 |
| JPH0658959B2 true JPH0658959B2 (ja) | 1994-08-03 |
Family
ID=26355736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196911A Expired - Lifetime JPH0658959B2 (ja) | 1987-01-29 | 1987-08-06 | ゲ−ト・タ−ン・オフ・サイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5010384A (ja) |
| JP (1) | JPH0658959B2 (ja) |
| DE (1) | DE3802050C2 (ja) |
| FR (1) | FR2610452B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2960506B2 (ja) * | 1990-09-19 | 1999-10-06 | 株式会社日立製作所 | ターンオフ形半導体素子 |
| DE4402884C1 (de) * | 1994-02-01 | 1995-05-18 | Daimler Benz Ag | Abschaltbares Leistungshalbleiterbauelement |
| EP0833389B1 (de) * | 1996-09-30 | 2008-03-05 | Infineon Technologies AG | GTO-Thyristor |
| DE19640242C2 (de) * | 1996-09-30 | 2002-01-10 | Infineon Technologies Ag | Kathodenanordnung für GTO-Thyristor |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE755356A (fr) * | 1969-08-27 | 1971-03-01 | Westinghouse Electric Corp | Interrupteur a semi conducteur a grille de commande pour courant eleve |
| US4127863A (en) * | 1975-10-01 | 1978-11-28 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast |
| DE2825794C2 (de) * | 1978-06-13 | 1986-03-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abschaltbarer Thyristor |
| JPS5526624A (en) * | 1978-08-14 | 1980-02-26 | Sony Corp | Semiconductor device |
| CA1136773A (en) * | 1978-08-14 | 1982-11-30 | Norikazu Ohuchi | Semiconductor device |
| JPS55165672A (en) * | 1979-06-11 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
| JPS6043668B2 (ja) * | 1979-07-06 | 1985-09-30 | 株式会社日立製作所 | 半導体装置 |
| JPS5839466B2 (ja) * | 1979-08-10 | 1983-08-30 | ブリテイツシユ ガス コ−ポレ−シヨン | 石炭ガス化プラント用スラグタツプおよびかかるスラグタツプを組入れた石炭ガス化プラントの改良 |
| JPS5632793A (en) * | 1979-08-24 | 1981-04-02 | Fujitsu Ltd | Wiring route determining system |
| JPS56125872A (en) * | 1980-03-10 | 1981-10-02 | Hitachi Ltd | Semiconductor switchgear and its manufacture |
| US4411708A (en) * | 1980-08-25 | 1983-10-25 | Trw Inc. | Method of making precision doped polysilicon vertical ballast resistors by multiple implantations |
| JPS5778173A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| DE3274035D1 (en) * | 1981-04-30 | 1986-12-04 | Toshiba Kk | Semiconductor device having a plurality of element units operable in parallel |
| GB2100303B (en) * | 1981-06-13 | 1984-08-01 | Carclo Eng Group Plc | Improvements in or relating to cardclothing |
| JPS5952551B2 (ja) * | 1981-06-29 | 1984-12-20 | 株式会社東芝 | ゲ−トタ−ンオフサイリスタ |
| JPS5952551A (ja) * | 1982-09-20 | 1984-03-27 | Sumitomo Metal Ind Ltd | 電気集塵装置 |
| JPS59121871A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置 |
| DE3667362D1 (de) * | 1985-10-15 | 1990-01-11 | Siemens Ag | Leistungsthyristor. |
-
1987
- 1987-08-06 JP JP62196911A patent/JPH0658959B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-25 DE DE3802050A patent/DE3802050C2/de not_active Expired - Fee Related
- 1988-01-26 FR FR888800844A patent/FR2610452B1/fr not_active Expired - Lifetime
-
1989
- 1989-07-20 US US07/383,263 patent/US5010384A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63301563A (ja) | 1988-12-08 |
| DE3802050A1 (de) | 1988-08-11 |
| FR2610452B1 (fr) | 1991-10-31 |
| US5010384A (en) | 1991-04-23 |
| FR2610452A1 (fr) | 1988-08-05 |
| DE3802050C2 (de) | 1995-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358376B2 (ja) | ||
| US4231059A (en) | Technique for controlling emitter ballast resistance | |
| JPH0138381B2 (ja) | ||
| JPH0658959B2 (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPS6243548B2 (ja) | ||
| US4760432A (en) | Thyristor having controllable emitter-base shorts | |
| JPH0138383B2 (ja) | ||
| JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| JPH0126549B2 (ja) | ||
| JPS594033A (ja) | 圧接型半導体装置 | |
| JPH01253274A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPS6220713B2 (ja) | ||
| JPS6216570A (ja) | 半導体スイツチング装置 | |
| JP3284019B2 (ja) | 電力用半導体装置 | |
| JPS629669A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3196575B2 (ja) | 複合半導体装置及びそれを使った電力変換装置 | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JPH0691246B2 (ja) | 半導体装置 | |
| JP2797890B2 (ja) | 複合半導体装置 | |
| JP2861210B2 (ja) | 自己消弧素子 | |
| JPS58194366A (ja) | 半導体制御整流装置 | |
| JPH0138386B2 (ja) | ||
| JP2001015770A (ja) | 電力用半導体素子 | |
| JPH02170471A (ja) | 高速ダイオード | |
| JPS6027169A (ja) | サイリスタ |