JPH0658618B2 - メモリ装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、被写体像を撮像装置により電気信号に変換
し、この電気信号を記憶装置に記憶する電子カメラに関
する。

本発明者は、この種のカメラを既に特願昭５５−９１２
７５号、同５５−１５９９８９号、同５５−１６８１７
０号の明細書において開示している。これらに記載され
たカメラは、被写体像の静止画像信号を作成すり撮像装
置が内蔵された撮像部と、該信号の１フレーム分を記憶
するための固体メモリを複数個有する記憶装置を内蔵
し、撮像部とは別体の記憶部とから成る。記憶部は撮像
部に着脱可能であるので、記憶部を複数個用意しておき
随時交換することができる。例えば記憶部の全てのメモ
リに上記画像信号が格納された場合、すなわちメモリが
全て使用済になつてしまつた場合は、この記憶部を撮像
部から取りはずし未使用の記憶部を装着して撮影を続け
ることができる。使用済の記憶部は、記憶した画像信号
をコンバータにより外部の大容量の記憶媒体例えば磁気
テープに転送することにより未使用の記憶部として再び
使用することができる。

ところで記憶部のメモリとしてＲＡＭ等の揮発性メモリ
を採用した場合には、記憶内容を保持するためにバック
アップ電源を必要とし、また磁気バブルメモリ等の不揮
発性メモリを採用した場合にもその周辺回路例えばどの
メモリが使用済かを示すための液晶等の電気的表示装置
の電源を必要とする。すなわち撮影時以外であつても記
憶部のメモリの１つにでも画像信号が格納されている場
合は、給電を保持しなければならない。またこの給電が
不必要な時すなわち全メモリが未使用の場合は、節電の
ため手動スイツチで給電を断つたことが考えられる。し
かしこのスイツチを誤つて操作すると例えばメモリが揮
発性の場合に画像信号が格納されているにもかかわらず
不用意にこのスイツチを操作すると給電が断たれてしま
い全画像信号を消失させてしまうことになる。またメモ
リが不揮発性の場合にも、不用意にスイツチを操作する
と上記表示装置の表示状態が変わつてしまい、どのメモ
リが使用済であるか又は未使用であるかが分からなくな
ることが起こりうる。

そこで本願発明の主要な目的は、揮発性メモリへ、また
はメモリ内に保存すべき記憶情報がある場合に給電が必
要な周辺回路へ給電を行なうバックアップ電池電源の電
力消費を必要最小限に抑えながら、揮発性メモリまたは
周辺回路の所期の動作は保証するメモリ装置を得ること
にある。

そのために本願特許請求の範囲の第１項に規定したメモ
リ装置は、 揮発性メモリ（第５図のＭＣ１〜ＭＣ２０、第６図の２
ａ）と、バックアップ用電池電源（第６図のＥ_１）と、
前記揮発性メモリ内に保存すべき記憶情報が有るか否か
を検出する記憶情報有無検出回路（第６図の２ｂ）と、
外部電源から前記揮発性メモリと前記記憶情報有無検出
回路とに給電を行なう外部給電路（第６図のＭＢ）と、
前記外部給電路から前記揮発性メモリと前記記憶情報有
無検出回路とへ十分な給電が行われるか否かを検出する
給電検出回路（第６図のＲ_１、Ｒ_２）と、前記記憶情報
有無検出回路の出力に応じて前記バックアップ用電池電
源から前記揮発性メモリと前記記憶情報有無検出回路と
への給電を制御する第１スイッチ手段（第６図のＱ_１）
と、前記給電検出回路の出力に応じて前記バックアップ
用電池電源から前記揮発性メモリと前記記憶情報有無検
出回路とへの給電を制御する第２スイッチ手段（第６図
のＱ_２）とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
前記揮発性メモリ内に保存すべき記憶情報の無いことを
検出したときには前記バックアップ用電池電源から前記
揮発性メモリと前記記憶情報有無検出回路とへの給電を
禁止し、有ることを検出したときには前記バックアップ
用電池電源から前記揮発性メモリと前記記憶情報有無検
出回路とへの給電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
給電路から前記揮発性メモリと前記記憶情報有無検出回
路とへ十分な給電が行われることを検出したときには前
記バックアップ用電池電源から前記揮発性メモリと前記
記憶情報有無検出回路とへの給電を禁止し、行なわれな
いことを検出したときには前記バックアップ用電池電源
から前記揮発性メモリと前記記憶情報有無検出回路とへ
の給電を許容することを特徴とする。

本願特許請求の範囲第２項に規定したメモリ装置は、 メモリ（第５図のＭＣ１〜ＭＣ２０、第６図の２ａ）
と、前記メモリに保存すべき記憶情報があるときに給電
を必要とする周辺回路（第５図のＤＣ・ＤＰ、第６図の
２ａ）と、バックアップ用電池電源（第６図のＥ_１）
と、前記メモリ内に保存すべき記憶情報が有るか否かを
検出する記憶情報有無検出回路（第６図の２ｂ）と、外
部電源から前記周辺回路と前記記憶情報有無検出回路と
に給電を行なう外部給電路（第６図のＭＢ）と、前記外
部給電路から前記周辺回路と前記記憶情報有無検出回路
とへ十分な給電が行われるか否かを検出する給電検出回
路（第６図のＲ_１、Ｒ_２）と、前記記憶情報有無検出回
路の出力に応じて前記バックアップ用電池電源から前記
周辺回路と前記記憶情報有無検出回路とへの給電を制御
する第１スイッチ手段（第６図のＱ_１）と、前記給電検
出回路の出力に応じて前記バックアップ用電池電源から
前記周辺回路と前記記憶情報有無検出回路とへの給電を
制御する第２スイッチ手段（第６図のＱ_２）とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
前記メモリ内に保存すべき記憶情報の無いことを検出し
たときには前記バックアップ用電池電源から前記周辺回
路と前記記憶情報有無検出回路とへの給電を禁止し、有
ることを検出したときには前記バックアップ用電池電源
から前記周辺回路と前記記憶情報有無検出回路とへの給
電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
給電路から前記周辺回路と前記記憶情報有無検出回路と
へ十分な給電が行われることを検出したときには前記バ
ックアップ用電池電源から前記周辺回路と前記記憶情報
有無検出回路とへの給電を禁止し、行なわれないことを
検出したときには前記バックアップ用電池電源から前記
周辺回路と前記記憶情報有無検出回路とへの給電を許容
することを特徴とする。

本願特許請求の範囲第３項に規定したメモリ装置は、 電源第６図のＥ_２）と情報発生部（第６図の１ａ）とを
有する外部装置（１）に着脱自在なメモリ装置（２）に
おいて、 揮発性メモリ（第５図のＭＣ１〜ＭＣ２０、第６図の２
ａ）と、前記外部装置の前記情報発生部からの情報を前
記揮発性メモリに供給する情報供給路（第５図のＭＡ、
ＭＩ、ＭＴ、ＭＲ）と、バックアップ用電池電源（第６
図のＥ_１）と、前記揮発性メモリ内に保存すべき記憶情
報が有るか否かを検出する記憶情報有無検出回路（第６
図の２ｂ）と、前記外部装置の前記電源から前記揮発性
メモリと前記記憶情報有無検出回路とに給電を行なう外
部給電路（第６図のＭＢ）と、前記外部給電路から前記
揮発性メモリと前記記憶情報有無検出回路とへ十分な給
電が行われるか否かを検出する給電検出回路（第６図の
Ｒ_１、Ｒ_２）と、前記記憶情報有無検出回路の出力に応
じて前記バックアップ用電池電源から前記揮発性メモリ
と前記記憶情報有無検出回路とへの給電を制御する第１
スイッチ手段（第６図のＱ_１）と、前記給電検出回路の
出力に応じて前記バックアップ用電池電源から前記揮発
性メモリと前記記憶情報有無検出回路とへの給電を制御
する第２スイッチ手段（第６図のＱ_２）とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
前記揮発性メモリ内に保存すべき記憶情報の無いことを
検出したときには前記バックアップ用電池電源から前記
揮発性メモリと前記記憶情報有無検出回路とへの給電を
禁止し、有ることを検出したときには前記バックアップ
用電池電源から前記揮発性メモリと前記記憶情報有無検
出回路とへの給電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
給電路から前記揮発性メモリと前記記憶情報有無検出回
路とへ十分な給電が行われることを検出したときには前
記バックアップ用電池電源から前記揮発性メモリと前記
記憶情報有無検出回路とへの給電を禁止し、行なわれな
いことを検出したときには前記バックアップ用電池電源
から前記揮発性メモリと前記記憶情報有無検出回路とへ
の給電を許容し、 前記外部給電路は、前記揮発性メモリと前記記憶情報有
無検出回路とに接続されており、もって前記揮発性メモ
リ内に保存すべき記憶情報がなくとも前記外部給電路か
ら前記揮発性メモリと前記記憶情報有無検出回路とに給
電が行なわれることを特徴とする。

本願特許請求の範囲第４項に規定したメモリ装置は、 電源（第６図のＥ_２）と情報発生部（第６図の１ａ）と
を有する外部装置（１）に着脱自在なメモリ装置におい
て、 揮発性メモリ（第５図のＭＣ１〜ＭＣ２０、第６図の２
ａ）と、前記メモリに保存すべき記憶情報があるときに
給電を必要とする周辺回路（第５図のＤＣ・ＤＰ、第６
図の２ａ）と、前記外部装置の前記情報発生部からの情
報を前記メモリに供給する情報供給路（第５図のＭＡ、
ＭＩ、ＭＴ、ＭＲ）と、バックアップ用電池電源（第６
図のＥ_１）と、前記メモリ内に保存すべき記憶情報が有
るか否かを検出する記憶情報有無検出回路（第６図の２
ｂ）と、前記外部装置の前記電源から前記周辺回路と前
記記憶情報有無検出回路とに給電を行なう外部給電路
（第６図のＭＢ）と、前記外部給電路から前記周辺回路
と前記記憶情報有無検出回路とへ十分な給電が行われる
か否かを検出する給電検出回路（第６図のＲ_１、Ｒ_２）
と、前記記憶情報有無検出回路の出力に応じて前記バッ
クアップ用電池電源から前記周辺回路と前記記憶情報有
無検出回路とへの給電を制御する第１スイッチ手段（第
６図のＱ_１）と、前記給電検出回路の出力に応じて前記
バックアップ用電池電源から前記周辺回路と前記記憶情
報有無検出回路とへの給電を制御する第２スイッチ手段
（第６図のＱ_２）とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
前記メモリ内に保存すべき記憶情報の無いことを検出し
たときには前記バックアップ用電池電源から前記周辺回
路と前記記憶情報有無検出回路とへの給電を禁止し、有
ることを検出したときには前記バックアップ用電池電源
から前記周辺回路と前記記憶情報有無検出回路とへの給
電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
給電路から前記周辺回路と前記記憶情報有無検出回路と
へ十分な給電が行われることを検出したときには前記バ
ックアップ用電池電源から前記周辺回路と前記記憶情報
有無検出回路とへの給電を禁止し、行なわれないことを
検出したときには前記バックアップ用電池電源から前記
周辺回路と前記記憶情報有無検出回路とへの給電を許容
し、 前記外部給電路は、前記周辺回路と前記記憶情報有無検
出回路とに接続されており、もって前記メモリ内に保存
すべき記憶情報がなくとも前記外部給電路から前記周辺
回路と前記記憶情報有無検出回路とに給電が行なわれる
ことを特徴とする。

本願特許請求の範囲第５項に規定したメモリ装置は、 情報発生部（第７図の１ａ）を有する外部装置（第７図
の１）に着脱自在なメモリ装置（第７図の２）におい
て、 揮発性メモリ（第５図のＭＣ１〜ＭＣ２０、第７図の２
ａ）と、前記外部装置の前記情報発生部からの情報を前
記揮発性メモリに供給する情報供給路（第５図のＭＡ、
ＭＩ、ＭＴ、ＭＲ）と、電池電源（第７図のＥ_３）と、
前記揮発性メモリ内に保存すべき記憶情報が有るか否か
を検出する記憶情報有無検出回路（第７図の２ｂ、Ｏ
Ｒ）と、前記メモリ装置が前記外部装置に装着されたこ
とを検出する装着検出回路（第７図のＭＢ、ＯＲ）と、
前記記憶情報有無検出回路と前記装着検出回路との出力
に応じて前記電池電源から前記揮発性メモリと前記記憶
情報有無検出回路とへの給電を制御するスイッチ手段
（第７図のＱ_３）とを有し、 前記スイッチ手段は、前記記憶情報有無検出回路が前記
揮発性メモリ内に保存すべき記憶情報の無いことを検出
し、かつ前記装着検出回路が前記外部装置への装着が無
いことを検出したときには前記電池電源から前記揮発性
メモリと前記記憶情報有無検出回路とへの給電を禁止
し、前記記憶情報有無検出回路が前記揮発性メモリ内に
保存すべき記憶情報の有ることを検出するか、または前
記装着検出回路が前記外部装置への装着が有ることを検
出するのかいずれか少なくとも一方が検出されたときに
は前記電池電源から前記揮発性メモリと前記記憶情報有
無検出回路とへの給電を許容することを特徴とする。

本願特許請求の範囲第６項に規定したメモリ装置は、 情報発生部（第７図の１ａ）を有する外部装置（第７図
の１）に着脱自在なメモリ装置（第７図の２）におい
て、 メモリ（第５図のＭＣ１〜ＭＣ２０、第７図の２ａ）
と、前記メモリに保存すべき記憶情報が有るときに給電
を必要とする周辺回路（第５図のＤＣ・ＤＰ、第７図の
２ａ）と、前記外部装置の前記情報発生部からの情報を
前記メモリに供給する情報供給路（第５図のＭＡ、Ｍ
Ｉ、ＭＴ、ＭＲ）と、電池電源（第７図のＥ_３）と、前
記メモリ内に保存すべき記憶情報が有るか否かを検出す
る記憶情報有無検出回路（第７図の２ｂ、ＯＲ）と、前
記メモリ装置が前記外部装置に装着されたことを検出す
る装着検出回路（第７図のＭＢ、ＯＲ）と、前記記憶情
報有無検出回路と前記装着検出回路との出力に応じて前
記電池電源から前記周辺回路と前記記憶情報有無検出回
路とへの給電を制御するスイッチ手段（第７図のＱ_３）
とを有し、 前記スイッチ手段は、前記記憶情報有無検出回路が前記
メモリ内に保存すべき記憶情報の無いことを検出し、か
つ前記装着検出回路が前記外部装置への装着が無いこと
を検出したときには、前記電池電源から前記周辺回路と
前記記憶情報有無検出回路とへの給電を禁止し、前記記
憶情報有無検出回路が前記メモリ内に保存すべき記憶情
報の有ることを検出するか、または前記装着検出回路が
前記外部装置への装着が有ることを検出するのかいずれ
か少なくとも一方が検出されたときには、前記電池電源
から前記周辺回路と前記記憶情報有無検出回路とへの給
電を許容することを特徴とする。

以下本発明の電子カメラの一実施例を図面を用いて説明
する。ここで周辺回路とは揮発性或いは不揮発性メモリ
に記憶情報がある時に給電を必要とする回路を指すもの
とする。

第１図には撮像装置を内蔵した撮像部１が、第２図には
記憶装置を内蔵した記憶部２が、そして第３図には撮像
部１に記憶部２を装着することにより撮影可能状態とな
つた電子カメラがそれぞれ示されている。

第１図において、撮像部１の前面には撮影レンズ３と、
撮影視野を画定するためのフアインダの対物窓４ａとが
設けられている。そして上面には撮影を開始させるため
に押圧されるトリガボタン５が、左側面には記憶部２を
装着するための案内レール６が設けられている。第３図
において、撮像部１の後面にはフアインダの接眼窓４ｂ
が設けられている。そして内部には撮影レンズ３によつ
て形成された被写体像をそれに対応した静止画像信号に
変換する撮像装置と、それに給電を行なう比較的大容量
の電源電池が設けられている。

第２図において、記憶部２の右側面には案内溝７が設け
られ、上面にはコネクタ８が立設されている。内部には
撮像部１から送られて来る１フレーム分の静止画像信号
を記憶可能なメモリを複数個有する記憶装置と使用済の
メモリがあることを検知してそれへの給電を確保する給
電制御装置とが内蔵されている。そして背面には第３図
に示すように各メモリに対応したセグメントを有し、い
ずれのメモリが使用済かを示す表示素子９が配設されて
いる。

撮影のために撮像部１へ記憶部２を装着する際は、案内
レール６へ案内溝７を嵌合させて上方へ押し上げる。こ
の装着が完了するとコネクタ８が、撮像部１の対応部分
にある不図示のコネクタに接続して、撮像部１と記憶部
２との間の電気信号の送受が可能となる。

撮影の際にはフアインダ４ａ・４ｂによつて被写体を決
定し、トリガボタン５を押圧する。そうするとその時撮
像装置が有するＣＣＤ等の撮像面上にレンズ３によつて
形成されていた被写体像が電気信号に変換される。そし
てそれは、１フレームの静止画像信号としてコネクタ８
を介して記憶部２の記憶装置に送られ、その内の１つの
メモリに格納される。これで１回の撮影が完了する。こ
れを繰り返して全メモリが使用済になると、記憶部２を
撮像部１から取りはずして特願昭５５−１６８１７０号
の明細書に示したようなコンバータに接続する。このコ
ンバータは、記憶部２の各メモリに格納された画像信号
を大容量の外部記憶媒体に記録可能な信号形態に変換し
て該記憶媒体に転送する。これにより記憶部２は、未使
用のものとして再使用可能となる。

第４図は、記憶部２の１フレーム分のメモリの一例とし
て揮発性メモリＭＣ１を取り出して示したものである。
このメモリＭＣ１は、特願昭５５−９１２７５号の明細
書にも記載してあるように撮像部１が１画素につき４ビ
ツトのデジタル信号に変換して出力する１フレーム分の
静止画像信号を記憶する。これは、メモリ・マトリクス
ＲＭ、アドレス指定回路Ａｘ・Ａｙ、アドレス・カウン
タＣｘ・Ｃｙ、入力回路ＩＰそして出力回路ＯＰから成
るランダム・アクセス・メモリを含んでいる。メモリ・
マトリクスＲＭは、４ビツト・１ワードのメモリセル群
を全画素数ｍ×ｎ個に１を加えた数だけ備えている。す
なわち（ｍ×ｎ＋１）ワード×４ビツト構成である。こ
の１ワードのデジタル信号で１画素の階調表現を行な
う。４ビツトで表現できる情報量は、２進法で００００
〜１１１１の１６段階であるが、このうち１１段階の階
調表現に用い、残りの５段階例えば１１１１、１１１
０、１１０１、１０１１、０１１１を１フレーム分の画
像信号のスタート位置を示す情報として用いる。以後こ
の４ビツトの情報をスタート信号と呼ぶ。このような５
種類のスタート信号を用意すると、４ビツトのうちの１
つにノイズが入つて本来１１１１であるべきところがど
れか１つが０となつても支障がないようになる。従つて
００００、０００１、００１０、０１００、１０００の
５種類のスタート信号として採用しても同様のことが言
える。１ワードのメモリセル群は、そのアドレスをＸ方
向アドレス指定回路Ａｘとｙ方向アドレス指定回路Ａｙ
で指定されることにより、入力回路ＩＰを介して入力端
子ＭＣ１ｇ〜ＭＣ１ｊに、また出力回路ＯＰを介して出
力端子ＭＣ１ａ〜ＭＣ１ｄにアクセスされる。指定回路
Ａｘ、Ａｙのアドレスはそれぞれｘ方向アドレス・カウ
ンタＣｘ、ｙ方向アドレス・アウンタＣｙによつて与え
られる。すなわちこれらのカウンタは直列に接続され、
撮像部１から端子ＭＣ１ｆを介してカウンタＣｘに入力
されるクロツクパルスを計数する。このカウンタはｘ＝
０、ｙ＝０から出発し、ｙ＝０の行の各メモリセル群を
アクセスし終わるとｘは０に戻り、ケタ上げによつてｙ
＝１となり、この行のメモリセル群のアクセスを始め
る。このようにしてメモリ・マトリクスＲＭ内の全ての
メモリセル群をアクセスし終わると、再びｘ＝０、ｙ＝
０に戻るように構成されている。

撮像部１からのクロツクパルスに同期して順次スタート
信号、引き続いて画像信号が入力端子ＭＣ１ｇ〜ＭＣ１
ｊに送られる。まずクロツクパルスがＨレベルになると
入力回路ＩＰが開く。と同時にそれを介してスタート信
号が入力され、パルスが入力する前からアクセスされて
いるアドレス（ｘ＝０、ｙ＝０）のメモリセル群に記憶
される。続いてＨレベルのパルスが立下がるとカウンタ
Ｃｘはカウントアツプし、次のアドレス（ｘ＝１、ｙ＝
０）のメモリがアクセスされる。そしてパルスがＬレベ
ルになると出力回路ＯＰが開く。次にパルスがＨレベル
になると入力回路ＩＰが開き、最初の画像信号が入力さ
れ、アクセスされたアドレス（ｘ＝１、ｙ＝０）に記憶
される。

以上の動作を繰り返して最後のアドレス（ｘ＝ｍ、ｙ＝
ｎ）のメモリセル群に最後の画像信号が記憶され、パル
スが立下がると最初のアドレス（ｘ＝０、ｙ＝０）のメ
モリセル群が再びアクセスされる。そしてクロツクパル
スがＬレベルになると出力回路ＯＰが開き、そこに記憶
されているスタート信号が端子ＭＣ１ａ〜ＭＣ１ｄに出
力されるので撮像部１はこれを検出して端子ＭＣ１ｆか
らのクロツクパルスを停止する。これで１フレーム分の
画像信号がメモリ・マトリクスＲＭに格納されたことに
なる。出力端子ＭＣ１ａ〜ＭＣ１ｄには検出回路ＤＣが
接続されており、出力に５種類のスタート信号のうちい
ずれか１つが現れたらばこれを検出してメモリＭＣ１に
画像信号が転送されたことすなわちメモリＭＣ１が使用
済になつたことを示す出力信号を出力端子ＭＣ１ｋに出
力する。

リセツト端子ＭＣ１ｅは、スタート信号がアクセスされ
ている時に該端子へリセツト信号を送ることにより該ス
タート信号をリセツトするためにある。撮像部１は、ス
タート信号を検知して使用済メモリを弁別し、このメモ
リに新たな画像信号を書き込むことを禁止している。そ
こで撮影に失敗した画像信号や外部記憶媒体に複製済の
画像信号すなわち記憶しておく必要のない画像信号が格
納されたメモリのスタート信号をリセツト信号によりリ
セツトし、これらのメモリを未使用のメモリとして再使
用することができるようにした。

以上示したような１フレーム分のメモリＭＣが複数個集
まつて第５図に示す如き記憶部２の記憶装置２ａができ
る。

同図において第４図に示したようなメモリＭＣ１が２０
個（ＭＣ１〜ＭＣ２０）配設され、これらの入出力端子
は検出回路ＤＣの出力端子ＭＣ１ｋ〜ＭＣ２０ｋを除
き、全てアドレス設定回路ＡＳに接続されている。アド
レス設定回路ＡＳにはアドレス入力端子ＭＡ、出力端子
ＭＯ、入力端子ＭＩ、転送クロツクパルスの入力端子Ｍ
Ｔ及びリセツト端子ＭＲが配設されている。アドレス入
力端子ＭＡに撮像部１からあるメモリの番地の信号が入
力されると、例えば１番地のメモリを選択するような信
号が入力されると１番地のメモリＭＣ１の出力端子ＭＣ
１ａ〜ＭＣ１ｄが出力端子ＭＯに、メモリの入力端子Ｍ
Ｃ１ｇ〜ＭＣ１ｊが入力端子ＭＩに、メモリのクロツク
端子ＭＣ１ｆが端子ＭＴに、メモリのリセツト端子ＭＣ
１ｅが端子ＭＲにそれぞれ選択的に接続され、１番地の
メモリＭＣ１がアクセスされることになる。

一方、検出回路ＤＣの出力端子ＭＣ１ｋ〜ＭＣ２０ｋは
全て表示回路ＤＰ（周辺回路）に接続され、該回路ＤＰ
の出力で第３図に示したスタート信号が出力されている
メモリすなわち使用済のメモリを表示する液晶等の表示
素子９を駆動する。

第６図は、撮像部１と記憶部２の給電回路を示してい
る。同図に示した記憶部２において、記憶装置２ａの上
記各出力端子ＭＣ１ｋ〜ＭＣ２０ｋは、検知装置２ｂに
も接続されている。該検知装置２ｂは、該各出力端子の
全てにスタート信号検知出力が表われなかつた場合、す
なわち使用済メモリ（撮影に成功し、かつ未だ外部記憶
媒体へ転送していない画像信号すなわち記憶しておくべ
き画像信号が格納されたメモリ）がない場合は、Lowレ
ベルの検知信号をＮチヤネル・エンハンスメント・MOSF
ET Ｑ１のゲートに送り、該FET Ｑ１をオフにする。
これにより比較的小容量のバックアップ用電池電源Ｅ１
から記憶装置２ａ（検知回路ＤＣ、表示回路ＤＰ及び表
示素子９から成る表示装置を含む。）・検知装置２ｂへ
の給電は不可能となり、電池Ｅ１の不要な電力消費が防
止される。

撮像部１に記憶部２を装着すると、両者の上記コネクタ
にそれぞれ設けられたバックアップ用端子ＣＢ、ＭＢが
接続される。また図示はしていないが第５図に示した記
憶部２の各端子ＭＡ、ＭＯ、ＭＩ、ＭＲも撮像部１の対
応する端子に接続される。そのため撮像部１の比較的大
容量の電源電池Ｅ２は、トリガボタン５に連動したスイ
ツチ５ａが閉成している限り撮像装置１ａに給電し、ま
た端子ＣＢ・ＭＢの接続が保たれている限り記憶装置２
ａ・検知装置２ｂへも給電する。尚、スイツチ５ａはト
リガボタン５ａの押圧に応じて閉成し、その閉成は１フ
レーム分の撮影が完了するまで保持される。端子ＣＢと
ＭＢが接続されると、Ｐチヤネル・エンハンスメント・
MOSFET Ｑ２は、電池Ｅ２からの電流によりゲート電圧
が高くなつてオフになり、バックアップ用電池Ｅ１から
記憶装置２ａ、検知装置２ｂへの給電路は断たれる。従
つて記憶部２を撮像部１に装着している間は電池Ｅ１は
消費されない。しかしもしこの時電池Ｅ２の電圧が記憶
装置２ａの揮発性メモリＭＣ１〜ＭＣ２０の記憶内容を
保持するのに十分でない時は、ＦＥＴ Ｑ２のゲート電
圧が高くならないためにＦＥＴ Ｑ２はオンのままであ
つて、かつ使用済メモリがあつてＦＥＴ Ｑ１もオンで
あれば電池Ｅ１から記憶装置２ａへの給電が確保され
る。従つて撮影中に電池Ｅ２が消耗したり、事故により
電池Ｅ２から記憶装置２ａへ十分な給電がなされなくな
つた場合や、また電池Ｅ２が内蔵されていない又は内蔵
されていても消耗している撮像部１に使用途中の記憶部
２を誤つて装着した場合は、電池Ｅ１から記憶装置２ａ
へ給電を行なうのでメモリの内容が消失するようなこと
はない。

ここでダイオードＤは、電池Ｅ２の電圧が低い時に電池
Ｅ１からの電流が撮像部１へ流れ込むのを阻止し、また
抵抗Ｒ１及びＲ２からなるＱ２のバイアス回路をＥ１か
ら絶縁するためにあり、コンデンサＣは、負荷変動に伴
う電池Ｅ２の電圧変動を吸収すると共に、事故で極く短
い時間記憶装置１ａへの給電が断たれてもメモリＭＣ１
〜ＭＣ２０の内容が揮発しないよう給電電圧を保持する
働きを持つ。

撮像部１から記憶部２を取りはずすと端子ＣＢとＭＢと
の接続が切り離される。従つてFETQ2は、ゲート電圧の
下降によりオンとなり、電池Ｅ２に代わつて電池Ｅ１の
記憶装置２ａへの給電路をつなぐ。

次に電源電池を１つにした場合の実施例を説明する。第
７図において、比較的大容量の電源電池Ｅ３が、記憶部
２側に設けられている。オア回路ＯＲは、一方の入力端
子が撮像装置１ａの正極端子に、他方の入力端子が検知
装置２ｂの検知信号出力端子に、そして出力端子がＮチ
ヤンネル・エンハンスメント・ＭＯＳＦＥＴＱ３のゲー
トに接続されている。従つてＦＥＴＱ３は、全てのメモ
リＭＣ１〜ＭＣ２０が未使用のために検知装置１ｂから
Ｌｏｗレベルの検知信号が発せられている場合であつて
も、スイツチ５ａがトリガボタン５の押圧に応じて閉成
された時はオンし、記憶装置２ａ・検知装置２ｂへの給
電を行なわせる。これにより記憶装置２ａ・検知装置２
ｂは、起動し、記憶装置２ａは、撮像装置１ａからの最
初の画像信号を記憶し、検知装置２ｂは、これを検知し
て以後ＦＥＴＱ３のオンを保持する。

この第２実施例によれば各メモリの少なくとも１つが使
用済である時と撮影の時のみに記憶装置や表示装置への
給電がなされる。従つて電力消費は、必要最小限に抑え
ることができる。

尚、本実施例においては、電子カメラを互いに離脱可能
な撮像部と記憶部とから構成されるものとしたが、本発
明はこれに限ることなく撮像装置と記憶装置とが共に内
蔵された一体型のものでも適用できることはいうまでも
ない。この場合電池は１つで良く、第７図の構成がその
まま採用できる。

以上のように本願請求項１の発明のメモリ装置によれ
ば、バックアップ用電池電源から揮発性メモリと記憶情
報有無検出回路（第６図の２ｂ）とへの給電は、揮発性
メモリ内に保存すべき記憶情報が無いか、または外部給
電路からの十分な給電が有る場合には遮断されるので、
バックアップ用電池電源の電力消費を必要最小限に抑え
ることができる。またこの給電遮断を、揮発性メモリだ
けでなく記憶情報有無検出回路に対しても行なうので、
省電効果が大きい。またメモリ内に保存すべき記憶情報
がある場合の揮発性メモリへの給電は、バックアップ用
電池電源と外部電源のいずれかから確保されることにな
るので、揮発性メモリの所期の機能は保証されるという
格別な効果が得られる。

本願請求項２の発明のメモリ装置によれば、バックアッ
プ用電池電源から周辺回路と記憶情報有無検出回路（第
６図の２ｂ）への給電は、メモリ内に保存すべき記憶情
報が無いか、または外部給電路からの十分な給電が有る
場合には遮断されるので、バックアップ用電池電源の電
力消費を必要最小限に抑えることができ、またメモリ内
に保存すべき記憶情報がある場合の周辺回路への給電
は、バックアップ用電池電源と外部電源のいずれかから
確保されることになるので、周辺回路の所期の機能は保
証される。

本願請求項３の発明のメモリ装置によれば、電源と情報
発生部とを有する外部装置に装着した際には、前記外部
装置の情報発生部から揮発性メモリへの情報が供給され
るが、この装着当初に揮発性メモリ内に保存すべき記憶
情報が無くても、外部装置の電源から揮発性メモリと記
憶情報有無検出回路とへの給電はなされるので、電源投
入等の操作を行わうことなく、装着後最初の情報を揮発
性メモリで記憶することができ、同情報の記憶を記憶情
報有無検出回路で検知することができる。また請求項３
の発明のメモリ装置は、請求項１の発明の効果も併せ持
つている。

本願請求項４の発明のメモリ装置によれば、電源と情報
発生部とを有する外部装置に装着した際には、前記外部
装置の情報発生部からメモリへ情報が供給されるが、こ
の装着当初にメモリ内に保存すべき記憶情報が無くて
も、外部装置の電源から記憶情報有無検出回路への給電
はなされるので、電源投入等の操作を行うことなく、装
着後最初の情報がメモリで記憶されたことを記憶情報有
無検出回路で検知することができる。また請求項４の発
明のメモリ装置は、請求項２の発明の効果も併せ持つて
いる。

本願請求項５の発明のメモリ装置によれば、電池電源
（第７図のＥ_３）から揮発性メモリと記憶情報有無検出
回路（第７図の２ｂ）への給電を制御するスイッチ手段
を設け、このスイッチ手段で、記憶情報有無検出回路が
揮発性メモリ内に保存すべき記憶情報の無いことを検出
し、かつ装着検出回路が外部装置への装着が無いことを
検出したときには電池電源から揮発性メモリと記憶情報
有無検出回路とへの給電を禁止し、記憶情報有無検出回
路が前記揮発性メモリ内に保存すべき記憶情報の有るこ
とを検出するか、または装着検出回路が外部装置への装
着が有ることを検出するかのいずれか少なくとも一方が
検出されたときには電池電源から揮発性メモリと記憶情
報有無検出回路とへの給電を許容するようにした。従っ
て、メモリ装置が外部装置から取り外されており、かつ
記憶情報がないときには、無駄な電池電源の消耗が防止
され、またメモリ装置が外部装置で装着されたときには
記憶情報が無くても電池電源から揮発性メモリと記憶情
報有無検出回路への給電を可能としたので、装着後最初
の情報を揮発性メモリで記憶することができ、同情報の
記憶を記憶情報有無検出回路で検知することができる。

本願請求項６の発明のメモリ装置によれば、電池電源
（第７図のＥ_３）から、メモリに記憶保存すべき情報が
記憶されているときに給電を必要とする周辺回路と記憶
情報有無検出回路とへの給電を制御するスイッチ手段を
設け、このスイッチ手段で、記憶情報有無検出回路がメ
モリ内に保存すべき記憶情報の無いことを検出し、かつ
装着検出回路が外部装置への装着が無いことを検出した
ときには電池電源から周辺回路と記憶情報有無検出回路
とへの給電を禁止し、記憶情報有無検出回路が前記揮発
性メモリ内に保存すべき記憶情報の有ることを検出する
か、または装着検出回路が外部装置への装着が有ること
を検出するかのいずれか少なくとも一方が検出されたと
きには電池電源から周辺回路と記憶情報有無検出回路と
への給電を許容するようにした。従って、メモリ装置が
外部装置から取り外されており、かつ記憶情報がないと
きには、無駄な電池電源の消耗が防止され、またメモリ
装置が外部装置へ装着されたときには記憶情報が無くて
も周辺回路と記憶情報有無検出回路への給電を可能とし
たので、装着後最初の情報の記憶を記憶情報有無検出回
路で検知することができる。

【図面の簡単な説明】

第１図・第２図・第３図は本発明の実施例を具備する電
子カメラの斜視図であり、第４図・第５図は記憶装置の
一部と全体とを示す回路図、第６図・第７図は第１と第
２の実施例の給電回路図である。 ＜主要部分の符号の説明＞ 撮像装置……１ａ 記憶装置……２ａ 検知装置……２ｂ 給電制御装置……Ｑ１；Ｑ３

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 1/32 Ｈ０４Ｎ 5/225 Ｆ 5/907 Ｂ 7916−5Ｃ (72)発明者 市原 裕 神奈川県横浜市緑区すすき野２−４−11− 209 (72)発明者 宮地 章 東京都世田谷区上野毛４−16−11 (56)参考文献 特開 昭54−139422（ＪＰ，Ａ) 特開 昭52−99020（ＪＰ，Ａ) 特開 昭51−54735（ＪＰ，Ａ) 特開 昭53−94733（ＪＰ，Ａ)

Claims (6)

【特許請求の範囲】
1. 【請求項１】揮発性メモリと、バックアップ用電池電源
   と、前記揮発性メモリ内に保存すべき記憶情報が有るか
   否かを検出する記憶情報有無検出回路と、外部電源から
   前記揮発性メモリと前記記憶情報有無検出回路とに給電
   を行なう外部給電路と、前記外部給電路から前記揮発性
   メモリと前記記憶情報有無検出回路とへ十分な給電が行
   われるか否かを検出する給電検出回路と、前記記憶情報
   有無検出回路の出力に応じて前記バックアップ用電池電
   源から前記揮発性メモリと前記記憶情報有無検出回路と
   への給電を制御する第１スイッチ手段と、前記給電検出
   回路の出力に応じて前記バックアップ用電池電源から前
   記揮発性メモリと前記記憶情報有無検出回路とへの給電
   を制御する第２スイッチ手段とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
   前記揮発性メモリ内に保存すべき記憶情報の無いことを
   検出したときには前記バックアップ用電池電源から前記
   揮発性メモリと前記記憶情報有無検出回路とへの給電を
   禁止し、有ることを検出したときには前記バックアップ
   用電池電源から前記揮発性メモリと前記記憶情報有無検
   出回路とへの給電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
   給電路から前記揮発性メモリと前記記憶情報有無検出回
   路とへ十分な給電が行われることを検出したときには前
   記バックアップ用電池電源から前記揮発性メモリと前記
   記憶情報有無検出回路とへの給電を禁止し、行なわれな
   いことを検出したときには前記バックアップ用電池電源
   から前記揮発性メモリと前記記憶情報有無検出回路とへ
   の給電を許容することを特徴とするメモリ装置。
2. 【請求項２】メモリと、前記メモリに保存すべき記憶情
   報があるときに給電を必要とする周辺回路と、バックア
   ップ用電池電源と、前記メモリ内に保存すべき記憶情報
   が有るか否かを検出する記憶情報有無検出回路と、外部
   電源から前記周辺回路と前記記憶情報有無検出回路とに
   給電を行なう外部給電路と、前記外部給電路から前記周
   辺回路と前記記憶情報有無検出回路とへ十分な給電が行
   われるか否かを検出する給電検出回路と、前記記憶情報
   有無検出回路の出力に応じて前記バックアップ用電池電
   源から前記周辺回路と前記記憶情報有無検出回路とへの
   給電を制御する第１スイッチ手段と、前記給電検出回路
   の出力に応じて前記バックアップ用電池電源から前記周
   辺回路と前記記憶情報有無検出回路とへの給電を制御す
   る第２スイッチ手段とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
   前記メモリ内に保存すべき記憶情報の無いことを検出し
   たときには前記バックアップ用電池電源から前記周辺回
   路と前記記憶情報有無検出回路とへの給電を禁止し、有
   ることを検出したときには前記バックアップ用電池電源
   から前記周辺回路と前記記憶情報有無検出回路とへの給
   電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
   給電路から前記周辺回路と前記記憶情報有無検出回路と
   へ十分な給電が行われることを検出したときには前記バ
   ックアップ用電池電源から前記周辺回路と前記記憶情報
   有無検出回路とへの給電を禁止し、行なわれないことを
   検出したときには前記バックアップ用電池電源から前記
   周辺回路と前記記憶情報有無検出回路とへの給電を許容
   することを特徴とするメモリ装置。
3. 【請求項３】電源と情報発生部とを有する外部装置に着
   脱自在なメモリ装置において、 揮発性メモリと、前記外部装置の前記情報発生部からの
   情報を前記揮発性メモリに供給する情報供給路と、バッ
   クアップ用電池電源と、前記揮発性メモリ内に保存すべ
   き記憶情報が有るか否かを検出する記憶情報有無検出回
   路と、前記外部装置の前記電源から前記揮発性メモリと
   前記記憶情報有無検出回路とに給電を行なう外部給電路
   と、前記外部給電路から前記揮発性メモリと前記記憶情
   報有無検出回路とへ十分な給電が行われるか否かを検出
   する給電検出回路と、前記記憶情報有無検出回路の出力
   に応じて前記バックアップ用電池電源から前記揮発性メ
   モリと前記記憶情報有無検出回路とへの給電を制御する
   第１スイッチ手段と、前記給電検出回路の出力に応じて
   前記バックアップ用電池電源から前記揮発性メモリと前
   記記憶情報有無検出回路とへの給電を制御する第２スイ
   ッチ手段とを有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
   前記揮発性メモリ内に保存すべき記憶情報の無いことを
   検出したときには前記バックアップ用電池電源から前記
   揮発性メモリと前記記憶情報有無検出回路とへの給電を
   禁止し、有ることを検出したときには前記バックアップ
   用電池電源から前記揮発性メモリと前記記憶情報有無検
   出回路とへの給電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
   給電路から前記揮発性メモリと前記記憶情報有無検出回
   路とへ十分な給電が行われることを検出したときには前
   記バックアップ用電池電源から前記揮発性メモリと前記
   記憶情報有無検出回路とへの給電を禁止し、行なわれな
   いことを検出したときには前記バックアップ用電池電源
   から前記揮発性メモリと前記記憶情報有無検出回路とへ
   の給電を許容し、 前記外部給電路は、前記揮発性メモリと前記記憶情報有
   無検出回路とに接続されており、もって前記揮発性メモ
   リ内に保存すべき記憶情報がなくとも前記外部給電路か
   ら前記揮発性メモリと前記記憶情報有無検出回路とに給
   電が行なわれることを特徴とするメモリ装置。
4. 【請求項４】電源と情報発生部とを有する外部装置に着
   脱自在なメモリ装置において、 メモリと、前記メモリに保存すべき記憶情報があるとき
   に給電を必要とする周辺回路と、前記外部装置の前記情
   報発生部からの情報を前記メモリに供給する情報供給路
   と、バックアップ用電池電源と、前記メモリ内に保存す
   べき記憶情報が有るか否かを検出する記憶情報有無検出
   回路と、前記外部装置の前記電源から前記周辺回路と前
   記記憶情報有無検出回路とに給電を行なう外部給電路
   と、前記外部給電路から前記周辺回路と前記記憶情報有
   無検出回路とへ十分な給電が行われるか否かを検出する
   給電検出回路と、前記記憶情報有無検出回路の出力に応
   じて前記バックアップ用電池電源から前記周辺回路と前
   記記憶情報有無検出回路とへの給電を制御する第１スイ
   ッチ手段と、前記給電検出回路の出力に応じて前記バッ
   クアップ用電池電源から前記周辺回路と前記記憶情報有
   無検出回路とへの給電を制御する第２スイッチ手段とを
   有し、 前記第１スイッチ手段は、前記記憶情報有無検出回路が
   前記メモリ内に保存すべき記憶情報の無いことを検出し
   たときには前記バックアップ用電池電源から前記周辺回
   路と前記記憶情報有無検出回路とへの給電を禁止し、有
   ることを検出したときには前記バックアップ用電池電源
   から前記周辺回路と前記記憶情報有無検出回路とへの給
   電を許容し、 前記第２スイッチ手段は、前記給電検出回路が前記外部
   給電路から前記周辺回路と前記記憶情報有無検出回路と
   へ十分な給電が行われることを検出したときには前記バ
   ックアップ用電池電源から前記周辺回路と前記記憶情報
   有無検出回路とへの給電を禁止し、行なわれないことを
   検出したときには前記バックアップ用電池電源から前記
   周辺回路と前記記憶情報有無検出回路とへの給電を許容
   し、 前記外部給電路は、前記周辺回路と前記記憶情報有無検
   出回路とに接続されており、もって前記メモリ内に保存
   すべき記憶情報がなくとも前記外部給電路から前記周辺
   回路と前記記憶情報有無検出回路とに給電が行なわれる
   ことを特徴とするメモリ装置。
5. 【請求項５】情報発生部を有する外部装置に着脱自在な
   メモリ装置において、 揮発性メモリと、前記外部装置の前記情報発生部からの
   情報を前記揮発性メモリに供給する情報供給路と、電池
   電源と、前記揮発性メモリ内に保存すべき記憶情報が有
   るか否かを検出する記憶情報有無検出回路と、前記メモ
   リ装置が前記外部装置に装着されたことを検出する装着
   検出回路と、前記記憶情報有無検出回路と前記装着検出
   回路との出力に応じて前記電池電源から前記揮発性メモ
   リと前記記憶情報有無検出回路とへの給電を制御するス
   イッチ手段とを有し、 前記スイッチ手段は、前記記憶情報有無検出回路が前記
   揮発性メモリ内に保存すべき記憶情報の無いことを検出
   し、かつ前記装着検出回路が前記外部装置への装着が無
   いことを検出したときには前記電池電源から前記揮発性
   メモリと前記記憶情報有無検出回路とへの給電を禁止
   し、前記記憶情報有無検出回路が前記揮発性メモリ内に
   保存すべき記憶情報の有ることを検出するか、または前
   記装着検出回路が前記外部装置への装着が有ることを検
   出するのかいずれか少なくとも一方が検出されたときに
   は前記電池電源から前記揮発性メモリと前記記憶情報有
   無検出回路とへの給電を許容することを特徴とするメモ
   リ装置。
6. 【請求項６】情報発生部を有する外部装置に着脱自在な
   メモリ装置において、 メモリと、前記メモリに保存すべき記憶情報が有るとき
   に給電を必要とする周辺回路と、前記外部装置の前記情
   報発生部からの情報を前記メモリに供給する情報供給路
   と、電池電源と、前記メモリ内に保存すべき記憶情報が
   有るか否かを検出する記憶情報有無検出回路と、前記メ
   モリ装置が前記外部装置に装着されたことを検出する装
   着検出回路と、前記記憶情報有無検出回路と前記装着検
   出回路との出力に応じて前記電池電源から前記周辺回路
   と前記記憶情報有無検出回路とへの給電を制御するスイ
   ッチ手段とを有し、 前記スイッチ手段は、前記記憶情報有無検出回路が前記
   メモリ内に保存すべき記憶情報の無いことを検出し、か
   つ前記装着検出回路が前記外部装置への装着が無いこと
   を検出したときには、前記電池電源から前記周辺回路と
   前記記憶情報有無検出回路とへの給電を禁止し、前記記
   憶情報有無検出回路が前記メモリ内に保存すべき記憶情
   報の有ることを検出するか、または前記装着検出回路が
   前記外部装置への装着が有ることを検出するかのいずれ
   か少なくとも一方が検出されたときには、前記電池電源
   から前記周辺回路と前記記憶情報有無検出回路とへの給
   電を許容することを特徴とするメモリ装置。