JP3490743B2 - バイポーラｉｃ装置 - Google Patents
バイポーラｉｃ装置Info
- Publication number
- JP3490743B2 JP3490743B2 JP23899893A JP23899893A JP3490743B2 JP 3490743 B2 JP3490743 B2 JP 3490743B2 JP 23899893 A JP23899893 A JP 23899893A JP 23899893 A JP23899893 A JP 23899893A JP 3490743 B2 JP3490743 B2 JP 3490743B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- bipolar
- memory circuit
- camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Control For Cameras (AREA)
- Camera Bodies And Camera Details Or Accessories (AREA)
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイポーラＩＣ装置に関
する。より詳しくは、記憶回路を含むバイポーラＩＣ装
置の消費電流低減化技術に関する。
する。より詳しくは、記憶回路を含むバイポーラＩＣ装
置の消費電流低減化技術に関する。
【０００２】
【従来の技術】ＣＰＵを内蔵したワンチップマイクロコ
ンピュータで代表される制御用集積回路装置としては、
従来からＣＭＯＳ ＩＣ装置とバイポーラＩＣ装置が広
く使用されている。ＣＭＯＳ ＩＣは低消費電力である
点に特徴があるが、一般に集積回路規模が大きくＣＰＵ
等を内蔵した大規模回路構成になるとバイポーラＩＣ装
置に比べ価格が高くなる。そこで、近年普及型のコンパ
クトカメラ等の制御用に価格の点で有利なバイポーラＩ
Ｃ装置が用いられる傾向になってきている。例えば、カ
メラ制御用バイポーラＩＣはカメラ制御の為に所定の論
理処理を行なうロジック回路と、データの記録や保存を
行なう記憶回路とを含んでいる。ロジック回路は、例え
ばカメラの撮影動作における一連のシーケンス制御を行
なう。一方、記憶回路はロジック回路に接続されており
カメラ制御に必要なデータを記録もしくは保存し必要に
応じロジック回路に供給する。
ンピュータで代表される制御用集積回路装置としては、
従来からＣＭＯＳ ＩＣ装置とバイポーラＩＣ装置が広
く使用されている。ＣＭＯＳ ＩＣは低消費電力である
点に特徴があるが、一般に集積回路規模が大きくＣＰＵ
等を内蔵した大規模回路構成になるとバイポーラＩＣ装
置に比べ価格が高くなる。そこで、近年普及型のコンパ
クトカメラ等の制御用に価格の点で有利なバイポーラＩ
Ｃ装置が用いられる傾向になってきている。例えば、カ
メラ制御用バイポーラＩＣはカメラ制御の為に所定の論
理処理を行なうロジック回路と、データの記録や保存を
行なう記憶回路とを含んでいる。ロジック回路は、例え
ばカメラの撮影動作における一連のシーケンス制御を行
なう。一方、記憶回路はロジック回路に接続されており
カメラ制御に必要なデータを記録もしくは保存し必要に
応じロジック回路に供給する。
【０００３】
【発明が解決しようとする課題】ＣＭＯＳ ＩＣ装置を
構成する絶縁ゲートトランジスタは電界効果型であり基
本的に電圧駆動である為消費電流が少ない。これに対し
て、バイポーラＩＣ装置を構成するバイポーラトランジ
スタは電流駆動型であり動作中比較的大きな電流を消費
する。特に、バイポーラトランジスタアレイで記憶回路
を構成した場合、データの記録消去ばかりでなく、保存
動作においても駆動電流を供給しなければならない。従
って、価格が低い反面消費電力が高いので、電池等を電
源とする小型システムの構成部品には使い難いという課
題があった。例えば、カメラの制御用として用いる場
合、撮影の為の実際の動作時間は短いにも関わらず、記
録されたデータの保存を継続的に行なう為、バイポーラ
ＩＣ装置に所定の駆動電流を供給し続ける必要があり電
池寿命が短くなるという課題があった。
構成する絶縁ゲートトランジスタは電界効果型であり基
本的に電圧駆動である為消費電流が少ない。これに対し
て、バイポーラＩＣ装置を構成するバイポーラトランジ
スタは電流駆動型であり動作中比較的大きな電流を消費
する。特に、バイポーラトランジスタアレイで記憶回路
を構成した場合、データの記録消去ばかりでなく、保存
動作においても駆動電流を供給しなければならない。従
って、価格が低い反面消費電力が高いので、電池等を電
源とする小型システムの構成部品には使い難いという課
題があった。例えば、カメラの制御用として用いる場
合、撮影の為の実際の動作時間は短いにも関わらず、記
録されたデータの保存を継続的に行なう為、バイポーラ
ＩＣ装置に所定の駆動電流を供給し続ける必要があり電
池寿命が短くなるという課題があった。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は記憶回路を内蔵するバイポーラＩＣ
装置の低消費電流化を図る事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明にか
かるバイポーラＩＣ装置は一般的な構成として、一つの
外部電源ラインと、バイポーラトランジスタアレイから
なる記憶回路と、能動時該記憶回路と連結して所定の論
理処理を行なう一方休止時該記憶回路から切り離される
ロジック回路とを含んでいる。又、該ロジック回路に駆
動電流を供給するため前記外部電源ラインに接続される
第１電源回路と、該記憶回路に電流を供給するため同じ
く前記外部電源ラインに接続される第２電源回路と、該
第２電源回路に挿入されたバイパス抵抗とを備えてい
る。さらに、本発明の特徴事項として該第２電源回路を
該バイパス抵抗とで切り換え制御する切換回路を備えて
おり、能動時該記憶回路のデータ書き替え動作に必要な
大電流を発生させる一方、休止時該記憶回路のデータ保
存動作に必要な小電流を該バイパス抵抗から発生させ
る。
題に鑑み、本発明は記憶回路を内蔵するバイポーラＩＣ
装置の低消費電流化を図る事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明にか
かるバイポーラＩＣ装置は一般的な構成として、一つの
外部電源ラインと、バイポーラトランジスタアレイから
なる記憶回路と、能動時該記憶回路と連結して所定の論
理処理を行なう一方休止時該記憶回路から切り離される
ロジック回路とを含んでいる。又、該ロジック回路に駆
動電流を供給するため前記外部電源ラインに接続される
第１電源回路と、該記憶回路に電流を供給するため同じ
く前記外部電源ラインに接続される第２電源回路と、該
第２電源回路に挿入されたバイパス抵抗とを備えてい
る。さらに、本発明の特徴事項として該第２電源回路を
該バイパス抵抗とで切り換え制御する切換回路を備えて
おり、能動時該記憶回路のデータ書き替え動作に必要な
大電流を発生させる一方、休止時該記憶回路のデータ保
存動作に必要な小電流を該バイパス抵抗から発生させ
る。
【０００５】かかる構成を有するバイポーラＩＣ装置
は、例えばカメラの制御用に組み込む事が可能である。
この場合には、前記記憶回路はカメラ制御に必要なデー
タの記録及び保存を行ない、前記ロジック回路は該デー
タを用いてカメラ制御に必要な論理処理を行ない、前記
切換回路はカメラメインスイッチの開閉に応じて該第２
電源回路を切り換え制御する。
は、例えばカメラの制御用に組み込む事が可能である。
この場合には、前記記憶回路はカメラ制御に必要なデー
タの記録及び保存を行ない、前記ロジック回路は該デー
タを用いてカメラ制御に必要な論理処理を行ない、前記
切換回路はカメラメインスイッチの開閉に応じて該第２
電源回路を切り換え制御する。
【０００６】
【作用】本発明によれば、バイポーラＩＣ装置に内蔵さ
れる電流供給源（インジェクタ）は、第１電源回路と第
２電源回路に分割されている。第１電源回路は能動時に
おいてロジック回路の動作に必要な駆動電流を供給す
る。休止時には当然この駆動電流の供給は中断される。
一方、第２電源回路は切り換え制御されており、能動時
記憶回路のデータ書き替え動作に必要な大電流を供給す
る。一方、休止時記憶回路のデータ保存動作に必要な最
小限の微小電流を供給する。これにより、バイポーラＩ
Ｃ装置全体としての消費電流を大幅に低減化できる。
れる電流供給源（インジェクタ）は、第１電源回路と第
２電源回路に分割されている。第１電源回路は能動時に
おいてロジック回路の動作に必要な駆動電流を供給す
る。休止時には当然この駆動電流の供給は中断される。
一方、第２電源回路は切り換え制御されており、能動時
記憶回路のデータ書き替え動作に必要な大電流を供給す
る。一方、休止時記憶回路のデータ保存動作に必要な最
小限の微小電流を供給する。これにより、バイポーラＩ
Ｃ装置全体としての消費電流を大幅に低減化できる。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるバイポーラＩＣ
装置の基本的な構成を示すブロック図である。図示する
様に、本バイポーラＩＣ装置１は記憶回路２とロジック
回路３とを含んでいる。記憶回路２はバイポーラトラン
ジスタアレイからなり、所定のデータを記録及び保存す
る。ロジック回路３も同じくバイポーラトランジスタア
レイからなり、能動時記憶回路２とデータライン４を介
して連結し所定の論理処理を行なう。休止時には記憶回
路２から信号的に切り離される。
詳細に説明する。図１は本発明にかかるバイポーラＩＣ
装置の基本的な構成を示すブロック図である。図示する
様に、本バイポーラＩＣ装置１は記憶回路２とロジック
回路３とを含んでいる。記憶回路２はバイポーラトラン
ジスタアレイからなり、所定のデータを記録及び保存す
る。ロジック回路３も同じくバイポーラトランジスタア
レイからなり、能動時記憶回路２とデータライン４を介
して連結し所定の論理処理を行なう。休止時には記憶回
路２から信号的に切り離される。
【０００８】本バイポーラＩＣ装置１はさらに第１電源
回路５と第２電源回路６とを内蔵している。これらの電
源回路５，６は、夫々ロジック回路３、記憶回路２に対
応して分割化されたものである。本例では、この第１電
源回路５はＰＮＰトランジスタからなり、そのエミッタ
端子は外部電源ラインＶＢに接続されている。そのコレ
クタ端子はロジック回路３の電流入力端子に接続されて
おり、そのベース端子は直列接続された一対のバイアス
抵抗の中点に接続している。第２電源回路６も同様にＰ
ＮＰトランジスタからなり、そのエミッタ端子は外部電
源ラインＶＢに接続されており、コレクタ端子は記憶回
路２の電流入力端子に接続されており、ベース端子は直
列接続された一対のバイアス抵抗の中点に接続されてい
る。第２電源回路６はＰＮＰトランジスタと平列に接続
されたバイパス抵抗９も含んでいる。
回路５と第２電源回路６とを内蔵している。これらの電
源回路５，６は、夫々ロジック回路３、記憶回路２に対
応して分割化されたものである。本例では、この第１電
源回路５はＰＮＰトランジスタからなり、そのエミッタ
端子は外部電源ラインＶＢに接続されている。そのコレ
クタ端子はロジック回路３の電流入力端子に接続されて
おり、そのベース端子は直列接続された一対のバイアス
抵抗の中点に接続している。第２電源回路６も同様にＰ
ＮＰトランジスタからなり、そのエミッタ端子は外部電
源ラインＶＢに接続されており、コレクタ端子は記憶回
路２の電流入力端子に接続されており、ベース端子は直
列接続された一対のバイアス抵抗の中点に接続されてい
る。第２電源回路６はＰＮＰトランジスタと平列に接続
されたバイパス抵抗９も含んでいる。
【０００９】本バイポーラＩＣ装置１はさらに切換回路
１０を備えている。本例では切換回路１０はＮＰＮトラ
ンジスタ１１からなり、そのコレクタ端子は前述したバ
イアス抵抗を介してＰＮＰトランジスタ７，８のベース
端子に共通接続されている。ＮＰＮトランジスタ１１の
エミッタ端子は接地ラインＧＮＤに接続されている。又
ベース端子はバイアス抵抗を介して外部のメインスイッ
チＭＳＷに接続されている。このメインスイッチＭＳＷ
は所定のシステムに組み込まれたバイポーラＩＣ装置１
の能動状態と休止状態を切り換える為のものである。
１０を備えている。本例では切換回路１０はＮＰＮトラ
ンジスタ１１からなり、そのコレクタ端子は前述したバ
イアス抵抗を介してＰＮＰトランジスタ７，８のベース
端子に共通接続されている。ＮＰＮトランジスタ１１の
エミッタ端子は接地ラインＧＮＤに接続されている。又
ベース端子はバイアス抵抗を介して外部のメインスイッ
チＭＳＷに接続されている。このメインスイッチＭＳＷ
は所定のシステムに組み込まれたバイポーラＩＣ装置１
の能動状態と休止状態を切り換える為のものである。
【００１０】引き続き図１を参照して本発明にかかるバ
イポーラＩＣ装置１の動作を詳細に説明する。先ずシス
テムを起動する為メインスイッチＭＳＷを投入するとバ
イポーラＩＣ装置１は能動状態となり、切換回路１０を
構成するＮＰＮトランジスタ１１が導通する。この結
果、第１電源回路５を構成するＰＮＰトランジスタ７の
ベース端子が接地ラインＧＮＤ側に引かれるので同じく
導通する。この結果、ＰＮＰトランジスタ７のコレクタ
端子を介して所定の駆動電流ＩＬＤがロジック回路３に
供給され、所定の論理処理を実行する。この時の駆動電
流ＩＬＤは例えば１０mA程度である。同様に、第２電源
回路６を構成するＰＮＰトランジスタ８も導通し、コレ
クタ端子を介して記憶回路２にデータ書き替え動作に必
要な大電流ＩＭＤを供給する。この時流れる電流は例え
ば１mA程度である。この様に、バイポーラＩＣ装置１の
能動時には、ロジック回路３及び記憶回路２に対してか
なり大きな電流が供給される。ロジック回路３に比べ記
憶回路２の駆動電流は低いが、それでも１mA程度のオー
ダとなる。仮に、この程度の電流を供給し続けると電池
等の外部電源の寿命が著しく短くなる。
イポーラＩＣ装置１の動作を詳細に説明する。先ずシス
テムを起動する為メインスイッチＭＳＷを投入するとバ
イポーラＩＣ装置１は能動状態となり、切換回路１０を
構成するＮＰＮトランジスタ１１が導通する。この結
果、第１電源回路５を構成するＰＮＰトランジスタ７の
ベース端子が接地ラインＧＮＤ側に引かれるので同じく
導通する。この結果、ＰＮＰトランジスタ７のコレクタ
端子を介して所定の駆動電流ＩＬＤがロジック回路３に
供給され、所定の論理処理を実行する。この時の駆動電
流ＩＬＤは例えば１０mA程度である。同様に、第２電源
回路６を構成するＰＮＰトランジスタ８も導通し、コレ
クタ端子を介して記憶回路２にデータ書き替え動作に必
要な大電流ＩＭＤを供給する。この時流れる電流は例え
ば１mA程度である。この様に、バイポーラＩＣ装置１の
能動時には、ロジック回路３及び記憶回路２に対してか
なり大きな電流が供給される。ロジック回路３に比べ記
憶回路２の駆動電流は低いが、それでも１mA程度のオー
ダとなる。仮に、この程度の電流を供給し続けると電池
等の外部電源の寿命が著しく短くなる。
【００１１】一方、メインスイッチＭＳＷがオープンに
なると、切換回路１０を構成するＮＰＮトランジスタ１
１が非導通状態になり、バイポーラＩＣ装置１は休止状
態に移行する。即ち、第１電源回路５を構成するＰＮＰ
トランジスタ７が非導通状態になり、ロジック回路３に
流入する駆動電流ＩＬＤが遮断される。同様に、第２電
源回路６に含まれるＰＮＰトランジスタ８も非導通状態
になり、記憶回路２に流入する大電流ＩＭＤも遮断され
る。しかしながら、電流供給を完全に遮断すると、バイ
ポーラトランジスタアレイからなる記憶回路２は記録さ
れたデータを保存する事ができなくなる。この点、本発
明では第２電源回路６にバイパス抵抗９が挿入されてお
り、データ保存動作に必要な微小電流ＩＭＳを供給する
様にしている。この微小電流ＩＭＳは例えば１０μＡ程
度であり、データの書き替え動作に必要な大電流ＩＭＤ
に比べ１００分の１程度である。従って、休止時におけ
るバイポーラＩＣ装置１の消費電流を大幅に削減可能で
ある。なお、休止時においてはロジック回路３と記憶回
路２はデータライン４を介して信号的に切り離される。
なると、切換回路１０を構成するＮＰＮトランジスタ１
１が非導通状態になり、バイポーラＩＣ装置１は休止状
態に移行する。即ち、第１電源回路５を構成するＰＮＰ
トランジスタ７が非導通状態になり、ロジック回路３に
流入する駆動電流ＩＬＤが遮断される。同様に、第２電
源回路６に含まれるＰＮＰトランジスタ８も非導通状態
になり、記憶回路２に流入する大電流ＩＭＤも遮断され
る。しかしながら、電流供給を完全に遮断すると、バイ
ポーラトランジスタアレイからなる記憶回路２は記録さ
れたデータを保存する事ができなくなる。この点、本発
明では第２電源回路６にバイパス抵抗９が挿入されてお
り、データ保存動作に必要な微小電流ＩＭＳを供給する
様にしている。この微小電流ＩＭＳは例えば１０μＡ程
度であり、データの書き替え動作に必要な大電流ＩＭＤ
に比べ１００分の１程度である。従って、休止時におけ
るバイポーラＩＣ装置１の消費電流を大幅に削減可能で
ある。なお、休止時においてはロジック回路３と記憶回
路２はデータライン４を介して信号的に切り離される。
【００１２】図２は一応用例を表わしており、本発明に
かかるバイポーラＩＣ装置を制御用に内蔵したカメラの
システム構成を示している。なお、本発明にかかるバイ
ポーラＩＣ装置はカメラへの応用に限られるものではな
い事は勿論である。図２のシステム構成において中央に
配置されたカメラ制御用バイポーラＩＣ装置５０は、基
本的に図１に示した構成を有しており、電池５１の正端
子に接続された電源ラインＶＢを介して給電されるとと
もに、カメラのメインスイッチＭＳＷにより能動状態と
休止状態が切り換えられる。バイポーラＩＣ装置５０は
前述した様に論理回路を含んでおり、カメラシステムの
各部から入力される信号やデータに基き所定の論理演算
を行う。バイポーラＩＣ装置５０は演算結果に基き、カ
メラ各部の駆動機構等に制御信号を出力し、例えばカメ
ラの撮影動作における一連のシーケンス制御を実行す
る。又、前述した様に記憶回路を含んでおり、論理演算
の過程で必要なデータ等を随時記録更新するとともに、
持続的にこれを保存する。
かかるバイポーラＩＣ装置を制御用に内蔵したカメラの
システム構成を示している。なお、本発明にかかるバイ
ポーラＩＣ装置はカメラへの応用に限られるものではな
い事は勿論である。図２のシステム構成において中央に
配置されたカメラ制御用バイポーラＩＣ装置５０は、基
本的に図１に示した構成を有しており、電池５１の正端
子に接続された電源ラインＶＢを介して給電されるとと
もに、カメラのメインスイッチＭＳＷにより能動状態と
休止状態が切り換えられる。バイポーラＩＣ装置５０は
前述した様に論理回路を含んでおり、カメラシステムの
各部から入力される信号やデータに基き所定の論理演算
を行う。バイポーラＩＣ装置５０は演算結果に基き、カ
メラ各部の駆動機構等に制御信号を出力し、例えばカメ
ラの撮影動作における一連のシーケンス制御を実行す
る。又、前述した様に記憶回路を含んでおり、論理演算
の過程で必要なデータ等を随時記録更新するとともに、
持続的にこれを保存する。
【００１３】バイポーラＩＣ装置５０には、カメラ操作
スイッチ群５２、カメラ検出スイッチ群５３、自動焦点
（ＡＦ）ブロック５４、自動露光（ＡＥ）ブロック５
５、フォトインタラプタ５６等から、種々の信号、デー
タ、情報が入力される。例えば、カメラ操作スイッチ群
５２からは、バリヤスイッチ入力Ｓ０、第１レリーズス
イッチ入力Ｓ１、第２レリーズスイッチ入力Ｓ２、セル
フタイマスイッチ入力Ｓ３、カメラモードスイッチ入力
ＭＯＤ、ズームスイッチ入力Ｔ／Ｗ、巻き戻しスイッチ
入力ＲＷＤ等を供給する。カメラ操作スイッチ群５２は
手動入力情報を供給するのに対し、カメラ検出スイッチ
群５３は自動検出情報を供給し、電池スイッチ入力ＢＡ
Ｔ、裏蓋スイッチ入力ＢＣＳ、パトローネスイッチ入力
ＦＬＣ、ズームエンコーダ入力ＺＭ１〜４、ＩＳＯ入力
ＤＸ２〜４等が含まれる。又、ＡＦブロック５４は発光
素子ＩＲＤ及び受光素子ＳＰＤの組み合わせにより得ら
れた被写体距離情報を入力する。さらに、ＡＥブロック
５５は２分割受光素子により得られた被写体輝度情報を
入力する。加えてフォトインタラプタ５６はシャッタ羽
根やレンズの位置情報を入力する。
スイッチ群５２、カメラ検出スイッチ群５３、自動焦点
（ＡＦ）ブロック５４、自動露光（ＡＥ）ブロック５
５、フォトインタラプタ５６等から、種々の信号、デー
タ、情報が入力される。例えば、カメラ操作スイッチ群
５２からは、バリヤスイッチ入力Ｓ０、第１レリーズス
イッチ入力Ｓ１、第２レリーズスイッチ入力Ｓ２、セル
フタイマスイッチ入力Ｓ３、カメラモードスイッチ入力
ＭＯＤ、ズームスイッチ入力Ｔ／Ｗ、巻き戻しスイッチ
入力ＲＷＤ等を供給する。カメラ操作スイッチ群５２は
手動入力情報を供給するのに対し、カメラ検出スイッチ
群５３は自動検出情報を供給し、電池スイッチ入力ＢＡ
Ｔ、裏蓋スイッチ入力ＢＣＳ、パトローネスイッチ入力
ＦＬＣ、ズームエンコーダ入力ＺＭ１〜４、ＩＳＯ入力
ＤＸ２〜４等が含まれる。又、ＡＦブロック５４は発光
素子ＩＲＤ及び受光素子ＳＰＤの組み合わせにより得ら
れた被写体距離情報を入力する。さらに、ＡＥブロック
５５は２分割受光素子により得られた被写体輝度情報を
入力する。加えてフォトインタラプタ５６はシャッタ羽
根やレンズの位置情報を入力する。
【００１４】バイポーラＩＣ装置５０は入力された種々
の情報に基き所定の論理処理を行ない、各駆動部に制御
信号を出力する。駆動部としては、例えばカメラ表示部
６１、電子フラッシュユニット（ＥＦＵ）６２、日時表
示ユニット（ＱＤ）６３、ズームモータ６４、フィルム
給送モータ６５、レンズ駆動モータ６６、シャッタ羽根
駆動モータ６７等が含まれる。なお、ズームモータ６４
及びフィルムモータ６５はカメラモータドライバ６８を
介して駆動される。同様に、レンズモータ６６及びシャ
ッタ羽根駆動モータ６７はシャッタドライバＩＣ６９を
介して駆動される。ＡＦブロック５４に内蔵される発光
素子ＩＲＤはドライバ７０を介して駆動される。最後
に、ＡＦブロックの受光素子ＳＰＤはＡＦ ＩＣ７１を
介して制御される。
の情報に基き所定の論理処理を行ない、各駆動部に制御
信号を出力する。駆動部としては、例えばカメラ表示部
６１、電子フラッシュユニット（ＥＦＵ）６２、日時表
示ユニット（ＱＤ）６３、ズームモータ６４、フィルム
給送モータ６５、レンズ駆動モータ６６、シャッタ羽根
駆動モータ６７等が含まれる。なお、ズームモータ６４
及びフィルムモータ６５はカメラモータドライバ６８を
介して駆動される。同様に、レンズモータ６６及びシャ
ッタ羽根駆動モータ６７はシャッタドライバＩＣ６９を
介して駆動される。ＡＦブロック５４に内蔵される発光
素子ＩＲＤはドライバ７０を介して駆動される。最後
に、ＡＦブロックの受光素子ＳＰＤはＡＦ ＩＣ７１を
介して制御される。
【００１５】ところで、カメラ表示部６１は、セルフタ
イマ表示、ストロボ未充電表示、ＡＦ合焦表示等を行な
う３個のＬＥＤに加え、液晶表示パネル（ＬＣＤ）を備
えておりフィルムの残りコマ数等を表示する。この残り
コマ数情報はバイポーラＩＣ装置５０の記憶回路に記録
保存されている。１回の撮影操作毎に該残りコマ数情報
は更新され次回の撮影操作までそのまま維持される。
又、日時表示ユニット６３もＬＣＤ等で構成されてお
り、常時日付及び時刻を表示する。この表示に用いられ
る時間情報もバイポーラＩＣ装置５０により作成され、
内蔵する記憶回路に保持されている。さらに、フィルム
モータ６５は装填時における自動コマ巻き上げを行な
う。例えば、自動コマ巻上セッティングで３コマ分の巻
き上げを行なう場合には、そのデータは予めバイポーラ
ＩＣ装置５０に内蔵される記憶回路に保存しておく。以
上の説明から理解される様に、記憶回路は能動時にのみ
必要な情報ばかりでなく、カメラ制御の上で休止時も含
め継続的に保持する必要のあるデータも記録している。
従って、休止時においてもデータの保存動作に必要な最
小限の電流を供給しなければならない。この点に鑑み、
本発明にかかるバイポーラＩＣ装置はカメラメインスイ
ッチＭＳＷの開閉に応じて記憶回路に供給される電流量
を必要に応じ切り換える様にしている。
イマ表示、ストロボ未充電表示、ＡＦ合焦表示等を行な
う３個のＬＥＤに加え、液晶表示パネル（ＬＣＤ）を備
えておりフィルムの残りコマ数等を表示する。この残り
コマ数情報はバイポーラＩＣ装置５０の記憶回路に記録
保存されている。１回の撮影操作毎に該残りコマ数情報
は更新され次回の撮影操作までそのまま維持される。
又、日時表示ユニット６３もＬＣＤ等で構成されてお
り、常時日付及び時刻を表示する。この表示に用いられ
る時間情報もバイポーラＩＣ装置５０により作成され、
内蔵する記憶回路に保持されている。さらに、フィルム
モータ６５は装填時における自動コマ巻き上げを行な
う。例えば、自動コマ巻上セッティングで３コマ分の巻
き上げを行なう場合には、そのデータは予めバイポーラ
ＩＣ装置５０に内蔵される記憶回路に保存しておく。以
上の説明から理解される様に、記憶回路は能動時にのみ
必要な情報ばかりでなく、カメラ制御の上で休止時も含
め継続的に保持する必要のあるデータも記録している。
従って、休止時においてもデータの保存動作に必要な最
小限の電流を供給しなければならない。この点に鑑み、
本発明にかかるバイポーラＩＣ装置はカメラメインスイ
ッチＭＳＷの開閉に応じて記憶回路に供給される電流量
を必要に応じ切り換える様にしている。
【００１６】
【発明の効果】以上説明した様に、本発明によれば、能
動時記憶回路のデータ書き替え動作に必要な大電流を供
給し、休止時該記憶回路のデータ保存動作に必要な最小
限の微小電流を供給する様にしているので、当該記憶回
路を内蔵するバイポーラＩＣ装置の消費電流を全体とし
て経時的に低減化できるという効果がある。
動時記憶回路のデータ書き替え動作に必要な大電流を供
給し、休止時該記憶回路のデータ保存動作に必要な最小
限の微小電流を供給する様にしているので、当該記憶回
路を内蔵するバイポーラＩＣ装置の消費電流を全体とし
て経時的に低減化できるという効果がある。
【図１】本発明にかかるバイポーラＩＣ装置の基本的な
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明にかかるバイポーラＩＣ装置が組み込ま
れたカメラのシステム構成図である。
れたカメラのシステム構成図である。
１ バイポーラＩＣ装置
２ 記憶回路
３ ロジック回路
４ データライン
５ 第１電源回路
６ 第２電源回路
９ バイパス抵抗
１０ 切換回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/26
G03B 7/26
G03B 17/02
Claims (2)
- 【請求項１】 一つの外部電源ラインと、 バイポーラトランジスタアレイからなる記憶回路と、 能動時該記憶回路と連結して所定の論理処理を行なう一
方休止時該記憶回路から切り離されるロジック回路と、 該ロジック回路に駆動電流を供給するため前記外部電源
ラインに接続される第１電源回路と、 該記憶回路に電流を供給するため同じく前記外部電源ラ
インに接続される第２電源回路と、 該第２電源回路に挿入されたバイパス抵抗と、 該第２電源回路を該バイパス抵抗とで切り換え制御し、
能動時該記憶回路のデータ書き替え動作に必要な大電流
を発生させ、休止時該記憶回路のデータ保存動作に必要
な小電流を該バイパス抵抗から発生させる切換回路とか
らなるバイポーラＩＣ装置。 - 【請求項２】 前記記憶回路はカメラ制御に必要なデー
タの記録及び保存を行ない、前記ロジック回路は該デー
タを用いてカメラ制御に必要な論理処理を行ない、前記
切換回路はカメラメインスイッチの開閉に応じて該第２
電源回路を切り換え制御するものであり、カメラ制御に
用いられる事を特徴とする請求項１記載のバイポーラＩ
Ｃ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23899893A JP3490743B2 (ja) | 1993-08-31 | 1993-08-31 | バイポーラｉｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23899893A JP3490743B2 (ja) | 1993-08-31 | 1993-08-31 | バイポーラｉｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772526A JPH0772526A (ja) | 1995-03-17 |
| JP3490743B2 true JP3490743B2 (ja) | 2004-01-26 |
Family
ID=17038388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23899893A Expired - Fee Related JP3490743B2 (ja) | 1993-08-31 | 1993-08-31 | バイポーラｉｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3490743B2 (ja) |
-
1993
- 1993-08-31 JP JP23899893A patent/JP3490743B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0772526A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856353B1 (en) | Digital electronic still camera and removable memory card therefor | |
| GB2205656A (en) | Interval camera | |
| US5697004A (en) | Camera capable of storing photographing data and display device connectable thereto | |
| US6853403B1 (en) | Digital camera having a self-timer shooting function | |
| US5311230A (en) | Zoom lens camera | |
| US4916474A (en) | Camera having a CPU reset function | |
| US6519419B2 (en) | Method of controlling power source of camera | |
| JP3490743B2 (ja) | バイポーラｉｃ装置 | |
| JP2003228314A (ja) | 表示素子駆動回路用の電源回路、表示素子及びカメラ | |
| JPH0792523A (ja) | バツテリーチェック回路装置付きカメラ | |
| JPH052915Y2 (ja) | ||
| JP2728964B2 (ja) | カメラのデータ記録装置及びカメラ | |
| US5278606A (en) | Camera | |
| JP3382937B2 (ja) | 電子カメラ | |
| US6229963B1 (en) | Display device for a camera | |
| JPH0772527A (ja) | 低消費電力化ｉｃ装置 | |
| JP2000321642A (ja) | 電源装置 | |
| US5604553A (en) | Data recording apparatus | |
| US6351614B1 (en) | Camera capable of designating number of prints | |
| JPS63191137A (ja) | デ−タバツクアツプ装置をもつカメラの動作モ−ド切換装置 | |
| JPH07107593B2 (ja) | デ−タバツクアツプ装置をもつカメラ | |
| US6516155B1 (en) | Camera capable of controlling a change of setting of data peculiar to a film to be imprinted on the film | |
| JP2805738B2 (ja) | カメラ及びカメラの制御装置 | |
| JP3432332B2 (ja) | カメラのシーケンス制御装置 | |
| JPH07161475A (ja) | エレクトロルミネッセンス駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |