JPS5839325B2 - 電子機器の電源遮断方式 - Google Patents

Description

【発明の詳細な説明】 本発明は電子機器の主電源を電源遮断信号に基づいて効
果的に遮断する電子機器の電源遮断方式一般に、データ
の入力速度に対して出力処理速度が同程度もしくは速い
電子機器においては入力データを即出力処理することが
可能であるが、データの入力速度が極めて速い場合には
入力データを一旦電子機器のバッファレジスタに記憶さ
せておきこのバッファレジスタから順次読み出し、電子
機器例えばプリンタ等の出力処理速度に合わせてプリン
トアウトしている。

この種のバッファレジスタを備えた電子機器では主電源
を遮断させる場合入力データの後の電源遮断信号が検出
された際、直ちに主電源が遮断されるとバッファレジス
タ内のデータがプリントアウトされないまま消去された
り、キャリッジリターン（ＣＲ）、ラインフィード（Ｌ
Ｆ）等の動作が行なわれている場合にはこれらの動作が
完了されないままの状態で停止してしまうものであった
。

かような障害を防止するために従来においてはタイマを
設げて電源遮断信号検出後このタイマの設定時間を経過
した際に主電源を遮断するようにしているのが通常であ
る。

しかしながらこのような場合、上記タイマの設定時間は
バッファレジスタ内のデータが完全に出力されプリント
アウトされるに要する時間は勿論のこと、キャリッジリ
ターン（ＣＲ）、ラインフィード（ＬＦ）等の動作が行
なわれる場合をも考慮して充分余裕を持った時間間隔に
設定しなげればならない。

このため電源遮断信号が検出されてから主電源が遮断さ
れるまでには上記キャリッジリターン（ＣＲ）、ライン
フィード（ＬＦ）等の動作時間を含めた前記タイマで設
定された時間が常にかかり多くの無駄時間を生じる。

従って、このような電子機器が多数備わった場合には多
くの電力消費を伴なうものであった。

本発明は上記の点に鑑みてなされたものでバッファレジ
スタを備えた電子機器において、電源遮断信号が検出さ
れてから主電源が遮断されるまでの時間を効率的に短縮
すると共に電子機器が動作中に電源が遮断されるのを防
止し得る電子機器の電源遮断方式を提供することを目的
とする。

以°下、本発明をデータ伝送系における相手側端末機器
の主電源を遮断するのに適用した場合の一実施例につい
て図面を参照して説明する。

第１図はデータ伝送系における全体の概略構成を示すも
ので、１はデータ送信側、２はデータ受信側である。

しかして、データ送信側１は、例えば紙テープリーダ１
１．キーボード１２等のデータ入力装置を備えており、
上記紙テープリーダ１１．キーボード１２等によって入
力されたデータが伝送制御部１３に送られ、さらにモデ
ム１４により変調された後伝送線を介して受信側２のモ
デム２１に送られる。

そして、上記送信側１より受信側２に送られたデータは
、モデム２１で復調された後、伝送制御部２２に送られ
、さらに、この伝送制御部２２より例えば紙テープパン
チャ２３、プリンタ２４に送られてさん孔記録あるいは
印字記録される。

第２図は上記受信側２の伝送制御部２２、プリンタ２４
及びその電源部の詳細を示すもので、以下その構成につ
いて説明する。

第２図において３１は補助電源回路で、常時伝送制御部
２２に対して動作電圧を供給している。

３２は主電源回路で、常開のリレー接点３３Ｓを介して
交流電源（ＡＣｌｏｏＶ）に接続され、リレー接点３３
が閉成している際にプリンタ２４に動作電圧を供給する
。

しかして、伝送制御部２２はモデム２１で復調されたデ
ータが順次供給される１キャラクタ分の記憶容量を有す
る記憶レジスタ３４を備え、この記憶レジスタ３４から
送出されたデータがプリンタ２４に送られる。

また、伝送制御部３５は前記記憶レジスタ３４に送られ
て（る搬送波信号及びデータの最後に送られてくる伝送
終了信号（ＥＯＴ）を検出する信号検出回路で搬送波信
号が検出された際にフリップフロップ３６をセットする
信号を出力し、伝送終了信号（ＥＯＴ）が検出された際
に後述するアンド回路４１に出力を与える。

そして、このフリップフロップ３６のＱ側出力により、
上記リレー接点３３Ｓを開閉するリレー回路３３Ｒが駆
動されるようになっている。

また、前記記憶レジスタ３４の出力はプリンタ２４内の
バッファレジスタ３７にオア回路３８を介して加えられ
る。

このバッファレジスタ３７は、自己の出力がオア回路３
８を介して自己の入力側に戻され、記憶レジスタ３４を
介して送られてきたデータを循環記憶するようになって
いる。

そして、上記バッファレジスタ３７の出力端には、バッ
ファレジスタ３７内のデータが無（なったことを検出す
るデータ無し検出回路３９が接続され、バッファレジス
タ内にデータが無い場合に”１″信号を、有る場合に゛
Ｏ゛′信号を出力するようになっている。

このデータ無し検出回路３９の出力はアンド回路４１に
加えられる。

しかして、上記バッファレジスタ３７に貯えられたデー
タは、先頭データから順次１キヤラクタずつ読出され、
デコーダ４２においてデコードされる。

このデコーダ４２のデコード出力は制御部４３及び文字
信号発生器４４に送られる。

この文字信号発生器４４は、デコーダ４２の出力に従っ
て文字信号を発生するもので、この文字信号は制御部４
３の出力と共に駆動回路４５へ送られる。

そして、この駆動回路４５により印字部４６が駆動され
て所定の文字が印字される。

また、上記制御部４３にはＣＲ／ＬＦ検出回路４７が接
続される。

このＣＲ／ＬＦ検出回路４７は、キャリッジリターン（
ＣＲ）或いはラインフィード（ＬＦ’）の動作中である
ことを検出する回路で、常時は′”１′°信号を出力し
、キャリッジリターン、ラインフィード動作中を検出し
た際に出力が゛°Ｏ′ルベルとなる。

上記ＣＲ／ＬＦ検出回路４７の出力は、前記アンド回路
４１に加えられ、このアンド回路４１の出力はフリップ
フロップ３６のリセット端子に加えられる。

上記の構成における動作を説明する。

尚、本実施例の場合搬送波信号を主電源投入信号に及び
伝送終了信号を主電源遮断信号に併用しているものであ
る。

送信側１からデータが送られてきていない場合には、フ
リップフロップ３６はリセット状態でリレー回路３３Ｒ
が消勢されている。

このためリレー接点３３Ｓは開放されており、主電源回
路３２には交流電源が供給されない。

一方、補助電源回路３１には常時交流電源が供給されて
いるので、補助電源回路３１から伝送制御回路２２に対
して常時動作電圧が供給されている。

しかして、送信側１からデータの送信が開始されるに際
し、搬送波信号がモデム２１を介して記憶レジスタ３４
に送られて（ると、信号検出回路３５が搬送波信号を検
出し、フリップフロップ３６をセットする。

このフリップフロップ３６がセットされると、そのＱ側
出力によりリレー回路３３Ｒが付勢され、リレー接点３
３Ｓを閉成する。

このリレー接点３３Ｓの閉成により交流電源が主電源回
路３２に供給され、主電源回路３２よりプリンタ２４に
動作電圧が供給される。

この状態で送信側１からのデータが記憶レジスタ３４、
オア回路３８を介してバッファレジスタ３７に送られ、
このバッファレジスタ３７内に循環記憶される。

このバッファレジスタ３７に循環記憶されたデータは、
先頭データから１キヤラクタずつ読出され、デコーダ４
２に送られてデコードされる。

このデコーダ４２のデコード出力は制御部４３及び文字
信号発生器４４に送られる。

この文字信号発生器４４は、デコーダ４２の出力に応じ
て文字信号を発生し、この文字信号は制御部４３から出
力される制御信号と共に駆動回路４５へ送られる。

この駆動回路４５は文字信号発生器４４からの文字信号
及び制御部４３からの文字信号に従って印字部４６を駆
動し、所定の印字動作を行う。

しかして、バッファレジスタ３７から読出されてデコー
ダ４２に送られるデータは、バッファレジスタ３７から
消去され、また、その読出しデータに対する印字動作を
終了すると次のデータに対する読出しが行われるように
なっている。

このようにしてバッファレジスタ３７に貯えられたデー
タに対する印字が行われる。

しかして、データの終りに送られてくる伝送終了信号（
ＥＯＴ）が記憶レジスタ３４に与えられるとこの伝送終
了信号が信号検出回路３５で検出されるがこの時点では
まだバッファレジスタ内のデータが完全に出力されない
状態で残っている。

一方前記検出回路３５で伝送終了信号が検出されると第
３図ａに示すように１′”信号を出力しその出力がアン
ド回路４１に加えられる。

そして、バッファレジスタ３１内のデータが全て読出さ
れ、バッファレジスタ３７内のデータが無くなるとデー
タ無し検出回路３９がその状態を検出して第３図すに示
すように゛°１″信号を出力し、その出力がアンド回路
４１に加えられる。

この時、印字部においてキャリッジリターンあるいはラ
インフィードが行われていれば、ＣＲ／Ｉ、Ｆ検出回路
４７の出力が第３図Ｃに示すように°°Ｏ″となってい
るので、アンド回路４１から信号は出力されない。

そして、キャリッジリターンあるいはラインフィード動
作を終了すると、ＣＲ／ＬＦ検出回路４７の出力が第３
図Ｃに示すように”１″となるので、アンド回路４１の
出力が第３図ｄに示すように°°１′”となり、フリッ
プフロップ３６がリセットされる。

また、データ無し検出回路３９から゛１″信号が出力さ
れた際、キャリッジリターンあるいはラインフィードが
行われていなげれば、ＣＲ／ＬＦ検出回路４７の出力が
°１″であるので直ちにアンド回路４１から”１″信号
が出力され、フリップフロップ３６がリセットされる。

このフリップフロップ３６がリセットされることによっ
てリレー回路３３Ｒが消勢され、リレー接点３３Ｓが開
放される。

このリレー接点３３Ｓの開放により第３図ｅに示すよう
にプリンタ２４への電源が遮断される。

このように本発明では、電源遮断信号を検出すると共に
バッファレジスタ３７内のデータが無くなったことを検
出することにより、キャリッジリターンあるいはライン
フィード等が動作中か非動作中かを検出し、非動作時を
条件として直ちに電源を遮断し、また、動作中であれば
その動作終了を待って電源を遮断するようにしたので、
印字動作終了から電源遮断までの無駄時間を少なくでき
、しかも、印字動作中に電源を遮断する虞れは全くない
。

尚、上記実施例ではデータ伝送系において相手側の電源
を遮断する場合について説明したが例えばオペレータが
プリンタを操作する際、データ入力後直ちに電源を切っ
た場合にも同様に適用し得るものである。

この場合には第２図において信号検出回路３５０代りに
電源スィッチからの電源遮断信号をアンド回路４１に与
えればよい。

また、上記実施例ではプリンタに実施した場合について
説明したが、その他例えば紙テープパンチャ、紙テープ
リーグ、磁気記録装置等の電子機器においても同様に実
施し得るものである。

以上述べたように本発明によれば電源遮断信号が検出さ
れてから極めて短時間に電源を遮断し得ると共に電子機
器の動作中における電源の遮断を確実に防止し得る。

従って、無駄な電力消費をなくすと共に電子機器の動作
中における電源遮断により起る不都合を解消し得る電子
機器の電源遮断方式を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体の概略構成図、第
２図は同実施例における要部の詳細を示す構成国、第３
図は同実施例の動作を説明するためのタイムチャートで
ある。 １・・・・・・送信側、２・・・・・・受信側、１１・
・・・・・紙テープリーダ、１２・・・・・・キーボー
ド、１３，２２・・・・・・伝送制御部、１４，２１・
・・・・・モデム、２３・・・・・・紙テープパンチャ
、２４・・・・・・プリンタ、３１・・・・・・補助電
源回路、３２・・・・・・主電源回路、３３Ｒ・・・・
・・リレー回路、３４・・・・・・記憶レジスタ、３５
・・・・・・信号検出回路、３９・・・・・・データ無
し検出回路、４６・・・・・・印字部、４７・・・・・
・ＣＲ／Ｌ Ｆ検出回路。

Claims (1)

【特許請求の範囲】
1. １ 人力データを一時記憶するレジスタと、このレジス
   タに一時記憶したデータを順次取出して処理するデータ
   処理部と、電源遮断信号を検出する第１の検出手段と、
   上記レジスタ内のデータが全て読出されて無くなった状
   態を検出する第２の検出手段と、上記処理部の非動作状
   態を検出する第３の検出手段と、前記第１、第２及び第
   ３の検出手段からの検出出力を条件として電源回路を遮
   断する手段とを具備したことを特徴とする電子機器の電
   源遮断方式。