JP4610068B2 - カメラの制御方法およびその制御に使用するカウンタ回路 - Google Patents
カメラの制御方法およびその制御に使用するカウンタ回路 Download PDFInfo
- Publication number
- JP4610068B2 JP4610068B2 JP2000297758A JP2000297758A JP4610068B2 JP 4610068 B2 JP4610068 B2 JP 4610068B2 JP 2000297758 A JP2000297758 A JP 2000297758A JP 2000297758 A JP2000297758 A JP 2000297758A JP 4610068 B2 JP4610068 B2 JP 4610068B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- camera
- signal
- control
- energy saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Camera Bodies And Camera Details Or Accessories (AREA)
- Studio Devices (AREA)
- Cameras In General (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ回路およびデジタル回路をMOS集積回路上に混載形成して構成したカメラの制御方法に関するものである。
【0002】
【従来の技術】
従来より、被写体から得られた映像信号をデジタル的に電気処理するデジタルスチルカメラやデジタルビデオカムのようなカメラは、一般的に、光センサ部などのアナログ回路および信号処理部などのデジタル回路が、それぞれ専用基板上に形成された機能ブロックやチップ化されたMOS集積回路上等に混在して構成され、省電力化のために、省エネモードと通常モードの切り換えを制御する制御方法が使用されてきた。
【0003】
以上のような省エネモードと通常モードの切り換え機能を有する従来のカメラについて、以下に説明する。
従来のカメラは、例えば図5に示すように、アナログ回路として、固体撮像素子ブロックであるCCDセンサC51やアンプおよびA/Dコンバータ等が形成されたチップC54など、またデジタル回路として、信号処理を行うDSPなどが形成されたチップC53、ほかにチップC52など、アナログ回路およびデジタル回路が複数の異なる集積回路、場合によっては専用基板上に形成された機能ブロックに分散されて混在され、電源回路が形成された基板K52、および他の周辺回路が形成された基板K53とともに、基板K51上に部品として実装されることにより、構成されている。
【0004】
そのため、基板K51の占有面積がかなり大きくなり、実装部品点数についても多くなっている。また、省エネを目的としてシステムを停止させる場合は、駆動制御信号を基板上でON/OFFして行っているが、電源制御は複雑な回路を必要とするために制御していなかった。さらに、カメラシステム全体の消費電力は数100mWオーダーで、電源制御による数10mWオーダーでの省エネ化は、それほど効果が無かった。
【0005】
近年では、半導体プロセス技術の進歩に伴い、MOS集積回路としてCMOS集積回路上にアナログ回路とデジタル回路を、図10(a)および図10(b)に示すように1つのチップC101ないし、図6に示すように2つのチップC61、C62として構成し、多くの制御回路をCMOS集積回路上に形成することで、基板面積が小さくなり基板上における制御回路の部品点数は削減されるようになり、カメラそのものが小型化されるようになった。
【0006】
それに伴い、カメラは、ある程度の電源電力の供給が可能なノートパソコンなどの機種にも搭載が可能になったが、今度は携帯機器として持ち運ぶという面で、消費電力の低減が問題になってきた。
【0007】
図5に示すCCDセンサC51を、図6に示すように、チップC61上に形成されたCMOSセンサに変えたことで、消費電力の大幅軽減(図5に示す従来のCCDカメラの場合に比較して約1/10)が可能となったが、CMOS集積回路上にアナログ回路とデジタル回路を1つのチップC62として形成(図10(a)および図10(b)では複数のアナログ回路A101、A102、A103を1つのチップC101として形成)しても、各回路をON/OFFするのに「外付けの電源制御回路」が必要であり、A/Dコンバータ等のリファレンス電源やCMOSセンサ等のアナログ電源を省エネ目的で停止させるには、「複数の制御信号による制御」が必要であったため行っていなかった。
【0008】
特に小型化を目的としたカメラシステムにおいては、基板面積を大きくしてしまう「外付けの制御回路」を設けるのではなく、主電源自体をOFFしてカメラシステム全体を停止させるシステム構成が汎用的で、再使用時はカメラシステム全体を再起動しなければならないために、再起動に時間を要していた。
【0009】
一方、主電源を落とさず、デジタル回路のクロックや制御信号を停止させて省エネモードを実現しているカメラシステムでは、「アナログ電源回路は制御していなかったため、アナログ電源電力を浪費」していた。
【0010】
【発明が解決しようとする課題】
しかしながら上記のような従来の制御方法によるカメラシステムを、携帯情報端末機器や携帯電話などの小型携帯機器等に搭載する場合には、「小型でかつ、低消費電力」でなくてはならないため、図7に示すように、CMOS集積回路チップC71に対する「外付け制御回路」無しで、「単一制御信号」として省エネモード切替信号のみにより、CMOS集積回路チップC71へ供給される主電源をOFFせず、省エネモード切替信号に基づいてカウンタブロックKB73から出力される制御信号を用いて、機能ブロックKB71内のアナログ回路に供給される「アナログ電源の電源電力をON/OFFする」ことや、「貫通電流を抑える」ことにより、数mWオーダーのように少しでも省エネになるカメラシステムの制御が必要であるが、この要求が満足できるような小型で低消費電力のカメラシステムの設計は、前述した従来のカメラの制御方法では、困難であるという問題点を有していた。
【0011】
また、前述した従来の制御方法によるカメラシステムにおいて、省エネモードから通常モードへの復帰時などシステム起動時は、アナログ回路とデジタル回路の各動作が過渡状態にあり安定していないため、不安定で異常な映像信号が出力される可能性があるという問題点も有していた。
【0012】
本発明は、上記従来の問題点を解決するもので、省電力化のために従来構成では必要であった基板上の電源制御回路等の追加による部品点数の増加を抑え、カメラ装置の省電力化および小型化を実現することができ、また、カメラ動作における省エネモードから通常モードへの復帰時などの起動時にも、安定した正常な映像信号を出力することができ、使用者に対して、違和感のない映像信号を供給することができるカメラの制御方法を提供する。
【0013】
【課題を解決するための手段】
上記の課題を解決するために本発明のカメラの制御方法は、光センサ部などのアナログ回路および信号処理部などのデジタル回路をMOS集積回路上に混載形成して構成したカメラに対して、省エネモードと通常モードの切り換えを制御するカメラの制御方法であって、前記MOS集積回路の外部から入力される省エネモード信号のレベル状態に基づいて前記デジタル回路に供給するクロックを停止させ、前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じて出力される制御信号により、前記アナログ回路に対する電源の供給を停止させ、前記カメラの未使用時にそのカメラの機能を停止させることを特徴とする。
【0014】
また、本発明のカメラの制御方法は、上記制御方法において、前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じてデジタル回路に供給するクロックを復帰させ、前記カウント値に応じて出力される制御信号により、アナログ回路に供給する電源を復帰させ、カメラの機能停止から復帰させることが好ましい。
【0015】
また、本発明のカウンタ回路は、上記カメラの制御方法における制御時に使用するカウンタ回路であって、MOS集積回路の外部から入力される制御信号のみによってカウントアップもしくはカウントダウンを停止して一定の固定値になり、デジタル回路から出力されるパルス信号によっては前記固定値にならないよう構成したことを特徴とする。
【0016】
以上により、MOS集積回路の外部から入力される1つの制御信号である省エネモード信号のみにより、その省エネモード信号のレベル状態に基づくカウンタ回路のカウント値に応じたシーケンスに従って、省エネモードと通常モードの切り換え時における電源制御、クロック制御、信号処理制御、映像信号に対する不安定期間の出力マスクなどの各種機能制御を可能とし、そのシーケンスに従って、アナログ回路がその電源を完全に停止するなど、カメラの省エネモードへの移行および通常モードへの復帰のための機能制御を可能にすることにより、MOS集積回路として少ない回路構成でワンチップ化が可能となり、そのワンチップMOS集積回路内で完結した制御を行うことができる。
【0017】
【発明の実施の形態】
本発明のカメラの制御方法は、光センサ部などのアナログ回路および信号処理部などのデジタル回路をMOS集積回路上に混載形成して構成したカメラに対して、省エネモードと通常モードの切り換えを制御するカメラの制御方法であって、前記MOS集積回路の外部から入力される省エネモード信号のレベル状態に基づいて前記デジタル回路に供給するクロックを停止させ、前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じて出力される制御信号により、前記アナログ回路に対する電源の供給を停止させ、前記カメラの未使用時にそのカメラの機能を停止させる方法とする。
【0018】
また、前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じてデジタル回路に供給するクロックを復帰させ、前記カウント値に応じて出力される制御信号により、アナログ回路に供給する電源を復帰させ、カメラの機能停止から復帰させる方法とする。
【0019】
請求項4に記載のカウンタ回路は、請求項1から請求項3のいずれかに記載のカメラの制御方法における制御時に使用するカウンタ回路であって、MOS集積回路の外部から入力される制御信号のみによってカウントアップもしくはカウントダウンを停止して一定の固定値になり、デジタル回路から出力されるパルス信号によっては前記固定値にならない構成とする。
【0020】
本発明のカウンタ回路は、前記カメラの制御方法における制御時に使用するカウンタ回路であって、省エネモードと通常モードの切り換え時における各種機能制御を行い、カウンタ値がある固定値になると、アナログ回路に供給する電源のオン/オフを制御する機能制御信号を出力し、アナログ回路の動作のオン/オフを制御する構成とする。
【0021】
また、前記カメラの制御方法における制御時に使用するカウンタ回路であって、省エネモードと通常モードの切り換え時における各種機能制御を行い、カウンタ値がある固定値になると、デジタル回路からアナログ回路への制御信号のある固定値へのマスクを制御する機能制御信号と、前記マスクを解除して前記デジタル回路からアナログ回路の制御を通常制御とする機能制御信号とを出力し、前記デジタル回路からアナログ回路への制御信号のマスクを制御する構成とする。
【0022】
また、前記カメラの制御方法により制御されるカメラであって、MOS集積回路の外部から入力される前記省エネモード信号のレベル状態によってデジタル回路から出力されるパルス信号のパルス数のカウント値に応じて、省エネモードと通常モードの切り換え時に必要な各種機能を制御するための機能制御信号を出力するカウンタ回路を備えた構成とする。
【0023】
請求項9に記載のカメラは、請求項4から請求項7のいずれかに記載のカウンタ回路を有するカメラであって、請求項1から請求項3のいずれかに記載のカメラの制御方法により制御される構成とする。
【0024】
これらの方法および構成によると、MOS集積回路の外部から入力される1つの制御信号である省エネモード信号のみにより、その省エネモード信号のレベル状態に基づくカウンタ回路のカウント値に応じたシーケンスに従って、省エネモードと通常モードの切り換え時における電源制御、クロック制御、信号処理制御、映像信号に対する不安定期間の出力マスクなどの各種機能制御を可能とし、そのシーケンスに従って、アナログ回路がその電源を完全に停止するなど、カメラの省エネモードへの移行および通常モードへの復帰のための機能制御を可能にすることにより、MOS集積回路として少ない回路構成でワンチップ化が可能となり、そのワンチップMOS集積回路内での完結した制御が可能となる。
【0025】
本発明のカメラの制御方法は、前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じて出力される制御信号により、カメラの機能停止から復帰までの期間に、MOS集積回路の外部に出力される映像信号を、その映像信号が不安定な状態で出力されないようにマスクし、前記映像信号を固定する方法とする。
【0026】
また、本発明のカウンタ回路は、前記カメラの制御方法における制御時に使用するカウンタ回路であって、省エネモードと通常モードの切り換え時における各種機能制御を行い、カウンタ値がある固定値になると、映像信号をマスクしてその映像信号の出力固定化を制御する機能制御信号と、前記マスクを解除して前記映像信号を通常出力にする機能制御信号とを出力し、前記映像信号のマスクを制御する構成とする。
【0027】
この方法および構成によると、通常モードへの復帰のための省エネモード解除後は、省エネモードへの移行前の状態で復帰し、省エネモードにおけるシーケンスが完了するまでの期間、MOS集積回路から外部に出力される映像信号をマスクする。
【0028】
以下、本発明の実施の形態を示すカメラの制御方法およびその制御に使用するカウンタ回路について、図面を参照しながら具体的に説明する。なお、本発明はMOS集積回路内に形成したワンチップカメラの制御方法であるが、プロセスには依存しない。ここでは、CMOS集積回路上に形成したCMOSワンチップカメラを例に挙げて説明する。
【0029】
図1は本発明の実施の形態のカメラの制御方法を行うための回路構成を示すブロック図である。図1において、20はカメラを構成するワンチップのCMOS集積回路で、本カメラ(以下、ワンチップカメラと称す)は、ワンチップCMOS集積回路20上に形成され、その省エネモードおよび通常モードを切替制御する省エネモード信号2、システムクロック1、映像信号13、主電源17、デジタル回路5、アナログ回路7、カウンタ回路6から構成される。
【0030】
なお、主電源17、アナログ電源23の電圧2.8V、およびデジタル電源24の電圧2.0Vは、それぞれ本実施の形態上の電圧例であり、この電圧に限らず何ボルトであっても構わない。
【0031】
また、上記の省エネモード信号2におけるLow/Highのレベルは、この実施の形態と全く逆でも構わない(Low:省エネモード、High:通常モードでも構わない)。
【0032】
また、本実施の形態で、カウンタ回路6のカウントを始めるために用いられ、デジタル回路5から出力されるパルス信号であるカウント開始信号21は、映像信号の垂直同期信号で説明するが、垂直同期信号でなくとも構わない。
【0033】
また、カウンタ回路6のカウントについては、説明が容易なように、カウントUPを行って以降の説明を行っているが、カウントDOWNでも構わないし、カウンタ値はこの実施の形態の値でなくとも構わない。
【0034】
以上のように構成されたワンチップカメラの制御方法における制御手順を、以下に説明する。
図2は本実施の形態のワンチップカメラの制御方法における制御手順を示すタイミングチャートであり、図3は同実施の形態における省エネモードへの移行動作を示すフローチャートであり、図4は同実施の形態における省エネモードからの復帰動作を示すフローチャートである。
(通常時→省エネモードへの移行)
省エネモードへの移行時は、省エネモード信号2がHighの状態で入力パッド4へ入力されると、外部からのシステムクロック1は入力パッド3において制御信号15によって停止される。これによって、デジタル回路5は、システムクロック1が供給されなくなるために動作を停止する。ただし、デジタル回路5へのデジタル電源24はOFFせずに、デジタル回路5内に設けたレジスタ(図示せず)に、省エネモード移行前のカメラ設定状態を示すデータを保持する。
【0035】
このように、デジタル回路5には、デジタル電源24が供給されているが、システムクロック1は供給されていないので、デジタル回路5は停止状態にあり電力をほとんど消費しない(デジタル回路5の停止)。
【0036】
カウンタ回路6は、上記の省エネモード信号2のHigh状態によってカウント値ゼロにリセットされて、デジタル回路5からアナログ回路7への制御信号8に対するON/OFF制御信号(OFF信号:マスク信号)9とアナログ回路ON/OFF制御信号(OFF信号)10とアナログ電源ON/OFF制御信号(OFF信号)16および映像信号ON/OFF制御信号(OFF信号:マスク信号)14を出力する。なお、本実施の形態では、すでにシステムクロック1が停止しているため、省エネモード信号2のHigh状態によるカウンタ回路6のリセットは非同期で行われる。
【0037】
カウンタ回路6のカウンタ値は、カウントUPを始めるためのカウント開始信号21であるパルス信号がカウンタ回路6に入力されるまで、変化しない。なお、本実施の形態は、省エネモード信号2のHigh状態によってカウント値がゼロになるようにリセットするようにしているが、ゼロ以外の固定値でも構わない。
【0038】
デジタル回路5からのアナログ回路7に対する制御信号8は、カウンタ回路6から出力されるマスク信号9によってLowに固定する。アナログ回路7によっては、システム起動初期値がHighの場合は、アナログ回路7に対する制御信号8をHighに固定する。アナログ回路7に対する制御信号8を固定することによって、アナログ電源23をOFFする前にアナログ回路7を安定制御し、貫通電流発生を押さえる(アナログ回路制御信号8の停止)。
【0039】
また、アナログ回路7に供給されるアナログ電源23は、主電源17から供給されるが、アナログ電源制御スイッチパッド19上に構成されている制御スイッチを、カウンタ回路6から出力されるアナログ電源ON/OFF制御信号16によってOFFする。このようにアナログ電源23に対して、CMOS集積回路20の外付け部品によるON/OFF制御を行わないので、外部部品を減らし、小型化が実現できる。上記によって、アナログ回路7は停止する(アナログ回路7の停止)。
【0040】
デジタル回路5からアナログ回路7への制御信号8を、前記のように通常Lowに固定してからあるいはHighに固定してから、アナログ電源23をOFFしないと、アナログ回路7およびデジタル回路5に貫通電流が流れる可能性があるが、外部部品であるコンデンサ18により発生する電源時定数分だけ遅れるので、問題ない。
【0041】
この時、アナログ回路7自体をOFFする機能がアナログ回路7にある場合は、アナログ回路ON/OFF制御信号10を出してアナログ回路7単体を個別に停止させ、アナログ回路7からデジタル回路5に出力される信号11を停止(固定)する。本実施の形態では、上記のようにすでにシステムクロック1が停止しているため、アナログ回路ON/OFF制御信号10によるアナログ回路7の停止は非同期で行われている。
【0042】
デジタル回路5から出力される映像信号13は、カウンタ回路6から出力される映像信号ON/OFF制御信号(OFF信号:マスク信号)14によって、出力パッド12上でマスク(固定)される。省エネモードが解除され、システムが完全に再起動するまでは、映像信号は、マスク信号14によってマスクして固定されるので、乱れた映像信号は出力されることはない(映像信号出力13の停止)。
【0043】
以上のシーケンスに従って、上記のワンチップカメラを用いて構成されたカメラシステムは停止する。
(省エネモード→通常モードへの復帰)
省エネモードからの復帰時は、省エネモード信号2がLowの状態で入力パッド4へ入力されると、外部からのシステムクロック1が制御信号15によって入力パッド3を通じて内部に供給される。これによってデジタル回路5は、システムクロック1が供給されるために動き出す。本ワンチップカメラは、デジタル回路5内に設けたレジスタ(図示せず)に省エネモード移行前のカメラ設定状態を示すデータを保持しているので、そのデータを利用して早期に設定の回復が可能になる(デジタル回路5の起動)。
【0044】
動作を始めたデジタル回路5は、カウンタ回路6に対して、そのカウントを始めるためのカウント開始信号21であるパルス信号を出力する。本実施の形態としては、カウントを始めるためのカウント開始信号21であるパルス信号は、垂直同期信号を使用し、各カウントが変化する期間をある程度の間隔(例えば1フレーム分)になるようにしている。
【0045】
本実施の形態では、システムクロック1が供給されてデジタル回路5から出力されるカウント開始信号21であるパルス信号を使用して、システムクロック1に同期してカウント進行を行っているが、本実施の形態の通りでなくても構わない。また、カウントを進行してカウント値を変化させる信号、およびカウント進行間隔は、この実施の形態通りでなくても構わない。
【0046】
省エネモード移行時に、リセットさせたカウンタ回路6のカウンタ値が、パルス信号であるカウント開始信号21のパルス数のカウントによって、カウント値「ゼロ」(省エネモード状態を表す)から「1以上」になると、デジタル回路5は上記のように動作を開始する。
【0047】
また同時にカウンタ回路6は、アナログ電源ON/OFF制御信号16を出力して、その制御信号16を通じてアナログ電源23のアナログ回路7への供給を開始する。この時、アナログ回路7での電源供給は外部部品であるコンデンサ18の時定数分だけ遅れるので、正常な電源供給がアナログ回路7に行われるまでの期間は、貫通電流が流れる可能性があるので、デジタル回路5からのアナログ回路7の制御信号8を、制御信号9によりマスク状態(固定)のままにしておく(アナログ回路7への電源供給開始)。
【0048】
パルス信号であるカウント開始信号21のパルス数のカウントによって、カウンタ回路6のカウンタ値が「1」から「2」になり、アナログ回路7自体をONする機能がアナログ回路7にある場合は、アナログ回路ON/OFF制御信号10を出して、アナログ回路7をONする。
【0049】
パルス信号であるカウント開始信号21のパルス数のカウントによって、カウンタ回路6のカウンタ値が「2」から「3」以上になると、アナログ電源23が供給されてから2フレーム経ち、安定した電源がアナログ回路7へ供給されているので、カウンタ回路6は、制御信号9を出力してデジタル回路5からのアナログ回路7の制御信号8のマスクを解除することにより、制御信号8が流れるようにして、デジタル回路5からのアナログ回路7の制御を開始する。本実施の形態では、外部部品であるコンデンサ18の時定数分だけ電源供給が遅れて、安定した電源がアナログ回路7へ供給されるまでの期間を、カウンタ値2つ分(2フレーム分)にしているが、本実施の形態通りでなくてもよい。
【0050】
デジタル回路5からのアナログ回路7の制御信号8によって、アナログ回路7はリセットされて、正常動作を開始する。アナログ回路7に正常な電源供給が成されてからアナログ回路7の制御信号8を入力しているので、貫通電流が流れなくなる(アナログ回路7の起動)。
【0051】
パルス信号であるカウント開始信号21のパルス数のカウントによって、カウンタ回路6のカウンタ値が「3」から「5」以上(アナログ回路7が動き始めて2フレーム後)になると、アナログ回路7およびデジタル回路5はシステム的に安定動作をしているので、カウンタ回路6は、映像信号ON/OFF制御信号14を出力して、映像信号13に対するマスク状態を解除し、映像信号13が出力パッド12を通じて通常出力されるようにする。本実施の形態では、TGおよびCMOSセンサのリセット時間をカウンタ値2つ分(2フレーム分)にしているが、本実施の形態通りでなくても構わない(映像信号出力13の再開)。
【0052】
以上のシーケンスに従って、上記のワンチップカメラを用いて構成されたカメラシステムは通常動作状態になる。
なお、カウンタ回路6は、通常動作時にある値に達するとその値で固定され、カウントUPおよびカウントDOWNによって、省エネモード時に省エネモード信号2によって決定されるカウンタ値(上記実施の形態ではゼロ)にならないようにカウンタ回路6を設計する。
【0053】
以上のように、CMOS集積回路20に単一の制御信号(省エネモード信号)2を入力することよって、その省エネモード信号2のレベル(HighあるいはLow)状態に基づいて、CMOS集積回路20上に設けたカウンタ回路6のカウンタ値を制御して、下記の一連のシーケンスを構成して制御する。またカウンタ値によって、個々の回路を任意の順番で制御する。
【0054】
通常、アナログ回路7およびデジタル回路5内に形成されるフリップフロップは、図8に示すようなインバータ回路を内部に用いて形成されているが、省エネモード移行時は、カウンタ回路6のカウンタ値によって、アナログ回路7の電源をOFFする前に、デジタル回路5から供給されるアナログ回路制御信号Aを固定することにより、その制御信号Aが中間電位になった場合に2つのトランジスタが同時にONになって発生する貫通電流が流れないようにする。
【0055】
このような制御により、アナログ回路7への電源供給をOFFできるようになり、ワンチップカメラにおける低消費電力化の実現が可能である。
省エネモードからの復帰時は、カウンタ回路6のカウンタ値によって、アナログ回路7への電源供給をONしてから、デジタル回路5から供給されるアナログ回路制御信号Aを出すようにして、上記のような貫通電流が流れないようにする。
【0056】
また、図9(b)に示すように、CMOS集積回路20上にスイッチSW1を構成してCMOS集積回路20内のアナログ回路7に対しての電源制御を行い、図9(a)に示すようなCMOS集積回路30の外部に設けられた時定数回路31などの外部制御部品を無くす。このスイッチ制御は、電源制御信号に対するカウンタ回路6のカウンタ値によって制御する。
【0057】
また、図11(b)に示すように構成することにより、省エネモード移行時から通常モードに復帰するまでの期間は、内部回路がリセットされて正常動作を開始するまで、カウンタ回路6のカウンタ値によって、出力する映像信号13をマスクして固定し、図11(a)の従来構成では発生する乱れた映像信号の出力を無くす。
【0058】
この動作は、フリップフロップ等によって遅延させてシーケンスを持たせる回路でもよいが、CMOSセンサをクリアする(初期化する)のに1フレーム以上必要の期間を有するようなワンチップカメラの場合は、多くのフリップフロップが必要となり、回路規模が大きくなる可能性があるので、カウンタ回路を用いた方が回路規模を考えると実用的である。
【0059】
最後に、CMOSセンサを用いた1チップのCMOS集積回路構成のワンチップカメラについて、その具体的な性能および機能例を説明する。
図7に示すワンチップカメラにおいて、消費電力の一例としては、数10mW以下となり、これは図5に示す従来のCCDカメラの場合に比較して約1/10以下である。
【0060】
また、CMOS集積回路チップC71内で、省エネモード切替信号に基づいてカウンタブロックKB73から出力される制御信号によって、機能ブロックKB71内のアナログ回路の駆動制御信号およびデジタル回路のクロックをON/OFF制御して停止させることが可能で、電源回路ブロックKB72の電源制御については、携帯情報端末機器や携帯電話などの小型携帯機器用としてきめこまかい制御ができ、非常に有効的に機能する。
【0061】
さらに、カメラをCMOS集積回路チップC71によってワンチップ構成としたため、そのチップC71が実装される基板K71の占有面積が従来に比べて非常に小さく縮小され、基板K71上の実装部品点数についても削減されて少なくなっている。
【0062】
【発明の効果】
以上のように本発明によれば、MOS集積回路の外部から入力される1つの制御信号である省エネモード信号のみにより、その省エネモード信号のレベル状態に基づくカウンタ回路のカウント値に応じたシーケンスに従って、省エネモードと通常モードの切り換え時における電源制御、クロック制御、信号処理制御、映像信号に対する不安定期間の出力マスクなどの各種機能制御を可能とし、そのシーケンスに従って、アナログ回路がその電源を完全に停止するなど、カメラの省エネモードへの移行および通常モードへの復帰のための機能制御を可能にすることにより、MOS集積回路として少ない回路構成でワンチップ化が可能となり、そのワンチップMOS集積回路内で完結した制御を行うことができる。
【0063】
そのため、カメラ構成を容易にワンチップ化して基板上の部品点数を削減することができるとともに、省電力化のために従来構成では必要であった基板上の電源制御回路等の追加による部品点数の増加を抑え、カメラ装置の省電力化および小型化を実現することができ、携帯情報端末機器や携帯電話などの小型携帯機器等に搭載可能な低消費電力でかつ小型なカメラを実現することができる。
【0064】
また、通常モードへの復帰のための省エネモード解除後は、省エネモードへの移行前の状態で復帰し、省エネモードにおけるシーケンスが完了するまでの期間、MOS集積回路から外部に出力される映像信号をマスクすることができる。
【0065】
そのため、カメラ動作における省エネモードから通常モードへの復帰時などの起動時にも、安定した正常な映像信号を出力することができ、使用者に対して、違和感のない映像信号を供給することができる。
【0066】
さらに、デジタル回路およびアナログ回路において貫通電流が流れないようにすることができ、これによっても、ワンチップカメラにおけるさらなる低消費電力化を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態のカメラの制御方法を行う回路構成を示すブロック図
【図2】同実施の形態における動作を示すタイミングチャート
【図3】同実施の形態における省エネモードへの移行動作を示すフローチャート
【図4】同実施の形態における省エネモードからの復帰動作を示すフローチャート
【図5】従来のカメラの構成を示すブロック図
【図6】同従来例のカメラにおける別の構成を示すブロック図
【図7】同従来例のカメラにおける問題点を説明するためのブロック図
【図8】本発明の実施の形態のカメラの制御方法における貫通電流防止のための概念を示す回路ブロック図
【図9】同実施の形態のカメラの制御方法における外部部品の軽減例の概念を示す回路ブロック図
【図10】同実施の形態のカメラの制御方法におけるカウンタ回路による個々の回路制御例の概念を示すブロック図
【図11】同実施の形態のカメラの制御方法におけるシステム起動時の映像信号マスク例の概念を示すブロック図
【符号の説明】
1 システムクロック
2 省エネモード信号(省エネモード/通常モード切替信号)
3 システムクロック入力パッド(ON/OFF可能)
4 省エネモード信号入力パッド
5 デジタル回路
6 カウンタ回路
7 アナログ回路
8 デジタル回路からアナログ回路制御信号
9 (デジタル回路からアナログ回路制御信号の)ON/OFF制御信号
10 アナログ回路ON/OFF制御信号
11 アナログ回路からデジタル回路信号
12 映像信号出力パッド
13 映像信号
14 映像信号ON/OFF制御信号
15 システムクロックON/OFF制御信号
16 アナログ電源ON/OFF制御信号
17 主電源
18 外部部品(コンデンサ)
19 アナログ電源制御スイッチパッド(ON/OFF可能)
20 CMOS集積回路
21 (カウンタの)カウント開始信号(パルス信号)
22 デジタル電源供給パッド
23 アナログ電源
24 デジタル電源
Claims (9)
- 光センサ部などのアナログ回路および信号処理部などのデジタル回路をMOS集積回路上に混載形成して構成したカメラに対して、省エネモードと通常モードの切り換えを制御するカメラの制御方法であって、前記MOS集積回路の外部から入力される省エネモード信号のレベル状態に基づいて前記デジタル回路に供給するクロックを停止させ、前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じて出力される制御信号により、前記アナログ回路に対する電源の供給を停止させ、前記カメラの未使用時にそのカメラの機能を停止させることを特徴とするカメラの制御方法。
- 前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じてデジタル回路に供給するクロックを復帰させ、前記カウント値に応じて出力される制御信号により、アナログ回路に供給する電源を復帰させ、カメラの機能停止から復帰させることを特徴とする請求項1に記載のカメラの制御方法。
- 前記省エネモード信号のレベル状態に基づいて前記デジタル回路から出力されるパルス信号のパルス数をカウントするカウンタ回路のカウント値に応じて出力される制御信号により、カメラの機能停止から復帰までの期間に、MOS集積回路の外部に出力される映像信号を、その映像信号が不安定な状態で出力されないようにマスクし、前記映像信号を固定することを特徴とする請求項2に記載のカメラの制御方法。
- 請求項1から請求項3のいずれかに記載のカメラの制御方法における制御時に使用するカウンタ回路であって、MOS集積回路の外部から入力される制御信号のみによってカウントアップもしくはカウントダウンを停止して一定の固定値になり、デジタル回路から出力されるパルス信号によっては前記固定値にならないことを特徴とするカウンタ回路。
- 請求項1から請求項3のいずれかに記載のカメラの制御方法における制御時に使用するカウンタ回路であって、省エネモードと通常モードの切り換え時における各種機能制御を行い、カウンタ値がある固定値になると、アナログ回路に供給する電源のオン/オフを制御する機能制御信号を出力し、アナログ回路の動作のオン/オフを制御することを特徴とする請求項4に記載のカウンタ回路。
- 請求項3に記載のカメラの制御方法における制御時に使用するカウンタ回路であって、省エネモードと通常モードの切り換え時における各種機能制御を行い、カウンタ値がある固定値になると、映像信号をマスクしてその映像信号の出力固定化を制御する機能制御信号と、前記マスクを解除して前記映像信号を通常出力にする機能制御信号とを出力し、前記映像信号のマスクを制御することを特徴とする請求項5に記載のカウンタ回路。
- 請求項1または請求項2に記載のカメラの制御方法における制御時に使用するカウンタ回路であって、省エネモードと通常モードの切り換え時における各種機能制御を行い、カウンタ値がある固定値になると、デジタル回路からアナログ回路への制御信号のある固定値へのマスクを制御する機能制御信号と、前記マスクを解除して前記デジタル回路からアナログ回路の制御を通常制御とする機能制御信号とを出力し、前記デジタル回路からアナログ回路への制御信号のマスクを制御することを特徴とする請求項6に記載のカウンタ回路。
- 請求項1から請求項3のいずれかに記載のカメラの制御方法により制御されるカメラであって、MOS集積回路の外部から入力される前記省エネモード信号のレベル状態によってデジタル回路から出力されるパルス信号のパルス数のカウント値に応じて、省エネモードと通常モードの切り換え時に必要な各種機能を制御するための機能制御信号を出力するカウンタ回路を備えたカメラ。
- 請求項4から請求項7のいずれかに記載のカウンタ回路を有するカメラであって、請求項1から請求項3のいずれかに記載のカメラの制御方法により制御されるカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000297758A JP4610068B2 (ja) | 2000-09-29 | 2000-09-29 | カメラの制御方法およびその制御に使用するカウンタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000297758A JP4610068B2 (ja) | 2000-09-29 | 2000-09-29 | カメラの制御方法およびその制御に使用するカウンタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002107808A JP2002107808A (ja) | 2002-04-10 |
JP4610068B2 true JP4610068B2 (ja) | 2011-01-12 |
Family
ID=18779833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000297758A Expired - Fee Related JP4610068B2 (ja) | 2000-09-29 | 2000-09-29 | カメラの制御方法およびその制御に使用するカウンタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4610068B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009128400A (ja) * | 2007-11-20 | 2009-06-11 | Sanyo Electric Co Ltd | マルチチップパッケージの半導体装置 |
JP5538939B2 (ja) * | 2010-02-12 | 2014-07-02 | ローム株式会社 | 半導体集積回路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57170679A (en) * | 1981-04-14 | 1982-10-20 | Nippon Kogaku Kk <Nikon> | Power supply controlling system for electronic camera |
JPH0279822A (ja) * | 1988-09-16 | 1990-03-20 | Ricoh Co Ltd | カメラの起動制御装置 |
JPH11223860A (ja) * | 1998-02-05 | 1999-08-17 | Minolta Co Ltd | カメラの制御回路 |
JP2000098443A (ja) * | 1998-09-17 | 2000-04-07 | Olympus Optical Co Ltd | 電子カメラ |
-
2000
- 2000-09-29 JP JP2000297758A patent/JP4610068B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57170679A (en) * | 1981-04-14 | 1982-10-20 | Nippon Kogaku Kk <Nikon> | Power supply controlling system for electronic camera |
JPH0279822A (ja) * | 1988-09-16 | 1990-03-20 | Ricoh Co Ltd | カメラの起動制御装置 |
JPH11223860A (ja) * | 1998-02-05 | 1999-08-17 | Minolta Co Ltd | カメラの制御回路 |
JP2000098443A (ja) * | 1998-09-17 | 2000-04-07 | Olympus Optical Co Ltd | 電子カメラ |
Also Published As
Publication number | Publication date |
---|---|
JP2002107808A (ja) | 2002-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6433584B1 (en) | Semiconductor integrated circuit | |
KR100322649B1 (ko) | 저전력고정밀클럭회로및집적회로클럭킹방법 | |
US6501300B2 (en) | Semiconductor integrated circuit | |
KR100958044B1 (ko) | Cpu 파워 다운 방법 및 그 장치 | |
WO2006127888A2 (en) | Data retention device for power-down applications and method | |
US20080215908A1 (en) | Sleep Watchdog Circuit For Asynchronous Digital Circuits | |
US20050213380A1 (en) | Multiple power source-semiconductor integrated circuit | |
JP2004021574A (ja) | 半導体装置 | |
JPH08250983A (ja) | フィードバック・ラッチおよびその方法 | |
JP4610068B2 (ja) | カメラの制御方法およびその制御に使用するカウンタ回路 | |
JP4508452B2 (ja) | 撮像素子用集積回路 | |
CN115097901B (zh) | 具有变频计数特性的多模式时基单元系统及计数控制方法 | |
US8020018B2 (en) | Circuit arrangement and method of operating a circuit arrangement | |
JPH09321600A (ja) | 論理回路 | |
US6639436B2 (en) | Semiconductor integrated circuit with function to start and stop supply of clock signal | |
US7243244B2 (en) | Microprocessor and operation mode switching method for the microprocessor | |
JPH05150870A (ja) | 演算回路の消費電力低減方式 | |
US11758302B2 (en) | Imaging device, imaging method, and electronic apparatus | |
JP4347661B2 (ja) | スイッチングレギュレータ | |
JP2004080172A (ja) | D型フリップフロップおよび電子回路 | |
JP2002217371A (ja) | 集積回路装置 | |
JP2008220099A (ja) | 電源装置及びこれを有する機器 | |
JP3746147B2 (ja) | クロック用ゲート回路及びクロックゲーティング回路 | |
JP2004363374A (ja) | 電源制御機能を有する半導体集積回路装置 | |
JP4750505B2 (ja) | クロック切り換え回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4610068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |