JPH0656935B2 - 定電流制御回路 - Google Patents
定電流制御回路Info
- Publication number
- JPH0656935B2 JPH0656935B2 JP57068902A JP6890282A JPH0656935B2 JP H0656935 B2 JPH0656935 B2 JP H0656935B2 JP 57068902 A JP57068902 A JP 57068902A JP 6890282 A JP6890282 A JP 6890282A JP H0656935 B2 JPH0656935 B2 JP H0656935B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- output
- circuit
- mos transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 この発明は、例えば減光機能のあるディジタルメータの
タコメータ用LED駆動回路等に使用される定電流ドライ
バとして効果的に使用され、IC化に適するようにMOS構
成とした定電流制御回路に関する。
タコメータ用LED駆動回路等に使用される定電流ドライ
バとして効果的に使用され、IC化に適するようにMOS構
成とした定電流制御回路に関する。
従来において、定電流源をオン、オフ制御する手段とし
ては、定電流回路部を流れる出力電流回路に対して、直
列的にアナログスイッチあるいはトランジスタを接続
し、これを開閉制御することによって出力電流回路をそ
の途中で選択的に遮断することが多く行なわれている。
すなわち、定電流回路とこの回路からの出力定電流の遮
断制御部とを別個に構成しているもので、このような手
段は特にバイポーラ工程のICで多くみられる。
ては、定電流回路部を流れる出力電流回路に対して、直
列的にアナログスイッチあるいはトランジスタを接続
し、これを開閉制御することによって出力電流回路をそ
の途中で選択的に遮断することが多く行なわれている。
すなわち、定電流回路とこの回路からの出力定電流の遮
断制御部とを別個に構成しているもので、このような手
段は特にバイポーラ工程のICで多くみられる。
このように定電流回路とこの定電流回路からの出力定電
流の遮断制御部とをそれぞれ別個の素子によって構成す
ると、定電流回路内部の定電流が流れるトランジスタと
共に、この定電流のアナログ出力を遮断するアナログス
イッチあるいはトランジスタは、その出力電流に耐える
電流容量の大きなもので構成する必要があり、必然的に
サイズの大きなものが要求される。また、定電流部を構
成するトランジスタと、その出力定電流を遮断するアナ
ログスイッチあるいはトランジスタは直列に接続される
状態となり、したがってこの直列回路部における電圧ド
ロップが問題となることもある。このような問題のある
時には、定電流回路部のトランジスタと共に、定電流遮
断用のアナログスイッチあるいはトランジスタのサイズ
をより大きくして、電圧ドロップ分を小さくするように
構成しなければならない。
流の遮断制御部とをそれぞれ別個の素子によって構成す
ると、定電流回路内部の定電流が流れるトランジスタと
共に、この定電流のアナログ出力を遮断するアナログス
イッチあるいはトランジスタは、その出力電流に耐える
電流容量の大きなもので構成する必要があり、必然的に
サイズの大きなものが要求される。また、定電流部を構
成するトランジスタと、その出力定電流を遮断するアナ
ログスイッチあるいはトランジスタは直列に接続される
状態となり、したがってこの直列回路部における電圧ド
ロップが問題となることもある。このような問題のある
時には、定電流回路部のトランジスタと共に、定電流遮
断用のアナログスイッチあるいはトランジスタのサイズ
をより大きくして、電圧ドロップ分を小さくするように
構成しなければならない。
さらに、数多くの定電流出力を取り出す場合には、その
各定電流出力に対してそれぞれ遮断制御用のアナログス
イッチあるいはトランジスタを直列に接続設定しなけれ
ばならず、これをIC化した場合には必然的にICパターン
の面積の増大化をまねいてしまう。特にMOS回路によっ
て上記のような定電流制御回路を構成した場合、定電流
を通過させるトランジスタあるいはアナログスイッチ
は、バイポーラトランジスタに比較して電流容量が小さ
いものであるため、パターンサイズの大型化が特に要求
される。
各定電流出力に対してそれぞれ遮断制御用のアナログス
イッチあるいはトランジスタを直列に接続設定しなけれ
ばならず、これをIC化した場合には必然的にICパターン
の面積の増大化をまねいてしまう。特にMOS回路によっ
て上記のような定電流制御回路を構成した場合、定電流
を通過させるトランジスタあるいはアナログスイッチ
は、バイポーラトランジスタに比較して電流容量が小さ
いものであるため、パターンサイズの大型化が特に要求
される。
この発明は上記のような点に鑑みなされたもので、特に
定電流出力の遮断制御のために、電流容量を大きくした
アナログスイッチあるいはトランジスタ等の開閉素子を
用いることなく、IC化した場合のパターンサイズを充分
小さなものとして、定電流ドライバ等として効果的に使
用し得るようにするMOS構成の定電流制御回路を提供し
ようとするものである。
定電流出力の遮断制御のために、電流容量を大きくした
アナログスイッチあるいはトランジスタ等の開閉素子を
用いることなく、IC化した場合のパターンサイズを充分
小さなものとして、定電流ドライバ等として効果的に使
用し得るようにするMOS構成の定電流制御回路を提供し
ようとするものである。
すなわち、この発明に係る定電流制御回路は、定電流設
定用のゲート電圧信号の供給される出力MOSトランジス
タを備え、このMOSトランジスタのゲート回路に上記ゲ
ート電圧信号を選択的に遮断制御するアナログスイッチ
を設けるようにしたものである。
定用のゲート電圧信号の供給される出力MOSトランジス
タを備え、このMOSトランジスタのゲート回路に上記ゲ
ート電圧信号を選択的に遮断制御するアナログスイッチ
を設けるようにしたものである。
以下図面を参照してこの発明の一実施例を説明する。第
１図は吸込み型の定電流回路の構成を示すもので、１１
および１２はＮチャンネルのMOSトランジスタで、MOSト
ランジスタ１１のドレインには端子Ａから定電流Ｉ０が
バイアス供給されている。このMOSトランジスタ１１の
ドレインとゲートとは接続されるものであり、このトラ
ンジスタ１１のゲートはアナログスイッチ１３を介して
他方のMOSトランジスタ１２のゲートに接続され、この
スイッチ13がオンされた状態でトランジスタ11および12
のそれぞれゲートに設定されるアナログ電圧値が等しく
設定されるようにする。このＭＯＳトランジスタ１２は
出力端OUTに対して定電流Ｉ′0を流すようにする出力MO
Sトランジスタを構成するもので、このMOSトランジスタ
１２のソースはMOSトランジスタ１１のソールと共に電
源ＶSS（−電源）に接続する。また、出力MOSトランジ
スタ１２のゲートは、さらにアナログスイッチ１４を介
して電源ＶSSに接続されるものである。
１図は吸込み型の定電流回路の構成を示すもので、１１
および１２はＮチャンネルのMOSトランジスタで、MOSト
ランジスタ１１のドレインには端子Ａから定電流Ｉ０が
バイアス供給されている。このMOSトランジスタ１１の
ドレインとゲートとは接続されるものであり、このトラ
ンジスタ１１のゲートはアナログスイッチ１３を介して
他方のMOSトランジスタ１２のゲートに接続され、この
スイッチ13がオンされた状態でトランジスタ11および12
のそれぞれゲートに設定されるアナログ電圧値が等しく
設定されるようにする。このＭＯＳトランジスタ１２は
出力端OUTに対して定電流Ｉ′0を流すようにする出力MO
Sトランジスタを構成するもので、このMOSトランジスタ
１２のソースはMOSトランジスタ１１のソールと共に電
源ＶSS（−電源）に接続する。また、出力MOSトランジ
スタ１２のゲートは、さらにアナログスイッチ１４を介
して電源ＶSSに接続されるものである。
ここで、アナログスイッチ１３，１４は、制御入力がハ
イ「Ｈ」レベルの時にオンし、ロー「Ｌ」レベルでオフさ
れるように２つの状態に切換えられるように開閉駆動さ
れるもので、アナログスイッチ１３には制御入力INから
の信号を開閉制御信号として、またアナログスイッチ１
４には制御入力INをインバータ１５で反転して開閉制御
信号として供給し、スイッチ１３，１４は相反的にオ
ン、オフ制御されるようにする。
イ「Ｈ」レベルの時にオンし、ロー「Ｌ」レベルでオフさ
れるように２つの状態に切換えられるように開閉駆動さ
れるもので、アナログスイッチ１３には制御入力INから
の信号を開閉制御信号として、またアナログスイッチ１
４には制御入力INをインバータ１５で反転して開閉制御
信号として供給し、スイッチ１３，１４は相反的にオ
ン、オフ制御されるようにする。
すなわち、上記のように構成される定電流制御回路にお
いて、制御入力INが「Ｈ」レベルの時はアナログスイッ
チ１３がオンし、アナログスイッチ１４がオフ状態にな
り、第２図に示す等価回路のようになる。したがって、
MOSトランジスタ１１のゲート電圧と出力MOSトランジス
タ１２のゲート電圧は等しくなる。ここで、MOSトラン
ジスタ１１のゲートとドレインとが接続されているもの
であるため、MOSトランジスタ１１および１２はカレン
トミラー回路を構成するようになり、したがって出力MO
Sトランジスタ１２のドレインに出力端OUTから流れ込む
電流は、MOSトランジスタ１１のドレインに流れ込む定
電流Ｉ0に比例した定電流Ｉ０′となる。この出力定電
流Ｉ０′は、MOSトランジスタ１１および１２のパター
ンサイズの比で決定されるものであり、もしトランジス
タ１１，１２が同一サイズで構成される場合は「Ｉ０＝
Ｉ０′」となる。
いて、制御入力INが「Ｈ」レベルの時はアナログスイッ
チ１３がオンし、アナログスイッチ１４がオフ状態にな
り、第２図に示す等価回路のようになる。したがって、
MOSトランジスタ１１のゲート電圧と出力MOSトランジス
タ１２のゲート電圧は等しくなる。ここで、MOSトラン
ジスタ１１のゲートとドレインとが接続されているもの
であるため、MOSトランジスタ１１および１２はカレン
トミラー回路を構成するようになり、したがって出力MO
Sトランジスタ１２のドレインに出力端OUTから流れ込む
電流は、MOSトランジスタ１１のドレインに流れ込む定
電流Ｉ0に比例した定電流Ｉ０′となる。この出力定電
流Ｉ０′は、MOSトランジスタ１１および１２のパター
ンサイズの比で決定されるものであり、もしトランジス
タ１１，１２が同一サイズで構成される場合は「Ｉ０＝
Ｉ０′」となる。
また、制御入力INが「Ｌ」レベルの時は、アナログスイ
ッチ１３がオフし、アナログスイッチ１４がオンして、
出力MOSトランジスタ１２のゲートが電源ＶSSに接続さ
れる状態となり、その等価回路は第３図に示すようにな
る。すなわち、出力MOSトランジスタ１２のゲート電圧
はＶSS（−電源）となるため、このトランジスタ１２の
ソースとドレインの間は非導通状態となる。したがっ
て、この状態では出力端OUTには電流が流れ込まず、定
電流回路が遮断された状態となる。
ッチ１３がオフし、アナログスイッチ１４がオンして、
出力MOSトランジスタ１２のゲートが電源ＶSSに接続さ
れる状態となり、その等価回路は第３図に示すようにな
る。すなわち、出力MOSトランジスタ１２のゲート電圧
はＶSS（−電源）となるため、このトランジスタ１２の
ソースとドレインの間は非導通状態となる。したがっ
て、この状態では出力端OUTには電流が流れ込まず、定
電流回路が遮断された状態となる。
すなわち、制御入力INによって定電流回路として作動す
る状態、さらに定電流の遮断制御の状態が選択的に切替
設定されるようになるものである。
る状態、さらに定電流の遮断制御の状態が選択的に切替
設定されるようになるものである。
ここで、アナログスイッチ１４は出力MOSトランジスタ
１２のゲートに対して電源ＶSS（−電源）レベルを伝達
するか否かを切替選択するだけのものである。したがっ
て、例えば第４図に示すように出力MOSトランジスタ１
２のゲートであるＣ点に対して、ＮチャンネルのMOSト
ランジスタのアナログスイッチ１４を用いて、ＶSSのレ
ベルの開閉制御を行なってもよい。
１２のゲートに対して電源ＶSS（−電源）レベルを伝達
するか否かを切替選択するだけのものである。したがっ
て、例えば第４図に示すように出力MOSトランジスタ１
２のゲートであるＣ点に対して、ＮチャンネルのMOSト
ランジスタのアナログスイッチ１４を用いて、ＶSSのレ
ベルの開閉制御を行なってもよい。
第５図は上記のような定電流制御回路の応用例を示すも
ので、３組の定電流出力Ｉ０′，Ｉ０″，Ｉ０を取り
出す場合を示している。すなわち、３組の定電流出力Ｉ
０′，Ｉ０″，Ｉ０を得る出力端OUT１，OUT２，OUT
３は、それぞれ出力MOSトランジスタ12a,12b,12cのドレ
インに接続し、このMOSトランジスタ１２ａ〜１２ｃの
ソースは電源ＶSSに接続する。そして、これらMOSトラ
ンジスタ１２ａ〜１２ｃのそれぞれゲートは、アナログ
スイッチ１３ａ，１３ｂ，１３ｃをそれぞれ介して一括
し、MOSトランジスタ１１のゲートに接続する。このト
ランジスタ１１は第１図の場合と同様にゲートとドレイ
ンが接続され、そのドレインに定電流Ｉ0の供給される
もので、アナログスイッチ１３ａ〜１３ｃのオン状態
で、MOSトランジスタ１２ａ〜１２ｃがそれぞれカレン
トミラー回路を構成するようにしてなる。
ので、３組の定電流出力Ｉ０′，Ｉ０″，Ｉ０を取り
出す場合を示している。すなわち、３組の定電流出力Ｉ
０′，Ｉ０″，Ｉ０を得る出力端OUT１，OUT２，OUT
３は、それぞれ出力MOSトランジスタ12a,12b,12cのドレ
インに接続し、このMOSトランジスタ１２ａ〜１２ｃの
ソースは電源ＶSSに接続する。そして、これらMOSトラ
ンジスタ１２ａ〜１２ｃのそれぞれゲートは、アナログ
スイッチ１３ａ，１３ｂ，１３ｃをそれぞれ介して一括
し、MOSトランジスタ１１のゲートに接続する。このト
ランジスタ１１は第１図の場合と同様にゲートとドレイ
ンが接続され、そのドレインに定電流Ｉ0の供給される
もので、アナログスイッチ１３ａ〜１３ｃのオン状態
で、MOSトランジスタ１２ａ〜１２ｃがそれぞれカレン
トミラー回路を構成するようにしてなる。
そして、上記アナログスイッチ１３ａ〜13cに対して
は、それぞれ異なる制御入力IN１，IN2，IN3を供給する
ものであり、この各制御入力はそれぞれインバータ１５
ａ，１５ｂ，１５ｃを介して、MOSトランジスタ１２ａ
〜１２ｃそれぞれのゲート電源ＶSSに接続するアナログ
スイッチ１４ａ，１４ｂ，１４ｃに制御入力として供給
する。
は、それぞれ異なる制御入力IN１，IN2，IN3を供給する
ものであり、この各制御入力はそれぞれインバータ１５
ａ，１５ｂ，１５ｃを介して、MOSトランジスタ１２ａ
〜１２ｃそれぞれのゲート電源ＶSSに接続するアナログ
スイッチ１４ａ，１４ｂ，１４ｃに制御入力として供給
する。
すなわち、この回路においては任意に定電流出力のオ
ン、オフ制御できる３組の吸込み型の定電流回路が構成
されるもので、これら定電流回路の定電流出力Ｉ０′，
Ｉ０″，Ｉ０は全て定電流Ｉ０に比例する状態とな
る。ここで、３個の出力MOSトランジスタ１２ａ〜１２
ｃに対して１個の定電流用MOSトランジスタ１１を使用
する状態で示しているが、これはもちろん出力トランジ
スタ１２ａ〜１２ｃそれぞれに対して、基準となる定電
流用MOSトランジスタを設定するようにしてもよいもの
である。
ン、オフ制御できる３組の吸込み型の定電流回路が構成
されるもので、これら定電流回路の定電流出力Ｉ０′，
Ｉ０″，Ｉ０は全て定電流Ｉ０に比例する状態とな
る。ここで、３個の出力MOSトランジスタ１２ａ〜１２
ｃに対して１個の定電流用MOSトランジスタ１１を使用
する状態で示しているが、これはもちろん出力トランジ
スタ１２ａ〜１２ｃそれぞれに対して、基準となる定電
流用MOSトランジスタを設定するようにしてもよいもの
である。
そして、これら複数の定電流出力Ｉ０′，Ｉ０″，Ｉ０
のそれぞれ定電流値は、それぞれ独立性をもって設定
可能となるものである。
のそれぞれ定電流値は、それぞれ独立性をもって設定
可能となるものである。
さらに、出力MOSトランジスタに対する定電流用ゲート
電圧レベルを複数組設定し、これをアナログスイッチ回
路によって出力MOSトランジスタのゲート制御に供する
ようにすれば、定電流出力の電流値を可変にする定電流
制御回路を構成することも可能である。
電圧レベルを複数組設定し、これをアナログスイッチ回
路によって出力MOSトランジスタのゲート制御に供する
ようにすれば、定電流出力の電流値を可変にする定電流
制御回路を構成することも可能である。
上記実施例では吸込み型の定電流制御回路を示したが、
これは吐き出し型定電流制御回路も同様に構成すること
もできる。すなわち、第６図に示すように定電流用およ
び出力用としてのMOSトランジスタとしてＮチャンネルM
OSに代りＰチャンネルMOSトランジスタ２１，２２を用
いるようになるもので、このMOSトランジスタ２１，２
２のソースは電源ＶDD（＋電源）に接続するようにな
る。そして、定電流用MOSトランジスタ２１のドレイン
に接続される端子Ａに定電流Ｉ0を流すようにすると共
に、出力MOSトランジスタ２２のドレインから出力OUTの
定電流Ｉ０′を取り出すもので、第１図の回路に対して
電流の方向が逆となるものである。第１図と同一構成部
分は同一符号を付してその説明は省略する。
これは吐き出し型定電流制御回路も同様に構成すること
もできる。すなわち、第６図に示すように定電流用およ
び出力用としてのMOSトランジスタとしてＮチャンネルM
OSに代りＰチャンネルMOSトランジスタ２１，２２を用
いるようになるもので、このMOSトランジスタ２１，２
２のソースは電源ＶDD（＋電源）に接続するようにな
る。そして、定電流用MOSトランジスタ２１のドレイン
に接続される端子Ａに定電流Ｉ0を流すようにすると共
に、出力MOSトランジスタ２２のドレインから出力OUTの
定電流Ｉ０′を取り出すもので、第１図の回路に対して
電流の方向が逆となるものである。第１図と同一構成部
分は同一符号を付してその説明は省略する。
すなわち、この回路においても、制御入力INが「Ｈ」レ
ベルでアナログスイッチ１３がオンの時は、第７図に示
す等価回路のようになり、定電流出力Ｉ０′が得られ
る。また制御入力INの「Ｌ」レベルの時はアナログスイ
ッチ１４がオンとなり、その等価回路は第８図に示すよ
うになって、定電流出力が遮断されるようになる。そし
てこの場合も前記第４図と同様に第９図に示すように、
出力MOSトランジスタ２２のゲートＣをＰチャンネルのM
OSトランジスタのアナログスイッチ１４を用いてＶDDレ
ベルの開閉制御を行なうことも可能となる。ただし、こ
の場合開閉制御端子であるゲートには、制御入力INと同
相の信号を供給するようにする。
ベルでアナログスイッチ１３がオンの時は、第７図に示
す等価回路のようになり、定電流出力Ｉ０′が得られ
る。また制御入力INの「Ｌ」レベルの時はアナログスイ
ッチ１４がオンとなり、その等価回路は第８図に示すよ
うになって、定電流出力が遮断されるようになる。そし
てこの場合も前記第４図と同様に第９図に示すように、
出力MOSトランジスタ２２のゲートＣをＰチャンネルのM
OSトランジスタのアナログスイッチ１４を用いてＶDDレ
ベルの開閉制御を行なうことも可能となる。ただし、こ
の場合開閉制御端子であるゲートには、制御入力INと同
相の信号を供給するようにする。
第１０図は上記のような吐き出し型の定電流制御回路に
よって３組の定電流出力Ｉ０′，Ｉ０″，Ｉ０を得る
場合の応用例を示すもので、第５図さらに第６図と同一
構成部分は同一符号を付してその説明を省略する。
よって３組の定電流出力Ｉ０′，Ｉ０″，Ｉ０を得る
場合の応用例を示すもので、第５図さらに第６図と同一
構成部分は同一符号を付してその説明を省略する。
以上のようにこの発明によれば、定電流出力用MOSトラ
ンジスタに供給されるゲート電圧を、アナログスイッチ
で選択的にオン、オフ制御し、これによって出力MOSト
ランジスタをオフ状態にしたり、また定電流出力トラン
ジスタとして作用するように切替制御するようにした。
したがって、出力MOSトランジスタに対してさらに定電
流遮断用の電流容量の大きい（パターンサイズの大き
い）スイッチ素子を接続する必要はなく、充分パターン
サイズを縮少する状態で定電流制御回路を構成し得るよ
うになる。したがって、当然のことながら定電流遮断の
ための回路による電圧ドロップ等の障害も考慮する必要
のないものである。そして、MOS構成のみでディジタル
およびアナログ回路を混在できるようになるものである
ため、回路の自由度が増し、高集積化のために大きな効
果を発揮するものである。
ンジスタに供給されるゲート電圧を、アナログスイッチ
で選択的にオン、オフ制御し、これによって出力MOSト
ランジスタをオフ状態にしたり、また定電流出力トラン
ジスタとして作用するように切替制御するようにした。
したがって、出力MOSトランジスタに対してさらに定電
流遮断用の電流容量の大きい（パターンサイズの大き
い）スイッチ素子を接続する必要はなく、充分パターン
サイズを縮少する状態で定電流制御回路を構成し得るよ
うになる。したがって、当然のことながら定電流遮断の
ための回路による電圧ドロップ等の障害も考慮する必要
のないものである。そして、MOS構成のみでディジタル
およびアナログ回路を混在できるようになるものである
ため、回路の自由度が増し、高集積化のために大きな効
果を発揮するものである。
そして、さらにその応用により、例えばゲート電圧レベ
ルを多数設定する等の手段で、定電流値の可変制御も可
能となる。
ルを多数設定する等の手段で、定電流値の可変制御も可
能となる。
第１図はこの発明の一実施例に係る定電流制御回路を示
す図、第２図および第３図はそれぞれ上記実施例の定電
流出力時および遮断時の等価回路を示す図、第４図は出
力MOSトランジスタへの電圧レベル伝達手段のアナログ
スイッチの一例を示す図、第５図は上記制御回路の応用
例を示す回路図、第６図はこの発明の他の実施例を示す
回路図、第７図および第８図はその動作を説明する等価
回路、第９図は出力MOSトランジスタ部への電圧伝達手
段を示すアナログスイッチの一例を示す図、第１０図は
この実施例の応用例を示す図である。 １１，２１……MOSトランジスタ（定電流制御用）、１
２，２２……出力MOSトランジスタ、１３，１４……ア
ナログスイッチ。
す図、第２図および第３図はそれぞれ上記実施例の定電
流出力時および遮断時の等価回路を示す図、第４図は出
力MOSトランジスタへの電圧レベル伝達手段のアナログ
スイッチの一例を示す図、第５図は上記制御回路の応用
例を示す回路図、第６図はこの発明の他の実施例を示す
回路図、第７図および第８図はその動作を説明する等価
回路、第９図は出力MOSトランジスタ部への電圧伝達手
段を示すアナログスイッチの一例を示す図、第１０図は
この実施例の応用例を示す図である。 １１，２１……MOSトランジスタ（定電流制御用）、１
２，２２……出力MOSトランジスタ、１３，１４……ア
ナログスイッチ。
Claims (1)
- 【請求項１】入力定電流が供給される第１のＭＯＳトラ
ンジスタと、 出力電流が取り出される第２のＭＯＳトランジスタと、 前記第１および第２のＭＯＳトランジスタのそれぞれゲ
ートの相互を接続し、そのオン状態で第１および第２の
ＭＯＳトランジスタでカレントミラー回路を形成させる
第１のアナログスイスッチと、 前記第２のＭＯＳトランジスタのゲートを前記入力と反
対側の電位に接続する第２のアナログスイッチとを具備
し、 前記第１および第２のアナルゴスイッチは、制御入力に
よって逆の状態にオン・オフ制御され、第２のアナログ
スイッチのオン状態で第２のＭＯＳトランジスタがオフ
制御されるようにしたことを特徴とする定電流制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068902A JPH0656935B2 (ja) | 1982-04-24 | 1982-04-24 | 定電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068902A JPH0656935B2 (ja) | 1982-04-24 | 1982-04-24 | 定電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186817A JPS58186817A (ja) | 1983-10-31 |
| JPH0656935B2 true JPH0656935B2 (ja) | 1994-07-27 |
Family
ID=13387044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57068902A Expired - Lifetime JPH0656935B2 (ja) | 1982-04-24 | 1982-04-24 | 定電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656935B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544878A (en) * | 1983-10-04 | 1985-10-01 | At&T Bell Laboratories | Switched current mirror |
| EP0189894A3 (en) * | 1985-01-29 | 1987-04-15 | Omron Tateisi Electronics Co. | Basic circuitry particularly for construction of multivalued logic systems |
| ATE82808T1 (de) * | 1985-09-30 | 1992-12-15 | Siemens Ag | Schaltbare bipolare stromquelle. |
| US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
| GB2225912B (en) * | 1988-12-08 | 1993-09-08 | Philips Electronic Associated | Current mirror circuit |
| GB2225910A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Processing sampled analogue electrical signals |
| EP0443238A3 (en) * | 1990-02-20 | 1992-01-08 | Precision Monolithics Inc. | Precision switched current source |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435350A (en) * | 1977-08-24 | 1979-03-15 | Hitachi Ltd | Power supply circuit |
| JPS5463662A (en) * | 1977-10-28 | 1979-05-22 | Nec Corp | Current supply circuit |
-
1982
- 1982-04-24 JP JP57068902A patent/JPH0656935B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186817A (ja) | 1983-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577124A (en) | CMOS Logic circuit | |
| US4091293A (en) | Majority decision logic circuit | |
| JPH0656935B2 (ja) | 定電流制御回路 | |
| JPH0671203B2 (ja) | 論理回路 | |
| JP2002026718A (ja) | インバータ回路 | |
| JPH09116405A (ja) | マルチプレクサ | |
| JPH05167364A (ja) | 半導体回路 | |
| JPH0613884A (ja) | 信号トランスレータ回路 | |
| JPH0543212B2 (ja) | ||
| JPH08181600A (ja) | レベルシフト回路 | |
| JPS62163417A (ja) | 半導体集積回路装置 | |
| JP2008109591A (ja) | 半導体スイッチ集積回路 | |
| JPS63114319A (ja) | 出力回路 | |
| JPS61237509A (ja) | シユミツト・トリガ−回路 | |
| JPH02101817A (ja) | 出力信号制御回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH0543211B2 (ja) | ||
| JPH0461418A (ja) | Ｂｉ―ＣＭＯＳ論理回路 | |
| JPH0574247B2 (ja) | ||
| JPH05304455A (ja) | 選択回路 | |
| JPH025613A (ja) | スリーステート出力回路 | |
| JPH0316167A (ja) | ゲート回路 | |
| JPH05276010A (ja) | バッファ回路 | |
| JPS5937736A (ja) | 電流切換型論理回路 | |
| JPH11261402A (ja) | 電圧レベル変換機能を備えた論理回路 |