JPH0654909B2 - ２値メッセージを直列通信バスで送信する方法および装置 - Google Patents
２値メッセージを直列通信バスで送信する方法および装置Info
- Publication number
- JPH0654909B2 JPH0654909B2 JP1167186A JP16718689A JPH0654909B2 JP H0654909 B2 JPH0654909 B2 JP H0654909B2 JP 1167186 A JP1167186 A JP 1167186A JP 16718689 A JP16718689 A JP 16718689A JP H0654909 B2 JPH0654909 B2 JP H0654909B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial communication
- communication bus
- polarity
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000004804 winding Methods 0.000 description 4
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 3
- 101150046160 POL1 gene Proteins 0.000 description 3
- 101150110488 POL2 gene Proteins 0.000 description 3
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 3
- 206010000210 abortion Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、２値メッセージを直列通信バスで送信する方
法および装置に関するものであり、数個の送信ステーシ
ョンがこのバスに接続されている。この方法において、
各ステーションはバスが空いている時、信号を送信で
き、また複数のステーションが同時にメッセージを送信
しようとする信号衝突状態では、バスを通過するメッセ
ージを各ステーションがモニタし、優先度の最も高いス
テーションだけが進行してそのメッセージの送信を許さ
れ、優先度の低い各ステーションは、低位の状態を割り
当てられた論理状態の信号を送出する時、優位の状態を
割り当てられた論理状態の信号を受け取ると、その送信
の試行を中止する。
法および装置に関するものであり、数個の送信ステーシ
ョンがこのバスに接続されている。この方法において、
各ステーションはバスが空いている時、信号を送信で
き、また複数のステーションが同時にメッセージを送信
しようとする信号衝突状態では、バスを通過するメッセ
ージを各ステーションがモニタし、優先度の最も高いス
テーションだけが進行してそのメッセージの送信を許さ
れ、優先度の低い各ステーションは、低位の状態を割り
当てられた論理状態の信号を送出する時、優位の状態を
割り当てられた論理状態の信号を受け取ると、その送信
の試行を中止する。
背景技術 マルチマスタ直列バスは、バスが空いていればついでも
各ステーションが送信を許容されるという思想に基づい
ている。それゆえ、衝突は２個以上のステーションが同
時に送信を開始する時しか起こらない。ビットアービト
レーション法を用いる場合、マルチマスタバスでの信号
衝突は、高優先度のメッセージが通過し終るまで他のス
テーションが待っている間にこの高優先度のメッセージ
を送信するように管理される。これは、これらの論理状
態の一つを低位状態に割り当て、他方を優位状態に割り
当てることにより実現される。いわゆるAMI（交互マー
ク反転）符号は優位ビットが低位ビットに優先するとい
う条件に適う。AMI符号化では、各第２の優位ビットが
異なる極性で送信され、低位ビットは空のバスと等価で
ある。各メッセージの第１のビットは前のメッセージの
それと異なる極性フォームで送信される。これは、衝突
の制御を可能にするにはバス接続線をどの向きに配設す
べきかを知ることが必要なことを意味する。
各ステーションが送信を許容されるという思想に基づい
ている。それゆえ、衝突は２個以上のステーションが同
時に送信を開始する時しか起こらない。ビットアービト
レーション法を用いる場合、マルチマスタバスでの信号
衝突は、高優先度のメッセージが通過し終るまで他のス
テーションが待っている間にこの高優先度のメッセージ
を送信するように管理される。これは、これらの論理状
態の一つを低位状態に割り当て、他方を優位状態に割り
当てることにより実現される。いわゆるAMI（交互マー
ク反転）符号は優位ビットが低位ビットに優先するとい
う条件に適う。AMI符号化では、各第２の優位ビットが
異なる極性で送信され、低位ビットは空のバスと等価で
ある。各メッセージの第１のビットは前のメッセージの
それと異なる極性フォームで送信される。これは、衝突
の制御を可能にするにはバス接続線をどの向きに配設す
べきかを知ることが必要なことを意味する。
目 的 本発明の目的は上記欠点を除去するにある。
発明の開示 直列通信バスで２値メッセージを送る本発明の方法で
は、すべてのステーションは、バスに存在する信号の極
性を認識し、その極性の優位信号を送出することにより
同じ極性で優位信号を送出することを特徴とする。
は、すべてのステーションは、バスに存在する信号の極
性を認識し、その極性の優位信号を送出することにより
同じ極性で優位信号を送出することを特徴とする。
２値メッセージを直列接続バスを介して送信する本発明
の方法を具体化する装置は、２値メッセージを直列通信
バスを介して送信するように設計され、この装置をいく
つか前記バスに接続してメッセージを送受し、各装置は
バスが空いている時、メッセージを送信でき、前記装置
は受信器および送信器を含み、受信器は、複数の装置が
同時にメッセージを送信しようとする信号衝突状態で
は、バスを通過するメッセージをモニタし、また送信器
は、衝突状態の時、最も高い優先度の装置だけがメッセ
ージを送り、低い優先度の各装置は低位状態に割り当て
られた論理状態の信号を送信する時、優位状態に割り当
てられた論理信号を受け取ると、その送信の試行を中止
するように制御される装置において、この装置は極性試
験部を含み、極性試験部は、バスに存在する信号の極性
を認識し、送信器にその優先度で優位信号を送信させる
ことを特徴とする。
の方法を具体化する装置は、２値メッセージを直列通信
バスを介して送信するように設計され、この装置をいく
つか前記バスに接続してメッセージを送受し、各装置は
バスが空いている時、メッセージを送信でき、前記装置
は受信器および送信器を含み、受信器は、複数の装置が
同時にメッセージを送信しようとする信号衝突状態で
は、バスを通過するメッセージをモニタし、また送信器
は、衝突状態の時、最も高い優先度の装置だけがメッセ
ージを送り、低い優先度の各装置は低位状態に割り当て
られた論理状態の信号を送信する時、優位状態に割り当
てられた論理信号を受け取ると、その送信の試行を中止
するように制御される装置において、この装置は極性試
験部を含み、極性試験部は、バスに存在する信号の極性
を認識し、送信器にその優先度で優位信号を送信させる
ことを特徴とする。
本発明の他の好適な実施例は特許請求の範囲から明らか
である。
である。
信号極性に影響されないことは、信号接続線を様々な接
続点で交差接続してもよいことを意味するが、拠り線対
を用いて直列バスを実現する場合、とくに重要な特徴で
ある。ステーションをバスに接続することは容易であ
る。これは、どのリードをどのコネクタに結合すべきか
を考える必要がないからである。加えて、個々のリード
線を区別する必要がないから、本発明を用いれば、様々
な導体を用いることができる。パルス変成器を通して信
号を送信すれば、変成器の電力消費は減る。これは、送
信される信号が信号全体に比べてパルス幅の相当に小さ
いパルス対からなるからである。また本発明によれば、
装置の構成を変えずに送信速度を変えることができる。
続点で交差接続してもよいことを意味するが、拠り線対
を用いて直列バスを実現する場合、とくに重要な特徴で
ある。ステーションをバスに接続することは容易であ
る。これは、どのリードをどのコネクタに結合すべきか
を考える必要がないからである。加えて、個々のリード
線を区別する必要がないから、本発明を用いれば、様々
な導体を用いることができる。パルス変成器を通して信
号を送信すれば、変成器の電力消費は減る。これは、送
信される信号が信号全体に比べてパルス幅の相当に小さ
いパルス対からなるからである。また本発明によれば、
装置の構成を変えずに送信速度を変えることができる。
実施例の説明 以下に図面を参照して一実施例を挙げて本発明を説明す
る。
る。
第１図のブロック図には変調器が示され、これは、マル
チマスタ直列バスにおける極性応動ビット符号化を実現
するものであり、ビットアービトレーションに基づきパ
ルス変成器を介してアクセスされる。このようなバス
は、たとえばエレベータの装置制御系における直列通信
バスとして用いることができる。
チマスタ直列バスにおける極性応動ビット符号化を実現
するものであり、ビットアービトレーションに基づきパ
ルス変成器を介してアクセスされる。このようなバス
は、たとえばエレベータの装置制御系における直列通信
バスとして用いることができる。
この変調器は、制御部とパルス変成器との間で符号化論
理回路を構成している。この変調器は２部からなる。す
なわち、論理部１が符号化論理回路を含み、制御部２は
制御段と受信比較器とを含む。第１図に示す変調器信号
は以下に述べる。
理回路を構成している。この変調器は２部からなる。す
なわち、論理部１が符号化論理回路を含み、制御部２は
制御段と受信比較器とを含む。第１図に示す変調器信号
は以下に述べる。
下記の説明では、０ビットを優位ビットとして選択して
いる。信号衝突が発生すると、各ステーションがバスを
モニタし、ステーションが低位ビットを送出する時優位
ビットを受け取ると、送信の試行を中止する。
いる。信号衝突が発生すると、各ステーションがバスを
モニタし、ステーションが低位ビットを送出する時優位
ビットを受け取ると、送信の試行を中止する。
このバスアクセス方法では、すべてのステーションが同
じ極性の優位信号をバスに送出する。また符号化は、送
信中の優位ビットが低位ビットに優先する方法が採用さ
れている。
じ極性の優位信号をバスに送出する。また符号化は、送
信中の優位ビットが低位ビットに優先する方法が採用さ
れている。
送信すべきデータは優位ビットだけが送信されるように
エンコードされる。各優位ビットは、同じ向きで送信さ
れ、極性に応じてパルスの形状が決まるようにする。各
ビットごとに極性をモニタして極性を非常に速く変えら
れるようにする。メッセージの第１のビットがバスに入
ると、各ステーションは直ちに正しい極性に変化する。
基本的思想は、受信器が信号を認識するとすぐに送信器
を正しい極性にすることである。バスは連続してモニタ
されるが、これは正しい極性への切替えが十分動的に行
われることを意味する。
エンコードされる。各優位ビットは、同じ向きで送信さ
れ、極性に応じてパルスの形状が決まるようにする。各
ビットごとに極性をモニタして極性を非常に速く変えら
れるようにする。メッセージの第１のビットがバスに入
ると、各ステーションは直ちに正しい極性に変化する。
基本的思想は、受信器が信号を認識するとすぐに送信器
を正しい極性にすることである。バスは連続してモニタ
されるが、これは正しい極性への切替えが十分動的に行
われることを意味する。
第２図に示した装置は送信器論理回路３、出力制御部
４、パルス変成器５、受信器６、極性試験部７および受
信器論理回路８を具える。送信器論理回路３への入力は
送信データTXD，ボークロック信号TXCおよびクロックパ
ルスCLKであり、これらは出力制御部４から供給され
る。ボークロック信号およびクロックパルスは極性試験
部７への入力でもある。送信器論理回路３はチャネル１
の出力信号OUT1およびチャネル２の出力信号OUT2を与え
るが、これらは両方とも出力制御部４に入れられ、出力
制御部４はパルス変成器５を経てメッセージを送信す
る。
４、パルス変成器５、受信器６、極性試験部７および受
信器論理回路８を具える。送信器論理回路３への入力は
送信データTXD，ボークロック信号TXCおよびクロックパ
ルスCLKであり、これらは出力制御部４から供給され
る。ボークロック信号およびクロックパルスは極性試験
部７への入力でもある。送信器論理回路３はチャネル１
の出力信号OUT1およびチャネル２の出力信号OUT2を与え
るが、これらは両方とも出力制御部４に入れられ、出力
制御部４はパルス変成器５を経てメッセージを送信す
る。
バスインターフェースは出力制御部４、パルス変成器５
および受信器６からなる。受信器６はパルス変成器を経
てラインをモニタし、信号IN1およびIN2からなる受信さ
れたメッセージは受信器から極性試験部７および受信器
論理回路８に送られ、受信器論理回路８は信号RXDを出
力する。極性試験部は極性信号POLおよび保持信号HOLD
を出力する。極性信号POLは送信器論理回路３への入力
となる。また保持信号HOLDは受信器論理回路８への入力
となる。第３図は、送信信号と対応する信号を表わし、
第4a図および第4b図は受信信号と対応する信号を示す。
第５図は符号化原理を示し、また制御部への入力である
受信信号RXDを示す。
および受信器６からなる。受信器６はパルス変成器を経
てラインをモニタし、信号IN1およびIN2からなる受信さ
れたメッセージは受信器から極性試験部７および受信器
論理回路８に送られ、受信器論理回路８は信号RXDを出
力する。極性試験部は極性信号POLおよび保持信号HOLD
を出力する。極性信号POLは送信器論理回路３への入力
となる。また保持信号HOLDは受信器論理回路８への入力
となる。第３図は、送信信号と対応する信号を表わし、
第4a図および第4b図は受信信号と対応する信号を示す。
第５図は符号化原理を示し、また制御部への入力である
受信信号RXDを示す。
第６図は送信器論理回路のタイミング図を示す。２個の
内部タイミング信号TT1およびTT2がある。それらのう
ち、第１の信号TT1は、POLが１で第１の出力パルスOUT1
のある時、低レベルで、第２の信号TT2は、POLが１で第
１の出力パルスOUT1および第２の出力パルスOUT2がある
時、低レベルである。極性信号POLはどのチャネルが最
初に送信されるかを決める。
内部タイミング信号TT1およびTT2がある。それらのう
ち、第１の信号TT1は、POLが１で第１の出力パルスOUT1
のある時、低レベルで、第２の信号TT2は、POLが１で第
１の出力パルスOUT1および第２の出力パルスOUT2がある
時、低レベルである。極性信号POLはどのチャネルが最
初に送信されるかを決める。
この送信器論理回路の主要部分は、第９図に示されてい
る。TXD信号は２個のORゲート15および16を経てANDゲー
ト17および18に至り、そこから２個のチャネルの出力信
号OUT1およびOUT2が得られる。第１のORゲート15の他方
の入力端子はTXC信号を受け取り、第２のORゲート16の
他方の入力端子は第２の内部タイミング信号TT2を受け
取る。ANDゲート17および18もタイミング信号を受け取
る。このタイミング信号は、NOT回路19でTXC信号を反転
し、XTXC信号を作り、これを２個のＤ型フリップフロッ
プ20および21のＲ入力端子に加えることによって得られ
る。これらのフリップフロップにはまた、クロック信号
CLK,ならびにT8,T16およびT32信号から得られる信号が
供給される。この信号は、T8,T16およびT32信号をANDゲ
ート22および23に通し、次にフリップフロップ帰還信号
とともにORゲート24および25を通し、次にこれらのフリ
ップフロップに入れることによって得られる。これらは
内部タイミング信号TT1およびTT2を与える。各チャネル
ごとに、第１のタイミングパルス信号TT1を無条件ORゲ
ート26および27に入れる。これらのORゲートにも受信器
から得られた極性信号POLが供給される。チャネル２に
対するPOL信号は回路28により反転される。これらのOR
ゲート27および28からタイミング信号を前記ANDゲート1
7および18に送る。信号T8,T16およびT32は８，16および
32個のクロックパルスCLKを計数するカウンタ50により
与えられる。
る。TXD信号は２個のORゲート15および16を経てANDゲー
ト17および18に至り、そこから２個のチャネルの出力信
号OUT1およびOUT2が得られる。第１のORゲート15の他方
の入力端子はTXC信号を受け取り、第２のORゲート16の
他方の入力端子は第２の内部タイミング信号TT2を受け
取る。ANDゲート17および18もタイミング信号を受け取
る。このタイミング信号は、NOT回路19でTXC信号を反転
し、XTXC信号を作り、これを２個のＤ型フリップフロッ
プ20および21のＲ入力端子に加えることによって得られ
る。これらのフリップフロップにはまた、クロック信号
CLK,ならびにT8,T16およびT32信号から得られる信号が
供給される。この信号は、T8,T16およびT32信号をANDゲ
ート22および23に通し、次にフリップフロップ帰還信号
とともにORゲート24および25を通し、次にこれらのフリ
ップフロップに入れることによって得られる。これらは
内部タイミング信号TT1およびTT2を与える。各チャネル
ごとに、第１のタイミングパルス信号TT1を無条件ORゲ
ート26および27に入れる。これらのORゲートにも受信器
から得られた極性信号POLが供給される。チャネル２に
対するPOL信号は回路28により反転される。これらのOR
ゲート27および28からタイミング信号を前記ANDゲート1
7および18に送る。信号T8,T16およびT32は８，16および
32個のクロックパルスCLKを計数するカウンタ50により
与えられる。
上述した説明によると、送信信号は、論理１では全く送
信されず、論理０では対の信号OUT1、OUT2として送信す
るように符号化される。極性信号POLが１であると、第
１の信号OUT1が最初に送られ、逆も同様である。TXC信
号は各ビットの最初に送られる。これはカウンタ50をリ
セットする。カウンタ50は０から再び計数しはじめる。
TXD信号が０の場合は、TT1およびTT2信号を用いて出力
信号OUT1およびOUT2を発生する。これらの出力信号はと
もに、完全な信号より相当に短いパルス幅を有する。
信されず、論理０では対の信号OUT1、OUT2として送信す
るように符号化される。極性信号POLが１であると、第
１の信号OUT1が最初に送られ、逆も同様である。TXC信
号は各ビットの最初に送られる。これはカウンタ50をリ
セットする。カウンタ50は０から再び計数しはじめる。
TXD信号が０の場合は、TT1およびTT2信号を用いて出力
信号OUT1およびOUT2を発生する。これらの出力信号はと
もに、完全な信号より相当に短いパルス幅を有する。
論理回路の動作は下の真理値表に例示される。同表で
は、第１行が開始状況を、《×》は信号の論理状態が無
関係である状態を表わす。TXD,TXC,POL,TT1およびTT2は
入力信号であり、OUT1およびOUT2は出力信号である。
は、第１行が開始状況を、《×》は信号の論理状態が無
関係である状態を表わす。TXD,TXC,POL,TT1およびTT2は
入力信号であり、OUT1およびOUT2は出力信号である。
第7a図および第7b図は２つの異なる場合につき受信器論
理回路のタイミング図を示したものである。第１の受信
信号IN1は比較器のチャネル１から得られる。これは後
述する。第２の受信信号IN2はチャネル２から得られ
る。信号RXDは制御部に対する受信器信号、HOLD1はチャ
ネル１に対する受信器保持信号、HOLD2はチャネル２に
対する受信器保持信号、POL1はチャネル１に対する極性
信号、およびPOL2はチャネル２に対する極性信号であ
る。
理回路のタイミング図を示したものである。第１の受信
信号IN1は比較器のチャネル１から得られる。これは後
述する。第２の受信信号IN2はチャネル２から得られ
る。信号RXDは制御部に対する受信器信号、HOLD1はチャ
ネル１に対する受信器保持信号、HOLD2はチャネル２に
対する受信器保持信号、POL1はチャネル１に対する極性
信号、およびPOL2はチャネル２に対する極性信号であ
る。
第９図は受信器論理回路と極性試験論理回路の主要部分
を示す。この論理回路は４個のＤ型フリップフロップ29
〜32を具え、その各々がポートＲでXTXC信号を受け取
る。第１の受信器のフリップフロップ29および第２受信
器のフリップフロップ30は２個のチャネルに対し極性変
化信号POL1およびPOL2を与える。これらの信号はORゲー
ト33および34を経てフリップフロップ35および36に送ら
れ、そこから出力帰還信号が前記ORゲート33および34に
戻る。第１のチャネルのフリップフロップ35の反転出力
信号および第２のチャネルのフリップフロップ36の出力
信号はANDゲート37の２個の入力端子に加えられ、その
出力が極性信号POLである。
を示す。この論理回路は４個のＤ型フリップフロップ29
〜32を具え、その各々がポートＲでXTXC信号を受け取
る。第１の受信器のフリップフロップ29および第２受信
器のフリップフロップ30は２個のチャネルに対し極性変
化信号POL1およびPOL2を与える。これらの信号はORゲー
ト33および34を経てフリップフロップ35および36に送ら
れ、そこから出力帰還信号が前記ORゲート33および34に
戻る。第１のチャネルのフリップフロップ35の反転出力
信号および第２のチャネルのフリップフロップ36の出力
信号はANDゲート37の２個の入力端子に加えられ、その
出力が極性信号POLである。
各チャネルでは、第１と第２のフリップフロップがタイ
ミング信号R1.16およびR2.16から下記のように発生した
信号を受け取る。これらのタイミング信号は回路38およ
び39で反転され、それからANDゲート40および41を通
り、次にORゲート42および43を通ってフリップフロップ
31および32に至る。これらのフリップフロップのＲ入力
端子には反転ボークロック信号XTXCが入る。ANDゲート4
0および41の他方の入力端子にはフリップフロップ31お
よび32の反転出力端子から信号が入り、ORゲート42およ
び43の他方の入力端子には同じフリップフロップの非反
転出力信号、すなわち保持信号HOLD1およびHOLD2が入
る。第１のチャネルのフリップフロップ31の反転出力お
よび第２のチャネルの反転タイミング信号はORゲート44
の入力になり、その出力および第１のフリップフロップ
29の反転出力はORゲート48に送られる。このゲートの出
力はフリップフロップ29の入力となる。第２のフリップ
フロップ30に対する対応する入力信号は同じようにORゲ
ート45および49ならびにANDゲート47を介して得られ
る。タイミング信号R1.16およびR2.16はIN1信号が低レ
ベルの時、16個のクロックパルスCLKを計数することに
よりカウンタ51および53で得られる。第１のカウンタ51
はそのRST信号をANDゲート52から得、その入力は入力信
号IN1およびボークロック信号TXCから得られる。同じよ
うに、第２のカウンタ53はそのRST信号をANDゲート54か
ら得、その入力は第２の入力信号IN2およびボークロッ
ク信号である。
ミング信号R1.16およびR2.16から下記のように発生した
信号を受け取る。これらのタイミング信号は回路38およ
び39で反転され、それからANDゲート40および41を通
り、次にORゲート42および43を通ってフリップフロップ
31および32に至る。これらのフリップフロップのＲ入力
端子には反転ボークロック信号XTXCが入る。ANDゲート4
0および41の他方の入力端子にはフリップフロップ31お
よび32の反転出力端子から信号が入り、ORゲート42およ
び43の他方の入力端子には同じフリップフロップの非反
転出力信号、すなわち保持信号HOLD1およびHOLD2が入
る。第１のチャネルのフリップフロップ31の反転出力お
よび第２のチャネルの反転タイミング信号はORゲート44
の入力になり、その出力および第１のフリップフロップ
29の反転出力はORゲート48に送られる。このゲートの出
力はフリップフロップ29の入力となる。第２のフリップ
フロップ30に対する対応する入力信号は同じようにORゲ
ート45および49ならびにANDゲート47を介して得られ
る。タイミング信号R1.16およびR2.16はIN1信号が低レ
ベルの時、16個のクロックパルスCLKを計数することに
よりカウンタ51および53で得られる。第１のカウンタ51
はそのRST信号をANDゲート52から得、その入力は入力信
号IN1およびボークロック信号TXCから得られる。同じよ
うに、第２のカウンタ53はそのRST信号をANDゲート54か
ら得、その入力は第２の入力信号IN2およびボークロッ
ク信号である。
第９図に示すように、受信信号RXDはOR回路56により得
られ、その入力には、保持信号HOLD1およびHOLD2と、入
力信号IN1およびIN2を供給されるANDゲート55から得ら
れる信号とが供給される。
られ、その入力には、保持信号HOLD1およびHOLD2と、入
力信号IN1およびIN2を供給されるANDゲート55から得ら
れる信号とが供給される。
この受信器論理回路は入力信号IN1およびIN2の一つが立
ち下がると駆動される。第１の受信信号が先に低レベル
になる場合は、チャネル１の受信カウンタ51が計数し始
める。第６図に示したパルス幅T1より短かい或る時間、
入来ビットは論理０と定められ、これによってHOLD1信
号が立ち上がる。この信号はビットの持続時間中、高状
態に留まり、次いで次のTXCパルスが生ずる。極性試験
動作について述べると、これもまた第２の入力信号IN2
を必要とする。極性信号POLが１状態に変わるために
は、第１の入力信号IN1が上記時間、低レベルであった
後、第２の入力信号IN2も同じビット中、同じ時間だけ
低レベルにとどまる必要がある。これで極性信号POL1が
立ち上がり、その結果、極性信号POLが１状態に変わ
る。第２の入力信号IN2が先に立ち下がる場合は、POL信
号が０になるのに同じシーケンスを必要とする。しか
し、関係する信号はチャネル２の保持および極性信号、
すなわちHOLD2およびPOL2である点が異なる。
ち下がると駆動される。第１の受信信号が先に低レベル
になる場合は、チャネル１の受信カウンタ51が計数し始
める。第６図に示したパルス幅T1より短かい或る時間、
入来ビットは論理０と定められ、これによってHOLD1信
号が立ち上がる。この信号はビットの持続時間中、高状
態に留まり、次いで次のTXCパルスが生ずる。極性試験
動作について述べると、これもまた第２の入力信号IN2
を必要とする。極性信号POLが１状態に変わるために
は、第１の入力信号IN1が上記時間、低レベルであった
後、第２の入力信号IN2も同じビット中、同じ時間だけ
低レベルにとどまる必要がある。これで極性信号POL1が
立ち上がり、その結果、極性信号POLが１状態に変わ
る。第２の入力信号IN2が先に立ち下がる場合は、POL信
号が０になるのに同じシーケンスを必要とする。しか
し、関係する信号はチャネル２の保持および極性信号、
すなわちHOLD2およびPOL2である点が異なる。
第８図は変調器制御回路の図であり、これは送信器と受
信器を含む。各チャネルごとに、送信器はMOS-FETトラ
ンジスタQ1,Q2を用いて実現される。各トランジスタの
ドレーンと直列にダイオードD1,D2が接続され、電源が
オフの時、トランジスタがライン上で負荷にならないよ
うにしている。パルス変成器５は抵抗R1およびR2を介し
てこれらのダイオードの端子に接続されている。この変
成器の変調器側では、各巻線L1およびL2と直列にツェナ
ダイオードD3,D4およびダイオードD5,D6の直列回路が接
続されている。これは変成器により生ずる妨害を小さく
するのに役立つ。これらの直列回路の中点は、正電圧V+
と、接地されたコンデンサＣとに接続され、また抵抗R3
を介して巻線L1とL2の間の変成器中点に接続されてい
る。これらの抵抗によって変成器は、トランジスタにお
ける短絡から保護される。バス信号Vbusはラインに接続
された変成器巻線L3から得られる。
信器を含む。各チャネルごとに、送信器はMOS-FETトラ
ンジスタQ1,Q2を用いて実現される。各トランジスタの
ドレーンと直列にダイオードD1,D2が接続され、電源が
オフの時、トランジスタがライン上で負荷にならないよ
うにしている。パルス変成器５は抵抗R1およびR2を介し
てこれらのダイオードの端子に接続されている。この変
成器の変調器側では、各巻線L1およびL2と直列にツェナ
ダイオードD3,D4およびダイオードD5,D6の直列回路が接
続されている。これは変成器により生ずる妨害を小さく
するのに役立つ。これらの直列回路の中点は、正電圧V+
と、接地されたコンデンサＣとに接続され、また抵抗R3
を介して巻線L1とL2の間の変成器中点に接続されてい
る。これらの抵抗によって変成器は、トランジスタにお
ける短絡から保護される。バス信号Vbusはラインに接続
された変成器巻線L3から得られる。
この受信器は比較器9,10,13および14を用いて実現され
る。第１の比較器９の正端子は２個の抵抗R4およびR5の
中点に接続されている、これらの抵抗の一方はトランジ
スタQ1を保護するダイオードに接続され、他方は接地さ
れている。第２の比較器10は同じように抵抗R6およびR7
を介して第２のチャネルに接続されている。これらの２
個の比較器の各々の負端子は基準電圧に接続されてい
る。この基準電圧は、抵抗R8とR9とからなる直列回路の
中点によってV+電圧より得られる。この比較器からの信
号は、RCフィルタ11または12を介してもう一つの比較器
13または14に各チャネルごとに進む。これらの比較器
は、この信号を前述のように抵抗R10およびR11によって
得られる基準電圧と比較する。これらの比較器13および
14は２個のチャネルについて入力信号IN1およびIN2を発
生する。
る。第１の比較器９の正端子は２個の抵抗R4およびR5の
中点に接続されている、これらの抵抗の一方はトランジ
スタQ1を保護するダイオードに接続され、他方は接地さ
れている。第２の比較器10は同じように抵抗R6およびR7
を介して第２のチャネルに接続されている。これらの２
個の比較器の各々の負端子は基準電圧に接続されてい
る。この基準電圧は、抵抗R8とR9とからなる直列回路の
中点によってV+電圧より得られる。この比較器からの信
号は、RCフィルタ11または12を介してもう一つの比較器
13または14に各チャネルごとに進む。これらの比較器
は、この信号を前述のように抵抗R10およびR11によって
得られる基準電圧と比較する。これらの比較器13および
14は２個のチャネルについて入力信号IN1およびIN2を発
生する。
ラインから信号が受信された時のチャネル１における回
路動作を考察する。変成器が負の信号を生じ（極性は巻
線に点で示される）、この信号は抵抗R1およびR4を介し
て第１の比較器９に進み、そこで基準電圧と比較され
る。比較器出力はそこで立ち下がる。次に信号はフィル
タを介して第２の比較器13に入り、そこで再び基準電圧
と比較される。この比較器は、例えば第7a図に見るよう
に負のパルスIN1を出力する。他のチャネルも対応して
機能する。前述したカウンタに加えて比較器とフィルタ
を用いることにより、受信器は入来パルスの振幅とパル
ス幅をチェックする。
路動作を考察する。変成器が負の信号を生じ（極性は巻
線に点で示される）、この信号は抵抗R1およびR4を介し
て第１の比較器９に進み、そこで基準電圧と比較され
る。比較器出力はそこで立ち下がる。次に信号はフィル
タを介して第２の比較器13に入り、そこで再び基準電圧
と比較される。この比較器は、例えば第7a図に見るよう
に負のパルスIN1を出力する。他のチャネルも対応して
機能する。前述したカウンタに加えて比較器とフィルタ
を用いることにより、受信器は入来パルスの振幅とパル
ス幅をチェックする。
当業者ならば明らかなように、本発明の種々の実施例が
上述した例に限られるものでなく、特許請求の範囲内で
変更し得るものである。
上述した例に限られるものでなく、特許請求の範囲内で
変更し得るものである。
要約すると本発明は、いくつかの送信ステーションが接
続されている直列通信バスに２値メッセージを送信する
方法および装置に関する。各ステーションはバスが空の
時メッセージを送信でき、複数のステーションが同時に
メッセージを送信しようと試行する信号衝突状態では、
各ステーションがバスを通過中のメッセージをモニタ
し、優先度の最も高いステーションだけが進行してその
メッセージの送信を許され、優先度の低い各ステーショ
ンは、低位状態に割り当てられた論理状態の信号を送信
する時、優位状態に割り当てられた論理状態の信号を受
信すると、その送信の試行を中止する。すべてのステー
ションは、バスに存在する信号の極性を認識し、この極
性の優位信号を送ることにより、同じ極性で優位信号を
送出する。
続されている直列通信バスに２値メッセージを送信する
方法および装置に関する。各ステーションはバスが空の
時メッセージを送信でき、複数のステーションが同時に
メッセージを送信しようと試行する信号衝突状態では、
各ステーションがバスを通過中のメッセージをモニタ
し、優先度の最も高いステーションだけが進行してその
メッセージの送信を許され、優先度の低い各ステーショ
ンは、低位状態に割り当てられた論理状態の信号を送信
する時、優位状態に割り当てられた論理状態の信号を受
信すると、その送信の試行を中止する。すべてのステー
ションは、バスに存在する信号の極性を認識し、この極
性の優位信号を送ることにより、同じ極性で優位信号を
送出する。
第１図は変調器のブロック図、 第２図は変調器の内部機能を表わすブロック図、 第３図は送信信号を示す図、 第4a図および第4b図は受信信号を表わす図、 第５図はコーディング原理を示す説明図、 第６図は送信器論理回路のタイミング図、 第7a図は受信器論理回路のタイミング図、 第7b図は他の場合に適用された受信器論理回路のタイミ
ング図、 第８図はバスインターフェースの説明図、 第９図は論理回路の説明図である。 主要部分の符号の説明 ３、４……送信器 ５……パルス変成器 ６、８……受信器 ７……極性試験部 9,10……比較器 11……フィルタ 51,52……カウンタ
ング図、 第８図はバスインターフェースの説明図、 第９図は論理回路の説明図である。 主要部分の符号の説明 ３、４……送信器 ５……パルス変成器 ６、８……受信器 ７……極性試験部 9,10……比較器 11……フィルタ 51,52……カウンタ
Claims (11)
- 【請求項１】２値メッセージを直列通信バスで送信する
方法であって、数個の送信ステーションが該バスに接続
され、各ステーションは該バスが空いている時、信号を
送信でき、さらに、複数のステーションが同時にメッセ
ージを送信しようとする信号衝突状態では、各ステーシ
ョンが前記バスを通過中のメッセージをモニタし、優先
度の最も高いステーションだけが進行してそのメッセー
ジの送信を許され、優先度の低い各ステーションは、低
位状態に割り当てられた論理状態の信号を送出する時、
優位状態に割り当てられた論理状態の信号を受け取る
と、その送信の試行を中止する方法において、該方法
は、 直列通信バスで送信するデータを優位ビットの極性に応
じた形状のパルスに符号化して優位ビットを送信し、 前記直列通信バスで送信された優位ビットの極性をモニ
タおよび認識し、 送信器の極性を前記の認識した極性に一致させ、 認識したその極性にしたがって、優位信号に割り当てら
れた論理信号を送信することを特徴とする２値メッセー
ジを直列通信バスで送信する方法。 - 【請求項２】請求項１に記載の方法において、前記送信
すべきメッセージは、優位信号だけが送信され、各優位
信号が同じ向きで送信されるようにエンコードされるこ
とを特徴とする方法。 - 【請求項３】請求項１または２に記載の方法において、
前記信号極性は各信号においてモニタされ、このモニタ
機能を前記ステーションが前記直列通信バスに接続され
ているかぎり動作させることを特徴とする方法。 - 【請求項４】請求項１、２または３に記載の方法におい
て、前記直列通信バスを介して送信すべき信号は２個の
パルスから形成され、該送信すべき信号はパルス変成器
を介して該直列通信バスに載せ、該信号が正負両方向に
等しい変成器電圧を生ずるようにしたことを特徴とする
方法。 - 【請求項５】請求項１ないし４のいずれかに記載の方法
において、前記２個のパルスのパルス幅の和は前記信号
の持続時間より実質的に短いことを特徴とする方法。 - 【請求項６】請求項１ないし５のいずれかに記載の方法
において、前記受信パルスの振幅およびパルス幅をチェ
ックして、これらのパルスを受容する前にそれらが確実
に所定の限界値内にあるようにすることを特徴とする方
法。 - 【請求項７】２値メッセージを直列通信バスを介して送
信し、前記直列通信バスに接続されメッセージを送受信
するいくつかの装置の各々が、該直列通信バスが空いて
いる時、メッセージを送信可能な装置であって、該装置
は受信器および送信器を含み、該受信器により、該装置
が複数同時にメッセージを送信しようとする信号衝突状
態では、各装置は前記直列通信バスを通過するメッセー
ジをモニタし、前記送信器は、衝突状態では、最も高い
優先度の装置だけがそのメッセージを送信可能であり、
低い優先度の各装置は、低位状態に割り当てられた論理
状態の信号を送信する時、優位状態に割り当てられた論
理信号を受け取ると、その送信の試行を中止するように
制御される装置において、 前記直列通信バスにある信号の極性を認識し、その極性
の優位信号を前記送信器に送信させる極性試験部を有す
ることを特徴とする２値メッセージを直列通信バスで送
信する装置。 - 【請求項８】請求項７に記載の装置において、該装置は
パルス変成器を含み、これを通してメッセージが前記直
列通信バスに送信され、前記送信器は、該直列通信バス
へ送るべき信号を２個のパルスから発生し、その際、該
信号が正負両方向に等しい変成器電圧を生ずるようにし
たことを特徴とする装置。 - 【請求項９】請求項７または８に記載の装置において、
前記送信器は、前記２つのパルスのパルス幅の和が前記
信号の持続時間より実質的に短くなるように制御される
ことを特徴とする装置。 - 【請求項１０】請求項７、８または９に記載の装置にお
いて、該装置は比較器、フィルタおよびカウンタを含
み、これらにより受信パルスの振幅およびパルス幅をチ
ェックし、パルスが受容される前にこれらのが確実に所
定の限界値内にあるようにすることを特徴とする装置。 - 【請求項１１】請求項７ないし10のいずれかに記載の装
置において、該装置はエレベータの装置制御系の直列通
信バスの一部を構成することを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI884500A FI81225C (fi) | 1988-09-30 | 1988-09-30 | Foerfarande och anordning foer att saenda meddelande i binaerform i en serietrafikbuss. |
| FI884500 | 1988-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122748A JPH02122748A (ja) | 1990-05-10 |
| JPH0654909B2 true JPH0654909B2 (ja) | 1994-07-20 |
Family
ID=8527125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1167186A Expired - Lifetime JPH0654909B2 (ja) | 1988-09-30 | 1989-06-30 | ２値メッセージを直列通信バスで送信する方法および装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5063561A (ja) |
| JP (1) | JPH0654909B2 (ja) |
| AU (1) | AU618103B2 (ja) |
| BR (1) | BR8904864A (ja) |
| CA (1) | CA1334033C (ja) |
| DE (1) | DE3921411C2 (ja) |
| FI (1) | FI81225C (ja) |
| FR (1) | FR2637399B1 (ja) |
| GB (1) | GB2223381B (ja) |
| IT (1) | IT1235875B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2642244B1 (fr) * | 1989-01-24 | 1991-05-03 | Peugeot | Procede et dispositif d'acces hierarchise a un reseau de transmission d'informations |
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| FR2664771B1 (fr) * | 1990-07-10 | 1992-09-18 | Alcatel Business Systems | Procede et agencement de transmission par bus. |
| CA2080568A1 (en) * | 1991-10-15 | 1993-04-16 | Toshitaka Hara | Multiplex transmission method and a synchronizing method in multiplex transmission |
| US5341480A (en) * | 1992-04-09 | 1994-08-23 | Apple Computer, Inc. | Method and apparatus for providing a two conductor serial bus |
| DE19514696B4 (de) * | 1994-04-18 | 2006-03-09 | Kvaser Consultant Ab | System zur Beseitigung von Störungen bzw. zur Ermöglichung einer Hochgeschwindigkeitsübertragung in einer seriellen Bus-Schaltung sowie mit letzterer verbundene Sende- und Empfangsgeräte |
| TW362178B (en) * | 1997-01-30 | 1999-06-21 | Nxp Bv | Electronic apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61222345A (ja) * | 1984-12-31 | 1986-10-02 | ゼロツクス コ−ポレ−シヨン | 優先順位付きの通信システムおよび通信方法 |
| JPS61281644A (ja) * | 1985-06-06 | 1986-12-12 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3863025A (en) * | 1973-04-25 | 1975-01-28 | Gte Automatic Electric Lab Inc | Data transmission method |
| FR2301137A1 (fr) * | 1975-02-14 | 1976-09-10 | Telecommunications Sa | Procede et dispositif pour la formation d'un signal bipolaire de rapport cyclique 1/2 |
| US4390990A (en) * | 1980-09-08 | 1983-06-28 | Hewlett-Packard Company | Method for multiple signal collision detection on a transmission line |
| IT1144160B (it) * | 1981-03-12 | 1986-10-29 | Cselt Centro Studi Lab Telecom | Sistema di accesso multiplo di terminali su una linea telefonica numerica |
| US4569046A (en) * | 1983-07-18 | 1986-02-04 | Northern Telecom Limited | Method of, and a terminal for, transmitting bytes to a bus |
| US4584690A (en) * | 1984-05-07 | 1986-04-22 | D.A.V.I.D. Systems, Inc. | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation |
| US4723239A (en) * | 1984-05-12 | 1988-02-02 | Honeywell Gmbh | Serial bus system and method for selection of bus subscribers |
| AU583316B2 (en) * | 1984-11-13 | 1989-04-27 | Alcatel N.V. | Apparatus for masterless collision detection |
| US4715031A (en) * | 1985-09-23 | 1987-12-22 | Ford Motor Company | Vehicular data transfer communication system |
| US4739323A (en) * | 1986-05-22 | 1988-04-19 | Chrysler Motors Corporation | Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation |
| DE3621105A1 (de) * | 1986-06-24 | 1988-01-07 | Vdo Schindling | Verfahren zur uebertragung von informationen zwischen selbstaendigen teilnehmern eines systems ueber eine serielle schnittstelle und anordnung zur durchfuehrung des verfahrens |
| DE3776782D1 (de) * | 1986-12-12 | 1992-03-26 | Siemens Nixdorf Inf Syst | Sende-empfangs-einrichtung fuer ein busleitungssystem. |
| US4860311A (en) * | 1987-05-01 | 1989-08-22 | Cpt Corporation | Method and apparatus for automatically converting input pulse train signals to output signals of desired polarity |
| US4768189A (en) * | 1987-06-17 | 1988-08-30 | Bell Communications Research, Inc. | High capacity communication utilizing static, OR-type channels |
| US4910628A (en) * | 1987-11-13 | 1990-03-20 | Mitsubishi Denki Kabushiki Kaisha | Terminal unit in information transmission system |
-
1988
- 1988-09-30 FI FI884500A patent/FI81225C/fi not_active IP Right Cessation
-
1989
- 1989-06-13 GB GB8913504A patent/GB2223381B/en not_active Expired - Fee Related
- 1989-06-22 AU AU36754/89A patent/AU618103B2/en not_active Ceased
- 1989-06-29 DE DE3921411A patent/DE3921411C2/de not_active Expired - Fee Related
- 1989-06-30 JP JP1167186A patent/JPH0654909B2/ja not_active Expired - Lifetime
- 1989-07-26 IT IT8912557A patent/IT1235875B/it active
- 1989-09-22 FR FR8912457A patent/FR2637399B1/fr not_active Expired - Fee Related
- 1989-09-26 BR BR898904864A patent/BR8904864A/pt not_active IP Right Cessation
- 1989-09-27 CA CA000613581A patent/CA1334033C/en not_active Expired - Fee Related
- 1989-09-27 US US07/413,523 patent/US5063561A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61222345A (ja) * | 1984-12-31 | 1986-10-02 | ゼロツクス コ−ポレ−シヨン | 優先順位付きの通信システムおよび通信方法 |
| JPS61281644A (ja) * | 1985-06-06 | 1986-12-12 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU3675489A (en) | 1990-04-05 |
| FI884500A (fi) | 1990-03-31 |
| IT8912557A0 (it) | 1989-07-26 |
| FR2637399A1 (fr) | 1990-04-06 |
| US5063561A (en) | 1991-11-05 |
| FR2637399B1 (fr) | 1993-06-25 |
| BR8904864A (pt) | 1990-05-08 |
| FI81225B (fi) | 1990-05-31 |
| DE3921411A1 (de) | 1990-04-05 |
| FI81225C (fi) | 1990-09-10 |
| GB2223381B (en) | 1992-12-02 |
| FI884500A0 (fi) | 1988-09-30 |
| GB2223381A (en) | 1990-04-04 |
| DE3921411C2 (de) | 1996-11-07 |
| JPH02122748A (ja) | 1990-05-10 |
| IT1235875B (it) | 1992-11-23 |
| CA1334033C (en) | 1995-01-17 |
| AU618103B2 (en) | 1991-12-12 |
| GB8913504D0 (en) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843416B1 (en) | Inhibit and status indication apparatus/cicuit | |
| US4345250A (en) | Information communication system with collision avoidance | |
| US4888764A (en) | Transmission-reception equipment for a bus system | |
| CN110892681B (zh) | 发送/接收装置、总线系统及识别短路的方法 | |
| US20040158781A1 (en) | Method for determining line faults in a bus system and bus system | |
| US6654351B1 (en) | Configurable multi-protocol vehicle communication circuit and method | |
| JPH0654909B2 (ja) | ２値メッセージを直列通信バスで送信する方法および装置 | |
| US4710918A (en) | Composite data transmission system | |
| US5315597A (en) | Method and means for automatically detecting and correcting a polarlity error in twisted-pair media | |
| US4881244A (en) | Transmission-reception equipment for a bus system | |
| US4454383A (en) | Asynchronous data transmission method and circuitry | |
| US5067076A (en) | Circuit arrangement for serial data transfer | |
| US5729547A (en) | Automatic driver/receiver control for half-duplex serial networks | |
| US5003556A (en) | Squelch circuit | |
| CA1273691A (en) | Circuit arrangement for serial data transmission between a plurality of subscriber stations | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| JPH01133443A (ja) | 勝ち残り方式によるデータ伝送方法 | |
| US6314162B1 (en) | Digital telephone link margin verification | |
| KR100249158B1 (ko) | 네트워크(망) 효율증대장치 | |
| JPH0685796A (ja) | 二線式伝送システム | |
| JPH0149220B2 (ja) | ||
| JPS63164549A (ja) | バス型ネツトワ−ク通信装置の呼出し検出方式 | |
| JPS62200858A (ja) | Ｄチヤンネルアクセス競合制御動作診断方式 | |
| JPH02280553A (ja) | 電気通信ポートの構成決定装置 | |
| JPH04316238A (ja) | 通信装置 |