JPH02280553A - 電気通信ポートの構成決定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ通信に関し、より詳細には２つの装置間
でこのような通信を行うことができるデータ通信チャネ
ルを構成するシステムに関する。

〔従来の技術〕

データ通信の分野にはさまざまな標準が存在する。例え
ば、データをコード化して送信するためのさまざまなソ
フトウェア標準、すなわち、プロトコルがある。これら
の標準のいくつかは送信エラーを発見しさらには修正す
る能力を提供する。

しかしながら、このようなソフトウェア標準の問題に到
達する前に、無数のハードウェア標準の中から選択を行
わなければならない。このようなハードウェア標準は複
数のデータビットが同時に送信される“並列”データ伝
送を提供する。通常並列データ通信チャネルは、８ビツ
トバイトに対応して、−時に８データビツトの送信を提
供する。

しかしながら、このような並列通信を本来８ビツトデー
タチヤネルに制約するものは何もなく、任意数のビット
を同時に送信することができる。

また、データチャネルは一時に１データビツトが送信さ
れる直列データチャネルとすることもてきる。次に、デ
ータビットは受信機により蓄積され、必ずしもそうでは
ないが代表的には、やはり８ビツトバイトの所望のグル
ービングヘアセンプルされる。

被送信データの他に、大概のデータ通信チャネルは、並
列であれ直列であれ、いくつかの制御信号を含んでいる
。これらの制御信号により互いに通信しているポートは
通信チャネルを適切に使用して情報が正しく送受信され
るのを保証することができる。

公知の最良の直列通信チャネル用標準はＲ３２３２Ｃで
ある。Ｒ３２３２Ｃ標準は互いに通信を行う２つの電子
システムを接続する２５本の信号回線の各々の用途を指
定する。これら２５回線のうち、２回線は各方向へのデ
ータ送信用であり、他は２つのシステム間で大地電位を
整合したり制御信号を与えるために使用される。

ＲＣ２３２Ｃ標準は２つの異種デバイス間の送信用に定
義されている。これらはデータ端末装置型デバイス（Ｄ
ＴＥ）およびデータ通信装置型デバイス（ＤＣＥ）とし
て知られている。しかしながら、時には、Ｒ８２３２Ｃ
チヤネルを使用して、各々がＤＴＥとして構成されてい
る。２つのデバイスが互いに通信を行うようにすること
が望まれる。さらに、標準の定義に関しては意味をなさ
ないが、実際には２つのＤＣＥデバイスを接続して互い
に通信を行いたい場合もある。さらに、ＤＴＥおよびＤ
ＣＨの定義内であっても、一つのシステムからもう一つ
のシステムへ変動する余地が幾分かある。従って、接続
されるデバイスの正確な構成を前もって知る必、要があ
り、かつデバイス間で通信を行うために特別なケーブル
および／もしくはジャンパーを設ける必要がある。

本発明は通信ポートの構成を自動的に検出する回路を提
供する。一実施例に従って、差レジスタが第１のデジタ
ル値にリセットされラッチが初期期間中の通信ポートの
信号回線のデジタル状態を記憶する。比較手段がラッチ
に記憶されたデジタル状態を後続する期間中の同じ回線
のデジタル状態と比較する。回線のデジタル状態が変化
すると、第１のデジタル値とは異なる第２のデジタル値
が差レジスタ内に記憶されて、監視される回線が通信ポ
ートの出力であることを示す。

本発明の第２の実施例に従って、電子ドライバ回路が通
信ポートの１回線を選定された一つのデジタル状態へ駆
動しようと試みる。ドライバが回線を選定された一つの
デジタル状態へ駆動させたかどうかを比較手段が決定し
、駆動させていなければ第２のデジタル値を差レジスタ
へ記憶する。

〔実施例〕

本発明を市内通信ポートおよび遠方通信ポートを有する
データ通信システムに関して説明する。

各ポートは複数の並列情報チャネルを介して情報を送受
信することができる。しかしながら、通信ポートはその
用語の伝統的な意味合いにおける並列ポートである必要
はない。そのため、並列情報を送受信できる通信ポート
は各送信方向に対して一つずつの２つの並列チャネルを
使用してデータを送信するかもしくは他のチャネルの制
御信号と並列に一つ以上のチャネルを介してデータを送
信する伝統的な直列通信ポートも含んでいる。

本発明において、通信ポートの構成を前もって知る必要
性はその構成を感知する回路を設けることにより不要と
される。構成を決定した後、それに関する情報がレジス
タ内に記憶され遠方通信ポートに接続された類似の回路
へ送信される。遠方通信ポートの類似回路はその関連ポ
ートの構成を感知し、その構成に関する情報を記憶して
元の回路へ返送する。次に、両回路共２つのポート間で
妥当な接続が可能かどうかを決定し自動的に通信構成と
する。

本発明は接続される通信ポート内の情報チャネルが入力
であるか出力であるかを決定する回路を提供する。この
ような決定を行う２つの方策が採用される。第一は通信
ポート内の情報チャネルを監視してデジタル状態間で電
位が変化しているかどうかを決定することである。変化
しておれば、ポートはチャネルを駆動しておりそのポー
トの出力である。

第１図は情報チャネルをこのように監視する回路を示す
。第１図の回路はＡＮＤゲー）１０．１２、ＯＲゲート
１４およびＤ型フリップフロップ１６からなる入力レジ
スタと、排他的ＯＲゲート１８、ＡＮＤゲート２０．２
２、ＯＲゲート２４およびＤ型フリップフロップ２６か
らなる差発生器およびレジスタを含んでいる。

第１図の回路への５つの入力信号がある。これらの信号
は通信ポートから受信して回線２８へ加えられるデータ
信号、回線３０へ加えられるＨｏ１ｄ−Ｎｏｔ　）ｆｏ
ｌｄ信号、回線３２へ加えられるシステムクロック信号
、回線３４へ加えられるリセ・ント信号および回線３６
へ加えられるテスト信号である。

最初テストシーケンス中に、回線３０上の）ｔｏｌｄ−
Ｎｏｔ　Ｈａｌｌ信号及び回線３６上のテスト信号はロ
ーに保持され、回線３４上のリセット信号はノ＼イに保
持される。

回線３０はロー状態であるため、出力ＡＮＤゲート１２
はローとなりＡＮＤゲート１０、従ってＯＲゲート１４
の出力は回線２８上のデータ入力信号に追従する。従っ
て、回線３２上の最初のフクロツクパルスにおいて回線
２８上の現在のデータ信号の値がフリップフロップ１６
に記憶される。

同時に、回線３４のリセット信号がハイに保持され且つ
回線３６上のテスト信号がローに保持されるため、ＡＮ
Ｄゲート２０及び２２、従ってＯＲゲート２４がロー出
力信号を有することになる。従って、同じ第１のクロッ
クサイクルでロー値がフリップフロップ２６に記憶され
る。

前記したように、回線３２上のシステムクロック信号が
サイクルされてフリップフロップ１６゜２６に初期値が
記憶されると、Ｈｏ１ｄ−Ｎｏｔ　Ｈｏ１ｄ　。

リセット及びテスト信号が全て反転される。次に、回線
３０上のＨｏ１ｄ−Ｎｏｌ　Ｈｏ１ｄ信号がハイレベル
となるため、ＡＮＤゲート１０はロー入力を有し従って
回線２８上のデータ信号の値に無関係にロー出力を有す
る。逆に、ＡＮＤゲート１２は回線３０からハイ入力信
号を受信する。従って、ＡＮＤゲート１２の出力はフリ
ップフロップ１６の出力がハイの場合はハイとなり、フ
リップフロップ１６の出力がローの場合はローとなる。

従って、ＯＲゲート１４はＡＮＤゲート１０からロー信
号を受信し、ＡＮＤゲート１２からハイもしくはロー信
号を受信し、ＡＮＤゲート１２からの信号の値はフリッ
プフロップ１６の出力と同じになる。

従って、ＯＲゲート１４の出力はフリップフロップ１６
の出力と同じとなる。これにより、回線３０上のＨｏ１
ｄ−Ｎｏｔ　Ｈｏ１ｄ信号がハイであればフリップフロ
ップ１６の値は変らない。

第１の期間中にフリップフロップ１６の出力はデータ信
号の値にラッチされるため、排他的ＯＲゲート１８はテ
スト中のその初期データ値に等しい一つの入力信号を常
に受信する。排他的ＯＲゲート１８のもう一つの入力は
テスト中の後続データ信号に等しい。従って、データ信
号がフリップフロップ１６にラッチされた初期データ信
号と同じである時は常に排他的ＯＲゲート１８の出力は
ゼロに等しく、データ信号が初期値と異なる場合にはハ
イとなる。

回線３４上のリセット信号はローであるため、ＡＮＤゲ
ート２０は一つのハイ入力を受信する。

ＡＮＤゲート２０の他方の入力はフリップフロップ２６
からの出力信号である。フリップフロップ２６はロー出
力値にリセットされるため、この信号は最初ローである
。従って、ＡＮＤゲート２０の出力は最初ローである。

回線３６上のテスト信号はハイとなって、ＡＮＤゲート
２２ヘハイ入力を与える。従って、ＡＮＤゲート２２の
出力は排他的ＯＲゲート１８の出力信号に等しくなる。

従って、フリップフロップ１６にラッチされている初期
データ信号と回線２Ｂ上の後続データ信号との差が検出
されるとＡＮＤゲート２２はハイ出力を有し、さもなく
ばローとなる。このような差が検出されると、ＯＲゲー
ト２４はハイ入力信号を受信し次にハイ出力信号を与え
る。回線３２上のクロック信号の次のサイクルで、その
ハイ信号はフリップフロップ２６にラッチされる。その
後、フリップフロップ２６の出力はハイとなる。そのハ
イ信号はＡＮＤゲート２０へ戻され、それはその後２つ
のハイ信号を有し、ＯＲゲート２４が常に少くとも一つ
のハイ入力信号を受信することを保証する。従って、シ
ステムがリセットされて検出サイクルを再開するまでフ
リップフロップ２６の出力はハイのままであることが保
証される。

フリップフロップ２６の出力信号がハイであると、デー
タ入力回線２８上の信号のデジタル状態は変化している
。そのためには、データ入力回線２８を回路が接続され
る通信ポート上の出力回線に接続しなければならない。

回線は出力であることが判っているため、自己構成回路
は構成プロセスを進めることができる。しかしながら、
フリップフロップ２６の出力信号がローであると、本回
路の回線２８のデータが接続されるポートの回線は入力
回線であるという保証はない。テスト時間中にデジタル
状態を変えなかったのは出力回線であるかも知れないと
いう可能性がある。

回路が接続される通信ポートの出力に回線２８が接続さ
れることを第１図の回路のテストにより終局的に決定で
きない場合には、差テスト方策を採用することができる
。別のテスト方策に対する回路を第２図に示す。第２図
の回路の方策は通信ポートの入出力回線間の差に基いて
いる。

特定回線が出力回線であれば、それには回線を現在の論
理状態を示す特定電圧に保持するためのドライバが接続
されている。しかしながら、回線２８が接続されるポー
トの回線が入力であれば、ポート内の回路は外部ソース
により課される電圧を感知するものである。従って、第
２図の回路の方策は回線２８を交互にハイおよびロー電
圧状態に駆動してその電圧を監視しようと試みることで
ある。ドライバ４４および抵抗器４６は回線２８がポー
トの入力に接続される場合には回線２８を容易に所望電
圧に駆動するが、通信ポートの出力回線内の代表的ドラ
イバの効果にはかなわないように選定される。従って、
ドライバ４４が回線２８をロー電圧レベルへ駆動しよう
としている時に回線２８がハイ電圧レベルにあるかもし
くはドライバ４４が回線２Ｂをハイ電圧レベルに駆動し
ようとしている時に回線２８がロー電圧レベルにあれば
、回線２８は通信ポートの出力に接続される。

また、回線２８が終始ドライバ４４の出力レベルに追従
すれば、回線２８は通信ポートの入力回線に接続される
。

第２図の回路を使用しない場合には、回線４８上のテス
ト信号はロー論理状態とされる。これにより、ドライバ
４４は高インピーダンスモードとなり回線５０上の信号
が回路に影響を及ぼさないようにする。また、回線４Ｂ
上のテスト信号はＡＮＤゲート６４の一人力にも接続さ
れて回線４８上の信号をローとするため、回線６６上の
第２図の回路の出力がローとなることが保証される。

信号回線をテストするのに第２図の回路を使用する場合
、回線４８上のテスト信号はハイとされ回線５０上の信
号はローおよびハイレベル間を交互にサイクルされる。

ドライバ４４の出力は回線５０上の信号に追従する。従
って、回線５０上の信号がローであれば、ドライバ４４
の出力はローとなる。前記したように、回路は次にドラ
イバ４４が回線４５をロー電圧レベルに駆動しようとし
ている時にドライバ４０が回線４５をハイ電圧しベルに
駆動しているかどうかを決定するようにされている。

逆の場合に較べて特に好ましいシーケンスというわけで
はないが、この検討は回線５０が最初にシステムロー電
圧レベルにセットされた後にシステムハイ電圧レベルに
サイクルされるものと想定している。回線５０がロー電
圧レベルにありＡＮＤゲート５６の一人力に接続されて
いるため、ＡＮＤゲート５６の出力はローとなることが
保証される。回線５０上の信号はインバータを介してＡ
ＮＤゲート５８の一人力に接続されているため、ＡＮＤ
ゲート５Ｂの出力は電圧比較器５４の出力に追従する。

電圧比較器５４の負入力はハイ信号閾値電圧、即ち電圧
レベルがそれよりも高い信号はシステムハイ電圧レベル
にあると解釈される電圧値、を与える電圧源に接続され
ている。回線４５上の信号がハイレベル閾値高圧よりも
高ければ、ＡＮＤゲート５４の出力はハイとなる。その
場合には、ＡＮＤゲート５８の出力はＯＲゲート６０の
出力と同様にハイとなる。排他的ＯＲゲート６２は回線
５０に接続された一人力と回線６０の出力に接続された
一人力を有している。回線５０上にロー論理信号がある
時に回線４５がハイ状態に駆動されると、排他的ＯＲゲ
ート６２は一つのハイ信号と一つのロー信号を有し且つ
ハイレベル出力を有する。従って、回線６６上のＡＮＤ
ゲート６４の出力はハイとなる。次に、このハイレベル
は第１図のフリップフロップ２６、もしくは他のレジス
タ、に記憶して回路が接続される信号回線は関連する通
信ポートの出力回線であることを示すことができる。

回線５０上の信号がローである時に回線４５上の信号が
ローであれば、電圧比較器５４の正入力に与えられる電
圧はローであり電圧比較器５４の負入力および出力に加
わる閾値電圧はローとなる。

これにより、ＡＮＤゲート５８およびＯＲゲート６０の
出力はローとなり排他的ＯＲゲート６２は２つのロー信
号を受信する。従って、ＯＲゲート６２の出力はＡＮＤ
ゲート６４の出力と同様にローとなり、第２図の回路は
回線６６上にロー出力を有するようになる。この場合、
回路を付随する通信ポートの回線は出力回線としては示
されていないが、入力回線と想定することもできない。

回線５０上の信号がローである時に回路が接続されてい
る通信ポートの回線が出力回線であると決定されていな
ければ、回線４５は回線５０上の信号がハイ論理状態と
なる時を再び監視される。

回線５０上の信号がハイ論理状態となると、ＡＮＤゲー
ト５８は少くとも一つのロー人力信号を受信しロー論理
状態の出力を有する。しかしながら、ＡＮＤゲート５６
は少くとも一つのハイレベル入力信号を受信し、従って
その出力は電圧比較器５２から受信する信号に追従する
。

電圧比較器５２はローレベル電圧閾値の信号をその負入
力に加えている。回線４５上の信号が回線５０上の信号
に追従しており従ってシステムハイ電圧レベルにあれば
、電圧比較器５２の正入力に加わる電圧はローレベル電
圧閾値よりも高く電圧比較器５２の出力はハイ電圧レベ
ルとなる。従って、ＡＮＤゲート５６の出力信号、従っ
て、ＯＲゲート６０の出力信号、はハイ電圧レベルとな
る。従って、排他的ＯＲゲート６２は、回線５０および
ＯＲゲート６０からの２つのハイレベル入力信号を受信
する。これにより、排他的ＯＲゲート６２の出力信号は
ロー電圧レベルとなる。

従って、ＡＮＤゲート６４は一つのローレベル入力信号
および一つのハイレベル入力信号を受信し回線６６上に
ハイレベル出力信号を与える。回線４５は回線５０上の
入力信号に追従したため、これは予期されることである
。しかしながら、回線５０がハイ電圧レベルとなる時に
回線４５はシステムロー電圧レベルにとどまるため、電
圧比較器５２、ＡＮＤゲート５６およびＯＲゲート６０
は各々がロー電圧出力信号を与える。従って、排他的Ｏ
Ｒゲート６２は一つのローレベル入力信号と一つのハイ
レベル入力信号を受信し、ＡＮＤゲート６４ヘハイレベ
ル出力信号を与える。従って、ＡＮＤゲート６４は２つ
のハイレベル出力信号を受信して回線６６上にハイレベ
ル出力信号を与え、回路が接続される回線が関連する通
信ポートの出力回線であることを示す。

このテストは回線５０上の信号が数回サイクルされる間
継続される。関連する通信ポートの回線が出力であると
決定されると、テスト完了とみなすことができる。所定
数のサイクル後に出力であると判明しない場合には、回
線４５上の電圧が終始回線５０に加わる電圧に追従した
という事実により、関連する通信ポートの回線が入力で
あることが示される。

第３図は第２図の回路の替りに使用できる別の回路を示
す。第３図の回路において、３状態ドライバ４４′が第
２図の３状態ドライバ４４に匹敵する方法で作動する。

回線４８′　にハイ電圧レベルを加えてテストがイネー
ブルされると、３状態ドライバ４４′は回線５０′に加
わる信号に従って駆動回線４５′を交互にハイおよびロ
ー電圧レベルへ駆動する。シュミツトリガ６８はその入
力に加わるシステムハイ電圧レベルがそれをそのハイ出
力状態へ駆動しその入力に加わるシステムロー電圧レベ
ルがそれをそのロー電圧出力状態へ駆動するように選定
される。次に、排他的ＯＲゲート６２′は単にシュミッ
トトリガ６８の出力を回線５０′　に加わる信号と比較
する。それらが同じであれば、排他的ＯＲゲート６２′
　はロー出力信号を与える。しかしながら、それらが異
なる場合には、排他的ＯＲゲート６２′はハイレベル出
力を与える。テストがイネーブルされる限り、ＡＮＤゲ
ート６４′　は排他的ＯＲゲート６２′の出力信号に等
しい出力を与える。従って、回線４５′上の信号および
回線５０′上の信号が異なる場合には常に、回線６６′
上にハイレベル出力信号が与えられる。

回線５０もしくは５０′上の信号が変化する時は第２図
および第３図の回路は共に過渡現象を生じる。第４図は
過渡現象により生じるエラーを克服する付加回路を示す
。第４図の回路において、フリップフロップ？０．７２
．７８およびＡＮＤゲート７４は第２図および第３図の
回線６６．６６′上のハイ出力がそれぞれ充分な時間だ
け維持されるのを保証して関連する通信ポートの回線が
実際に出力回線であるという決定をハイ出力が実際に示
すのを保証するフィルタを提供する。回線７８上にフィ
ルタクロツタ信号が与えられる。好ましくは、回線７８
上のフィルタクロック信号は回線３２上のシステムクロ
ック信号よりも低周波数である。フリップフロップ７０
の入力は回線６６もしくは６６′　から信号を受信する
。その信号の値はフィルタクロックがサイクルされる時
にフリップフロップ７０にラッチされる。次に、この値
はフリップフロップ７２の入力へ与えられフィルタクロ
ックの次サイクルでそこヘラッチされる。次に、フリッ
プフロップ７０．７２の出力はＡＮＤゲート７４により
結合される。従って、ＡＮＤゲート７４は回線６６もし
くは６６′がフィルタクロックの少くとも２周期だけ回
線７８上にハイレベル出力を与える時にハイレベル出力
を与えるだけである。これが生じると、回線６６上のハ
イレベル信号は過渡現象により生じそうにもなくその値
はフリップフロップ７６に記憶される。

次に、フリップフロップ７６はそれをフリップフロップ
２６へ与え、それから残りの回路はその回路が関連する
通信ポートの出力回線に接続されていると決定すること
ができる。

【図面の簡単な説明】

第１図は本発明に従った第１の回路の略電気回路図、第
２図は本発明に従った第２の回路の略電気回路図、第３
図は本発明に従った第２の回路の別の実施例の略電気回
路図、第４図は本発明に使用するデジタルフィルタの略
電気回路図である。 参照符号の説明 １０、　１２．　２０．　２２．　５６．　５８．　６
４゜６４’　　　７４・・・・・・ＡＮＤゲート１４．
２４．６０・・・・・・ＯＲゲート１６．２６，７０，
７２．７６・・・・・・Ｄ型フリップフロップ １８、　６２．　６２’・・・・・・排他的ＯＲゲート
４４．４４’　・・・・・・ドライバ ４６・・・・・・抵抗器 ５２．５４・・・・・・電圧比較器 ６日・・・・・・シュミットトリガ

Claims (2)

【特許請求の範囲】
1. （１）電気通信ポートの構成を決定する装置において、
   前記ポートは複数のデータ回線を具備し、前記各回線は
   ２つのデジタル状態のいずれかをとることができ、該装
   置は、 前記構成に関する情報を記憶する差レジスタと、前記差
   レジスタを前記デジタル状態の第１の状態とするリセッ
   ト手段と、 第１の期間中の前記回線の一方のデジタル状態を記憶す
   るラッチ手段と、 前記ラッチ手段に記憶された前記デジタル状態を後続期
   間中の前記回線のデジタル状態と比較する比較手段を具
   備し、前記ラッチ手段に記憶された前記デジタル状態と
   後継期間中の前記回線の前記デジタル状態が異なる場合
   には前記比較手段は前記差レジスタを第２のデジタル状
   態に変化させ、前記第２のデジタル状態は前記第１のデ
   ジタル状態とは異なる、電気通信ポートの構成決定装置
   。
2. （２）電気通信ポートの構成を決定する装置において、
   前記ポートは複数のデータ回線を具備し、前記各回線は
   ２つのデジタル状態のいずれかをとることができ、該装
   置は、 前記構成に関する情報を記憶する差レジスタと、前記差
   レジスタを前記デジタル状態の第１の状態とするリセッ
   ト手段と、 前記回線の中の予め選定された一つの回線を前記デジタ
   ル状態の中の一方の状態にしようと試みるドライバ手段
   と、 前記予め選定された回線のデジタル状態を前記デジタル
   状態の中の一つの状態と比較する比較手段を具備し、前
   記予め選定された回線の前記デジタル状態と前記デジタ
   ル状態の中の前記一方の状態が異なる場合には前記比較
   手段は前記差レジスタを第２のデジタル状態に変化させ
   る、電気通信ポートの構成決定装置。