DE3921411A1 - Verfahren und vorrichtung zur uebermittlung binaerer nachrichten ueber einen seriellen nachrichtenbus - Google Patents
Verfahren und vorrichtung zur uebermittlung binaerer nachrichten ueber einen seriellen nachrichtenbusInfo
- Publication number
- DE3921411A1 DE3921411A1 DE3921411A DE3921411A DE3921411A1 DE 3921411 A1 DE3921411 A1 DE 3921411A1 DE 3921411 A DE3921411 A DE 3921411A DE 3921411 A DE3921411 A DE 3921411A DE 3921411 A1 DE3921411 A1 DE 3921411A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- bus
- message
- polarity
- dominant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 101100388071 Thermococcus sp. (strain GE8) pol gene Proteins 0.000 description 5
- 238000004804 winding Methods 0.000 description 4
- 238000005065 mining Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Vorrichtung
zur Übermittlung binärer Nachrichten über einen seriellen
Nachrichtenbus, wobei mehrere Sendestationen an den Bus an
geschlossen sind. Bei diesem Verfahren kann jede Station
bei freiem Bus eine Nachricht senden. Im Fall einer Signal
kollision, nämlich wenn verschiedene Stationen gleichzeitig
versuchen, Nachrichten zu senden, überwacht jede Station die
den Bus durchlaufende Nachricht, und nur derjenigen Sta
tion, die die höchste Priorität hat, wird es erlaubt, ihre
Nachricht zu übermitteln, während jede Station mit einer
niedrigeren Priorität, die beim Senden eines Signals, des
sen logischem Zustand ein rezessiver Status zugeordnet ist,
ein Signal mit einem logischen Zustand empfängt, dem ein
dominierender Status zugeordnet ist, ihren Sendeversuch
aufgibt.
Ein serieller Bus mit mehrfachen Masterstationen beruht auf
dem Gedanken, daß jede Station zu jeder beliebigen Zeit,
wenn der Bus frei ist, mit einer Übermittlung beginnen
kann. Deshalb kommt es zu Zusammenstößen in dieser Sammel
leitung, wenn zwei oder mehr Stationen gleichzeitig mit dem
Senden beginnen. Bei Anwendung eines Schlichtungsverfahrens
für die Bits, kann die Signalkollision in einem Bus mit
mehrfachen Masterstationen so gehandhabt werden, daß die
Nachricht mit der höchsten Priorität gesendet wird, während
die anderen Stationen warten, bis die Nachricht mit der ho
hen Priorität durchgelaufen ist. Dies wird dadurch verwirk
licht, daß einem der logischen Zustände ein rezessiver Sta
tus und dem anderen ein dominierender Status zugeteilt
wird. Der sogenannte AMI-Code (Alternate Mark Inversion)
erfüllt das Erfordernis, daß ein dominierendes Bit Vorrang
gegenüber einem rezessiven Bit haben muß. Bei einer AMI-Co
dierung wird jedes zweite dominierende Bit mit unterschied
licher Polarität übermittelt, und ein rezessives Bit ist
einem freien Bus äquivalent. Das erste Bit jeder Nachricht
wird mit einer anderen Polarität als der der vorhergehenden
Nachricht gesendet. Das bedeutet, daß man wissen muß, in
welcher Weise die Verbindungszuleitungen angebracht werden
müssen, damit Kollisionszustände gesteuert werden können.
Aufgabe der Erfindung ist es, den genannten Nachteil zu
vermeiden.
Das Verfahren gemäß der Erfindung zum Übermitteln binärer
Nachrichten über einen seriellen Nachrichtenbus zeichnet
sich dadurch aus, daß alle Stationen ein dominierendes Si
gnal gleicher Polarität senden, indem sie die Polarität des
den Bus durchlaufenden Signals erkennen und das dominie
rende Signal mit dieser Polarität aussenden.
Zu der zum Durchführen des erfindungsgemäßen Verfahrens für
die Übermittlung binärer Nachrichten über einen seriellen
Nachrichtenbus ausgelegten Vorrichtung gehören mehrere an
den Bus angeschlossene Vorrichtungen zum Senden und Empfan
gen von Nachrichten, wobei jede dieser Vorrichtungen eine
Nachricht senden kann, wenn der Bus frei ist. Jede Vorrich
tung weist folgendes auf: einen Empfänger, der im Fall
einer Signalkollision, wenn verschiedene Vorrichtungen
gleichzeitig versuchen Nachrichten zu senden, die den Bus
durchlaufende Nachricht überwacht, und einen Sender, der so
gesteuert ist, daß in einem Kollisionsfall nur diejenige
Vorrichtung, die die höchste Priorität hat, ihre Nachricht
aussenden kann, während jede Vorrichtung mit niedrigerer
Priorität, die beim Senden eines Signals mit einem logi
schen Zustand, dem ein rezessiver Status zugeordnet ist,
ein Signal mit einem logischen Zustand empfängt, dem ein
dominierender Zustand zugeordnet ist, ihren Übertragungs
versuch aufgibt. Diese Vorrichtung ist dadurch gekenn
zeichnet, daß sie eine Polaritätsprüfeinheit aufweist, wel
che die Polarität des im Bus bzw. in der Sammelleitung an
stehenden Signals erkennt und den Sender veranlaßt, ein do
minierendes Signal mit der Polarität des im Bus vorhandenen
Signals zu senden.
Die Merkmale der weiteren bevorzugten Ausführungsbeispiele
der Erfindung sind in den Ansprüchen dargestellt.
Die Unempfindlichkeit gegenüber Signalpolarität, das heißt,
daß die Signalzuleitungen an verschiedenen Stellen der Ver
bindung über Kreuz angeschlossen sein können, ist ein wich
tiges Merkmal insbesondere für den Fall, daß ein serieller Bus
unter Benutzung eines verdrillten Leitungspaares verwirklicht
ist. Das Anschließen einer Station an den Bus wird leich
ter, weil man nicht berücksichtigen muß, welche Zuleitung
mit welchem Verbinder zu koppeln ist. Da keine individuel
len Zuleitungen erkannt werden müssen, ermöglicht die Er
findung außerdem die Benutzung einer größeren Vielfalt von
Leitern. Wenn die Signale über einen Impulsumformer über
mittelt werden, wird der Energieverbrauch des Umformers
deshalb verringert, weil das übermittelte Signal aus einem
Impulspaar besteht, dessen Dauer erheblich kürzer ist als
das komplette Signal. Ferner erlaubt die Erfindung eine un
terschiedliche Übertragungsgeschwindigkeit ohne ein Ändern
der Konfiguration der Vorrichtung.
Im folgenden ist die Erfindung mit weiteren vorteilhaften
Einzelheiten anhand eines schematisch dargestellten Ausfüh
rungsbeispiels näher erläutert. In den Zeichnungen zeigt:
Fig. 1 ein Blockschaltbild des Modulators;
Fig. 2 ein Blockschaltbild, welches den internen Betrieb
des Modulators wiedergibt;
Fig. 3 die Sendesignale;
Fig. 4a und 4b die Empfangssignale;
Fig. 5 das Codierprinzip;
Fig. 6 das Zeitdiagramm für die Sendelogik;
Fig. 7a das Zeitdiagramm für die Empfangslogik;
Fig. 7b das Empfangslogik-Zeitdiagramm in Anwendung bei
einem anderen Fall;
Fig. 8 die Busschnittstelle;
Fig. 9 ein Diagramm der logischen Schaltung.
Der in Form eines Blockschaltbildes in Fig. 1 dargestellte
Modulator verwirklicht die polaritätsempfindliche Bitcodie
rung in einem seriellen Bus mit Mehrfachmasterstation, über
die ein Impulsumformer auf der Basis der Bitvermittlung Zu
gang hat. Ein solcher Bus ist als serieller Nachrichtenbus
verwendbar, beispielsweise für das Vorrichtungssteuersystem
eines Aufzugs.
Der Modulator bildet die Codierlogik zwischen der Steuerung
und dem Impulsumformer. Der Modulator besteht aus zwei Ab
schnitten, nämlich einem logischen Teil 1, der die Codier
logik enthält, und einem Steuerteil 2, der eine Steuerstufe
und eine Empfangsvergleichsschaltung enthält. Die in Fig. 1
erkennbaren Modulatorsignale werden weiter unten erläutert.
Bei der folgenden Beschreibung ist das 0-Bit als das domi
nierende Bit ausgewählt worden. Im Fall einer Signalkolli
sion überwacht jede Station den Bus, und wenn eine Station
beim Senden eines rezessiven Bits ein dominierendes Bit
empfängt, dann gibt sie ihren Sendeversuch auf.
Bei diesem Buszugriffsverfahren geben alle Stationen ein
dominierende Signal mit der gleichen Polarität in den Bus
ein. Ferner ist die Codierung so verwirklicht, daß ein do
minierendes Bit, während es gesendet wird, Vorrang hat ge
genüber einem rezessiven Bit.
Die zu übermittelnden Daten werden so codiert, daß nur die
dominierenden Bits gesendet werden. Jedes dominierende Bit
wird auf die gleiche Weise so übermittelt, daß die Polari
tät die Impulsform festlegt. Die Polarität wird während je
des Bits überwacht, so daß die Polarität sehr schnell geän
dert werden kann. Sobald das erste Bit einer Nachricht in
den Bus eingegeben ist, schaltet jede Station sofort auf
die richtige Polarität um. Der Grundgedanke dabei besteht
darin, den Sender auf die richtige Polarität zu bringen,
sobald der Empfänger ein Signal erkannt hat. Der Bus wird
kontinuierlich überwacht und das bedeutet, daß die Änderung
auf die richtige Polarität vollkommen dynamisch bewirkt
wird. Die Vorrichtung weist, wie Fig. 2 zeigt, eine Sende
logik 3, eine Ausgangssteuerung 4, einen Impulsumformer 5,
einen Empfänger 6, eine Polaritätsprüfeinheit 7 sowie eine
Empfangslogik 8 auf. Die von der Steuereinheit zur Verfü
gung gestellten Eingänge in die Sendelogik 3 sind folgende:
Sendedaten TXD, Baud-Taktsignal TXC und Taktimpuls CLK. Das
Baud-Taktsignal und die Taktimpulse werden auch in die Po
laritätsprüfeinheit 7 eingegeben. Die Sendelogik 3 liefert
das Ausgangssignal OUT 1 auf Kanal 1 und das Ausgangssignal
OUT 2 auf Kanal 2, beide werden der Ausgangssteuerung 4 zu
geleitet, welche die Nachricht über den Impulsumformer 5
sendet. Die Busschnittstelle besteht aus der Ausgangssteue
rung 4, dem Impulsumformer 5 und dem Empfänger 6. Der Emp
fänger 6 überwacht die Leitung über den Impulsumformer, und
die aus Signalen IN 1 und IN 2 bestehende Empfangsnachricht
wird vom Empfänger an die Polaritätsprüfeinheit 7 und die
Empfangslogik weitergeleitet, welche ein Signal RXD aus
gibt. Die Polaritätsprüfeinheit liefert ein Polaritätssi
gnal POL, welches an die Sendelogik 3 angelegt wird, sowie
ein Haltesignal HOLD, welches in die Empfangslogik 8 ein
geht. Fig. 3 zeigt die entsprechenden Signale als Sendesi
gnale, während sie in Fig. 4a und 4b als Empfangssignale
dargestellt sind. Fig. 5 veranschaulicht das Codierprinzip
und zeigt auch das in die Steuereinheit eingegebene Emp
fangssignal RXD.
Fig. 6 zeigt ein Zeitdiagramm der Senderlogik. Es gibt zwei
interne Zeitgebersignale TT 1 und TT 2, von denen das zuerst
genannte, das Signal TT 1 während des ersten Ausgangsimpul
ses OUT 1 niedrig ist, wenn POL 1 ist, während das zweite Si
gnal TT 2 niedrig ist, während des ersten und zweiten Aus
gangsimpulses OUT 1 und OUT 2, wenn POL 1 ist. Das Polaritäts
signal POL bestimmt, welcher Kanal zuerst gesendet wird.
Die Hauptmerkmale der Übermittlungslogik sind in Fig. 9
dargestellt. Das Signal TXD wird über zwei ODER-Gatter 15
und 16 an UND-Gatter 17 und 18 angelegt, von denen die Aus
gangssignale OUT 1 und OUT 2 auf den beiden Kanälen erhalten
werden. Der andere Eingang zum ersten ODER-Gatter 15 emp
fängt das Signal TXC, während der andere Eingang des zwei
ten ODER-Gatters 16 das zweite interne Zeitgebersignal TT 2
empfängt. Die UND-Gatter 17 und 18 empfangen auch Zeitge
bersignale, die dadurch erhalten werden, daß das Signal TXC
zunächst in einer NICHT-Schaltung 19 invertiert wird, um
ein Signal XTXC zu erzeugen, welches dann an die R-Eingänge
von zwei D-Flipflops 21 angelegt wird. Diesen beiden
Flipflops wird auch das Taktsignal CLK sowie Signale zuge
leitet, die von den T 8-, T 16- und T 32-Signalen erhalten
werden, indem diese durch UND-Gatter 22 und 23 und dann ge
meinsam mit den Rückkopplungssignalen der Flipflops durch
ODER-Gatter 24 und 25 und anschließend in die Flipflops ge
leitet werden. Diese liefern die internen Zeitgebersignale
TT 1 und TT 2. In jedem Kanal wird das erste Zeitgebersignal
TT 1 in bedingungslose ODER-Gatter 26 und 27 eingegeben, an
die auch das Polaritätssignal POL vom Empfänger angelegt
wird, wobei das Signal POL für Kanal 2 von einem Schalt
kreis 28 invertiert wird. Von diesen ODER-Gattern 27 und 28
werden die Zeitgebersignale in die bereits genannten UND-
Gatter 17 und 18 weitergeleitet. Die Signale T 8, T 16 und
T 32 stammen von einem Zähler 50, der 8, 16 und 32
Taktimpulse CLK zählt.
Gemäß der obigen Beschreibung wird das Sendesignal so co
diert, daß logische "1" überhaupt nicht übermittelt werden,
während logische "0" als Signalpaar OUT 1, OUT 2 gesendet
werden. Wenn das Polaritätssignal POL "1" ist, wird das er
ste Signal OUT 1 als erstes gesendet, und umgekehrt. Das
Signal TXC wird zu Beginn jedes Bits gesendet. Mit ihm wird
der Zähler 50 zurückgestellt, der dann erneut von Null auf
wärts zu zählen beginnt. Ist das Signal TXD "0", dann wer
dend die Signale TT 1 und TT 2 zum Erzeugen der Ausgangssi
gnale OUT 1 und OUT 2 benutzt, die gemeinsam eine erheblich
kürzere Dauer haben als das vollständige Signal.
Die Arbeitsweise der Logik geht beispielhaft aus der fol
genden Wahrheitstabelle hervor, in welcher die erste Zeile
die Ausgangssituation wiedergibt, während "X" einen Zustand
wiedergibt, in welchem der logische Zustand des Signals ir
relevant ist. TXD, TXC, POL, TT 1 und TT 2 sind die Eingangs
signale, während OUT 1 und OUT 2 die Ausgangssignale sind.
Fig. 7a und 7b zeigen die Zeitdiagramme für die Empfangslo
gik in zwei verschiedenen Fällen. Das erste Empfangssignal
IN 1 wird vom Kanal 1 der Vergleichsschaltung erhalten, die
weiter unten näher beschrieben wird, während das zweite
Empfangssignal IN 2 vom Kanal 2 kommt. Das Signal RXD ist
das Empfängersignal für den Steuerteil, HOLD 1 ist das Emp
fängerhaltesignal für Kanal 1, HOLD 2 das Empfängerhaltesi
gnal für Kanal 2, POL 1 das Polaritätssignal für Kanal 1 und
POL 2 das Polaritätssignal für Kanal 2.
In Fig. 9 sind die Hauptmerkmale der Empfängerlogik und der
Polaritätsprüflogik dargestellt. Zur logischen Schaltung
gehören vier D-Flipflops 29 bis 32, die jeweils das Signal
XTXC am Anschluß R empfangen. Die Ausgänge der ersten und
zweiten Empfängerflipflops 29 und 30 liefern die Polari
tätsänderungssignale POL 1 und POL 2 für die beiden Kanäle.
Diese Signale werden über ODER-Gatter 33 und 34 an Flip
flops 35 und 36 angelegt, von deren Ausgängen Rückkopp
lungssignale in die ODER-Gatter 33 und 34 zurückgeleitet
werden. Der invertierte Ausgang des Flipflops 35 des ersten
Kanals und der Ausgang des Flipflops 36 des zweiten Kanals
werden an die Eingänge eines UND-Gatters 37 angelegt, des
sen Ausgang das Polaritätssignal POL ist.
In jedem Kanal empfangen die ersten und zweiten Flipflops
Signale, die von den Zeitgebersignalen R 1.16 und R 2.16 er
zeugt werden, und zwar auf folgende Weise. Die Zeitgebersi
gnale werden von Schaltkreisen 38 und 39 invertiert, von wo
aus sie über UND-Gatter 40 und 41 und dann durch ODER-Gat
ter 42 und 43 an das Flipflop 31 und 32 gelangen, an deren
R-Eingängen das Signal TXTC anliegt. Den anderen Eingängen
der UND-Gatter 40 und 41 werden die invertierten Ausgänge
der Flipflops 31 und 32 zugeleitet, während die anderen
Eingänge der ODER-Gatter 42 und 43 die nicht invertierten
Ausgänge der gleichen Flipflops empfangen, das heißt die
Haltesignale HOLD 1 und HOLD 2. Der invertierte Ausgang des
Flipflops 31 des ersten Kanals und das invertierte Zeitge
bersignal des zweiten Kanals geht als Eingang in ein ODER-
Gatter 44, dessen Ausgang ebenso wie der invertierte Aus
gang des ersten Flipflops 29 an die Eingänge eines UND-Gat
ter 46 angelegt werden, dessen Ausgangssignal ebenso wie
das Haltesignal HOLD 2 des zweiten Kanals in ein ODER-Gatter
48 eingegeben wird. Der Ausgang dieses Gatters dient als
Eingang zum Flipflop 29. Das entsprechende Eingangssignal
für das zweite Flipflop 30 wird auf ähnliche Weise über die
ODER-Gatter 45 und 49 und das UND-Gatter 47 erhalten. Die
Zeitgebersignale R 1.16 und R 2.16 werden von Zählern 51 und
53 erzeugt, die 16 Taktimpulse CLK zählen, wenn das Signal
IN 1 niedrig ist. Der erste Zähler 51 erhält sein Signal RST
von einem ODER-Gatter 52, an dessen Eingängen das Eingangs
signal IN 1 und das Baud-Taktsignal TXC anliegen. Ähnlich
erhält der zweite Zähler 53 sein Signal RST von einem ODER-
Gatter 54, dessen Eingänge das zweite Eingangssignal IN 2
und das Baud-Taktsignal empfangen.
Wie aus Fig. 9 hervorgeht, wird das Empfangssignal RXD von
einem ODER-Schaltkreis 56 erzeugt, an dessen Eingängen die
Haltesignale HOLD 1 und HOLD 2 anliegen und ein Signal, wel
ches von einem UND-Gatter 55 erhalten wird, dem die Ein
gangssignale IN 1 und IN 2 zugeführt werden.
Die Empfangslogik wird aktiviert, wenn eines der Eingangs
signale IN 1 und IN 2 auf niedrigen Zustand geht. Geht das
erste Empfangssignal IN 1 zuerst in den niedrigen Zustand
über, dann beginnt der dem Empfang zugeordnete Zähler 51
des Kanals 1 zu zählen. Eine gewisse Zeit lang, die kürzer
ist als die Impulsdauer T 1 gemäß Fig. 6, wird das ankom
mende Bit als logische "0" definiert, und das verursacht,
daß das Signal HOLD 1 auf hohen Zustand geht. Dies Signal
bleibt so lange hoch, wie das Bit dauert, bis der nächste
Impuls TXC auftritt. Für den Polaritätsprüfvorgang ist auch
das zweite Eingangssignal IN 2 nötig. Damit das Polaritäts
signal POL in den "1"-Zustand überwechseln kann, nachdem
das erste Eingangssignal IN 1 während der oben angegebenen
Zeitspanne niedrig war, muß auch das zweite Eingangssignal
IN 2 für die gleiche Dauer während des gleichen Bits niedrig
bleiben. Das veranlaßt das Polaritätssignal POL 1 in hohen
Zustand überzugehen, was dazu führt, daß sich das Polari
tätssignal POL zum "1"-Zustand ändert. Geht das zweite Ein
gangssignal IN 2 als erstes in tiefen Zustand, so ist die
gleiche Folge nötig, damit das Signal POL auf "0" umwech
selt; aber die dafür nötigen Signale sind die Halte- und
Polaritätssignale des Kanals 2, das heißt HOLD 2 und POL 2.
Fig. 8 ist ein Diagramm der Modulatorsteuerschaltung mit
einem Sender und einem Empfänger. In jedem Kanal wird der
Sender durch einen MOS-Feldeffekttransistor Q 1, Q verwirk
licht. Mit dem Drain jedes Transistors ist eine Diode D 1,
D 2 in Reihe geschaltet, um sicherzustellen, daß der Transi
stor keinen Verbraucher in der Leitung darstellt, wenn die
Energie abgeschaltet ist. Der Impulsumformer 5 ist an die
Anschlüsse dieser Dioden über Widerstände R 1 und R 2 ange
schlossen. Mit jeder Wicklung L 1 und L 2 an der Modulator
seite des Umwandlers ist eine Reihenschaltung aus einer
Zenerdiode D 3, D 4 und einer Diode D 5, D 6 in Reihe geschal
tet, die die Aufgabe haben, die vom Umformer erzeugte Stö
rung zu verringern. Die Mitte zwischen diesen Reihenschal
tungen ist an positive Spannung V+ und über einen Kondensa
tor C an Erde gelegt, und über einen Widerstand R 3 an den
Umformermittelpunkt zwischen den Wicklungen L 1 und L 2. Die
Widerstände schützen den Umformer vor Kurzschlüssen in den
Transistoren. Ein Bussignal VBUS wird von der an die Lei
tung angeschlossenen Umformerwicklung L 3 erhalten.
Der Empfänger ist mit Hilfe von Vergleichsschaltungen 9,
10, 13 und 14 verwirklicht. Der positive Anschluß der er
sten Vergleichsschaltung 9 ist mit dem Mittelpunkt zwischen
zwei Widerständen R 4 und R 5 verbunden, von denen einer an
die Diode D 1 angeschlossen ist, die den Transistor Q 1
schützt, während der andere geerdet ist. Die zweite Ver
gleichsschaltung 10 ist ähnlich über Widerstände R 6 und R 7
an den zweiten Kanal angeschlossen. Der negative Anschluß
jeder dieser beiden Vergleichsschaltungen ist mit einer Be
zugsspannung verbunden, die von der Spannung V+ vom Mittel
punkt einer Reihenschaltung aus Widerständen R 8 und R 9 er
halten wird. Von der Vergleichsschaltung verläuft das Si
gnal in jedem Kanal durch ein RC-Filter 11 oder 12 zum po
sitiven Anschluß einer weiteren Vergleichsschaltung 13 oder
14, die das Signal mit einer Bezugsspannung vergleicht,
welche in der vorstehend beschriebenen Weise mit Hilfe von
Widerständen R 10 und R 11 erhalten wird. Diese Vergleichs
schaltungen 13 und 14 erzeugen die Eingangssignale IN 1 und
IN 2 für die beiden Kanäle.
Betrachten wir nun den Schaltkreis in Aktion hinsichtlich
des Kanals 1, wenn ein Signal von der Leitung empfangen
wird. Wenn der Umformer ein negatives Signal erzeugt - des
sen Polarität durch die Punkte an den Wicklungen angedeutet
ist - verläuft das Signal durch die Widerstände R 1 und R 4
zu der ersten Vergleichsschaltung 9, wo es mit der Bezugs
spannung verglichen wird. Das Ausgangssignal der Ver
gleichsschaltung nimmt nunmehr niedrigen Zustand an. Dann
geht das Signal weiter durch den Filter in die zweite Ver
gleichsschaltung 13, die es wiederum mit der Bezugsspannung
vergleicht. Diese Vergleichsschaltung gibt einen negativen
Impuls IN 1 ab, wie beispielsweise in Fig. 7a gezeigt. Der
andere Kanal arbeitet auf entsprechende Weise. Mit Hilfe
der Vergleichsschaltungen und Filter zusätzlich zu den be
reits beschriebenen Zählern prüft der Empfänger die Ampli
tude und Dauer der ankommenden Impulse.
Claims (11)
1. Verfahren zur Übermittlung binärer Nachrichten über
einen seriellen Nachrichtenbus, an den mehrere Sendestatio
nen angeschlossen sind, wobei jede Station, wenn der Bus
frei ist, ein Signal übertragen kann und bei einer Signal
kollisionssituation, wenn mehrere Stationen gleichzeitig
versuchen Nachrichten zu senden, jede Station die den Bus
durchlaufende Nachricht überwacht und es nur derjenigen
Station, welche die höchste Priorität hat, erlaubt ist,
ihre Nachricht zu senden, während jede Station, die eine
niedrigere Priorität hat, welche beim Senden eines Signals
eines logischen Zustands, dem ein rezessiver Status zuge
ordnet ist, ein Signal eines logischen Zustands empfängt,
dem ein dominierender Status zugeordnet ist, ihren Über
mittlungsversuch aufgibt,
dadurch gekennzeichnet, daß alle Statio
nen ein dominierendes Signal mit der gleichen Polarität
senden, indem sie die Polarität des auf dem Bus vorhandenen
Signals erkennen und das dominierende Signal mit dieser Po
larität aussenden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die zu übermit
telnde Nachricht so codiert wird, daß nur die dominierenden
Signale gesendet werden, und daß jedes dominierende Signal
auf die gleiche Weise übermittelt wird, wobei die Form des
zu sendenden Impulses von seiner Polarität bestimmt ist.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die Signalpolari
tät während jedes Signals überwacht wird, und daß diese
Überwachungsfunktion kontinuierlich so lange aktiv ist, wie
die Station an den Bus angeschlossen bleibt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß das über den Bus
zu übermittelnde Signal aus zwei Impulsen (OUT 1, OUT 2) ge
bildet wird, und daß das zu übermittelnde Signal durch
einen Impulsumformer (5) in den Bus so eingegeben wird, daß
das Signal eine gleiche Umformerspannung sowohl in positi
ver als auch in negativer Richtung erzeugt.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Summe der
Dauer der beiden Impulse (OUT 1, OUT 2) erheblich geringer
ist als die Dauer des Signals.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Amplitude und
Dauer des empfangenen Impulses (IN 1, IN 2) überprüft wird,
um sicherzustellen, daß sie sich innerhalb im voraus fest
gelegter Grenzen befinden, ehe der Impuls angenommen wird.
7. Vorrichtung zum Durchführen des Verfahrens gemäß An
spruch 1 zur Übermittlung binärer Nachrichten über einen
seriellen Nachrichtenbus, bei der mehrere Vorrichtungen an
den Bus zum Senden und Empfangen von Nachrichten ange
schlossen sind und jede Vorrichtung, wenn der Bus frei ist,
eine Nachricht übermitteln kann, wobei die Vorrichtung
einen Empfänger (6, 8), mit dessen Hilfe im Fall einer Si
gnalkollision, wenn mehrere Vorrichtungen versuchen,
gleichzeitig Nachrichten zu senden, jede Vorrichtung die
den Bus durchlaufende Nachricht überwacht, und einen Sender
(3, 4) aufweist, der so gesteuert ist, daß im Fall einer
Kollision nur diejenige Vorrichtung, die die höchste Prio
rität hat, ihre Nachricht übermitteln kann, während jede
Vorrichtung mit niedrigerer Priorität, die beim Senden
eines Signals mit einem logischen Zustand, dem ein rezes
siver Status zugeordnet ist, ein Signal mit einem logischen
Zustand empfängt, dem ein dominierender Status zugeordnet
ist, ihren Übertragungsversuch aufgibt,
dadurch gekennzeichnet, daß in die Vorrich
tung eine Polaritätsprüfeinheit (7) eingeschlossen ist,
welche die Polarität des auf dem Bus vorhandenen Signals
erkennt und den Sender veranlaßt, ein dominierendes Signal
mit dieser Polarität auszusenden.
8. Vorrichtung nach Anspruch 7,
dadurch gekennzeichnet, daß sie einen Impuls
umformer (5) aufweist, über den die Nachricht in den Bus
eingegeben wird, und daß der Sender (3, 4) das in den Bus
auszusendende Signal aus zwei Impulsen (OUT 1, OUT 2) auf
solche Weise erzeugt, daß das Signal eine gleiche Umformer
spannung sowohl in positiver als auch in negativer Richtung
hervorruft.
9. Vorrichtung nach Anspruch 7 oder 8,
dadurch gekennzeichnet, daß der Sender so ge
steuert ist, daß die Summe der Dauer der beiden Impulse
(OUT 1, OUT 2) wesentlich geringer ist als die Dauer des Si
gnals.
10. Vorrichtung nach einem der Ansprüche 7 bis 9,
dadurch gekennzeichnet, daß sie Vergleichs
schaltungen (9, 10, 13, 14), Filter (11, 12) und Zähler
(51, 53) aufweist, mit deren Hilfe die Amplitude und Dauer
des empfangenen Impulses (IN 1, IN 2) prüfbar ist, um sicher
zustellen, daß sie sich innerhalb im voraus festgelegter
Grenzen befinden, ehe der Impuls angenommen wird.
11. Vorrichtung nach einem der Ansprüche 7 bis 10,
dadurch gekennzeichnet, daß sie einen Teil
eines seriellen Nachrichtenbus in der Vorrichtungssteueran
lage eines Aufzugs bildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI884500A FI81225C (fi) | 1988-09-30 | 1988-09-30 | Foerfarande och anordning foer att saenda meddelande i binaerform i en serietrafikbuss. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3921411A1 true DE3921411A1 (de) | 1990-04-05 |
DE3921411C2 DE3921411C2 (de) | 1996-11-07 |
Family
ID=8527125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3921411A Expired - Fee Related DE3921411C2 (de) | 1988-09-30 | 1989-06-29 | Verfahren und Vorrichtung zur Übermittlung binärer Nachrichten über einen seriellen Nachrichtenbus |
Country Status (10)
Country | Link |
---|---|
US (1) | US5063561A (de) |
JP (1) | JPH0654909B2 (de) |
AU (1) | AU618103B2 (de) |
BR (1) | BR8904864A (de) |
CA (1) | CA1334033C (de) |
DE (1) | DE3921411C2 (de) |
FI (1) | FI81225C (de) |
FR (1) | FR2637399B1 (de) |
GB (1) | GB2223381B (de) |
IT (1) | IT1235875B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19514696B4 (de) * | 1994-04-18 | 2006-03-09 | Kvaser Consultant Ab | System zur Beseitigung von Störungen bzw. zur Ermöglichung einer Hochgeschwindigkeitsübertragung in einer seriellen Bus-Schaltung sowie mit letzterer verbundene Sende- und Empfangsgeräte |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2642244B1 (fr) * | 1989-01-24 | 1991-05-03 | Peugeot | Procede et dispositif d'acces hierarchise a un reseau de transmission d'informations |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
FR2664771B1 (fr) * | 1990-07-10 | 1992-09-18 | Alcatel Business Systems | Procede et agencement de transmission par bus. |
CA2080568A1 (en) * | 1991-10-15 | 1993-04-16 | Toshitaka Hara | Multiplex transmission method and a synchronizing method in multiplex transmission |
US5341480A (en) * | 1992-04-09 | 1994-08-23 | Apple Computer, Inc. | Method and apparatus for providing a two conductor serial bus |
TW362178B (en) * | 1997-01-30 | 1999-06-21 | Nxp Bv | Electronic apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2106358A (en) * | 1980-09-08 | 1983-04-07 | Hewlett Packard Co | Method of multiple signal collision detection on a transmission line |
WO1985005234A1 (en) * | 1984-05-07 | 1985-11-21 | D.A.V.I.D. Systems, Inc. | High-speed digital loop transceiver |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3863025A (en) * | 1973-04-25 | 1975-01-28 | Gte Automatic Electric Lab Inc | Data transmission method |
FR2301137A1 (fr) * | 1975-02-14 | 1976-09-10 | Telecommunications Sa | Procede et dispositif pour la formation d'un signal bipolaire de rapport cyclique 1/2 |
IT1144160B (it) * | 1981-03-12 | 1986-10-29 | Cselt Centro Studi Lab Telecom | Sistema di accesso multiplo di terminali su una linea telefonica numerica |
US4569046A (en) * | 1983-07-18 | 1986-02-04 | Northern Telecom Limited | Method of, and a terminal for, transmitting bytes to a bus |
US4723239A (en) * | 1984-05-12 | 1988-02-02 | Honeywell Gmbh | Serial bus system and method for selection of bus subscribers |
AU583316B2 (en) * | 1984-11-13 | 1989-04-27 | Alcatel N.V. | Apparatus for masterless collision detection |
EP0187503A3 (de) * | 1984-12-31 | 1987-08-19 | Xerox Corporation | Nachrichtensystem mit Gemeinschaftsleitung |
JPS61281644A (ja) * | 1985-06-06 | 1986-12-12 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
US4715031A (en) * | 1985-09-23 | 1987-12-22 | Ford Motor Company | Vehicular data transfer communication system |
US4739323A (en) * | 1986-05-22 | 1988-04-19 | Chrysler Motors Corporation | Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation |
DE3621105A1 (de) * | 1986-06-24 | 1988-01-07 | Vdo Schindling | Verfahren zur uebertragung von informationen zwischen selbstaendigen teilnehmern eines systems ueber eine serielle schnittstelle und anordnung zur durchfuehrung des verfahrens |
EP0275464B1 (de) * | 1986-12-11 | 1992-02-19 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Sende-Empfangs-Einrichtung für ein Busleitungssystem |
US4860311A (en) * | 1987-05-01 | 1989-08-22 | Cpt Corporation | Method and apparatus for automatically converting input pulse train signals to output signals of desired polarity |
US4768189A (en) * | 1987-06-17 | 1988-08-30 | Bell Communications Research, Inc. | High capacity communication utilizing static, OR-type channels |
US4910628A (en) * | 1987-11-13 | 1990-03-20 | Mitsubishi Denki Kabushiki Kaisha | Terminal unit in information transmission system |
-
1988
- 1988-09-30 FI FI884500A patent/FI81225C/fi not_active IP Right Cessation
-
1989
- 1989-06-13 GB GB8913504A patent/GB2223381B/en not_active Expired - Fee Related
- 1989-06-22 AU AU36754/89A patent/AU618103B2/en not_active Ceased
- 1989-06-29 DE DE3921411A patent/DE3921411C2/de not_active Expired - Fee Related
- 1989-06-30 JP JP1167186A patent/JPH0654909B2/ja not_active Expired - Lifetime
- 1989-07-26 IT IT8912557A patent/IT1235875B/it active
- 1989-09-22 FR FR8912457A patent/FR2637399B1/fr not_active Expired - Fee Related
- 1989-09-26 BR BR898904864A patent/BR8904864A/pt not_active IP Right Cessation
- 1989-09-27 CA CA000613581A patent/CA1334033C/en not_active Expired - Fee Related
- 1989-09-27 US US07/413,523 patent/US5063561A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2106358A (en) * | 1980-09-08 | 1983-04-07 | Hewlett Packard Co | Method of multiple signal collision detection on a transmission line |
WO1985005234A1 (en) * | 1984-05-07 | 1985-11-21 | D.A.V.I.D. Systems, Inc. | High-speed digital loop transceiver |
Non-Patent Citations (2)
Title |
---|
DE-B: BÖCKER, Peter: ISDN Das diensteintegrierendedigitale Nachrichtennetz, Springer Verlag, Berlin Heidelbert New York Tokyo 1986 * |
Firmenschrift: Intel Corporation 1987, Advance Information, 82C900 Architectural Overview * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19514696B4 (de) * | 1994-04-18 | 2006-03-09 | Kvaser Consultant Ab | System zur Beseitigung von Störungen bzw. zur Ermöglichung einer Hochgeschwindigkeitsübertragung in einer seriellen Bus-Schaltung sowie mit letzterer verbundene Sende- und Empfangsgeräte |
Also Published As
Publication number | Publication date |
---|---|
GB2223381A (en) | 1990-04-04 |
GB8913504D0 (en) | 1989-08-02 |
AU3675489A (en) | 1990-04-05 |
CA1334033C (en) | 1995-01-17 |
FR2637399B1 (fr) | 1993-06-25 |
FR2637399A1 (fr) | 1990-04-06 |
GB2223381B (en) | 1992-12-02 |
IT1235875B (it) | 1992-11-23 |
FI884500A (fi) | 1990-03-31 |
IT8912557A0 (it) | 1989-07-26 |
JPH0654909B2 (ja) | 1994-07-20 |
AU618103B2 (en) | 1991-12-12 |
JPH02122748A (ja) | 1990-05-10 |
US5063561A (en) | 1991-11-05 |
FI81225B (fi) | 1990-05-31 |
FI884500A0 (fi) | 1988-09-30 |
FI81225C (fi) | 1990-09-10 |
BR8904864A (pt) | 1990-05-08 |
DE3921411C2 (de) | 1996-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0658258B1 (de) | Netzwerkschnittstelle | |
DE3027579C2 (de) | ||
DE3921411C2 (de) | Verfahren und Vorrichtung zur Übermittlung binärer Nachrichten über einen seriellen Nachrichtenbus | |
DE2246426C3 (de) | Verfahren und Schaltungsanordnung zum Überprüfen von empfangenen Fernsteuerbefehlen | |
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE2351013B2 (de) | Nachrichtenuebermittlungssystem | |
DE69029385T2 (de) | Vorrichtung zur seriellen signalübertragung und verfahren zum steuern der polaritätsfestlegung | |
DE60110128T2 (de) | Sender mit aktivem differenzabschluss | |
DE3341904A1 (de) | Verfahren und vorrichtung zur asynchronen datenuebertragung | |
DE2705779A1 (de) | Wiederholer fuer den empfang und die uebertragung von daten | |
DE2156873C3 (de) | Verfahren und Vorrichtung zur Fernsteuerung mittels den einzelnen Befehlen zugeordneten Impulsbildern | |
DE102009050692B4 (de) | Sicherheits-Kommunikationssystem zur Signalisierung von Systemzuständen | |
DE69532069T2 (de) | Schnittstellenvorrichtung zwischen Haus-Netzwerkübertragungsmedien | |
EP0063638B1 (de) | Digital-Fernmeldesystem | |
EP0110015B1 (de) | Verfahren zur Steuerung des Zugriffs von Datenübertragungseinrichtungen auf eine gemeinsame Busleitung | |
DE4331038C2 (de) | Verfahren zur Zugriffssteuerung für Mehrpunktverbindungen nach Kollisionen von Informationspaketen | |
DE3621105A1 (de) | Verfahren zur uebertragung von informationen zwischen selbstaendigen teilnehmern eines systems ueber eine serielle schnittstelle und anordnung zur durchfuehrung des verfahrens | |
DE3205948A1 (de) | Datenkommunikationssystem | |
DE19515384C2 (de) | Schaltungsanordnung, welche den gleichzeitigen Sendezugriff mehrerer Geräte auf einen Datenbus reduziert | |
DE2430760A1 (de) | Hdb3-codec | |
DE4124733C2 (de) | Datenübertragungssystem | |
EP0403856B1 (de) | Verfahren und Schaltungsanordnung zur Übertragung eines Hilfsdatenstroms | |
DE978053C (de) | System zur drahtlosen Übermittlung von Nachrichten | |
DE2218007C3 (de) | Schaltungsanordnung zur Übertragung von codierten Signalen | |
DE1294989B (de) | Verfahren und Schaltungsanordnungen zur digitalen Datenuebertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H04L 12/40 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |