DE1294989B - Verfahren und Schaltungsanordnungen zur digitalen Datenuebertragung - Google Patents

Description

Datensignale zu analysieren und wiedererkennbar zu io Induktionsimpulszüge werden Schaltungsanordnunmachen imstande ist. Dazu werden im Sender und gen zur sende- und empfangsseitigen Durchführung im Empfänger Taktgeber verwendet, welche Takt- der Verfahren angegeben.

signale hinreichend konstanter Übereinstimmung ab- In den Zeichnungen sind die Grundlagen der vorgeben, liegenden Erfindung sowie die ins einzelne gehenden

Andererseits ist es bei der Impulsdatenübertragung 15 Ausführungsbeispiele eines Senders und eines Emperforderlich, zu übertragende Daten, die in der Regel fängers, die mit dem erfindungsgemäßen Prinzip als Gleichspannungspegelsignale aus datenverarbeitenden Maschinen anfallen, der Charakteristik
des zur Verfugung stehenden Ubertragungskanals
anzupassen. Auf der Empfangsseite ist es dann zu- 20 werden,
meist erwünscht, Signale im ursprünglichen Gleich- F i g. 2 die Signale auf der Sendeseite in Abhängig-

spannungspegelcode wiederzugewinnen. Dazu werden dem Stande der Technik entsprechend zumeist aufwendige Modulatoren und Demodulatoren verwendet. Dabei wurden gemäß dem Stande der Technik Einrichtungen bekannt, welche neben der Übertragung von Datenimpulsen gleichzeitig die zusätzliche übertragung von Taktkriterien über den Ubertragungskanal gestatten. Es wurde dazu vorgeschlagen, empfangsseitig die erforderlichen Taktkriterien aus den empfangenen Datenimpulsen selbst abzuleiten. Solche

arbeiten, dargestellt. Es zeigt

F i g. 1 die allgemeine Form der Datensignale, wie sie nach der übertragung über einen Kanal empfangen

Einrichtungen haben aber wiederum den Nachteil, daß die übertragbaren Datenfolgen eingeschränkt sind. Bei langen Folgen von Einsen oder Nullen ist die Synchronisation nicht gewährleistet.

Den hohen Aufwand üblicher Modulatoren und Demodulatoren und auch die angedeuteten Einschränkungen in der Datenfolge zu vermeiden, ist eine Aufgabe, die der vorliegenden Erfindung zugrunde liegt.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß binäre Datenelemente in Form aperiodischer Induktionsimpulszüge übertragen werden, die aus je einem kennzeichnenden Hauptimpuls vorgegebener

keit von der Einstellung der wählbaren Zeitkonstanten,

F i g. 3 eine schematische Darstellung der wesentlichsten Schaltkreise auf der Sendeseite,

F i g. 4 eine schematische Darstellung der wesentlichsten Schaltkreise auf der Empfangsseite,

F i g. 5 ein Zeitdiagramm der Signale, die an den einzelnen Punkten auf der Empfangsseite gemäß F i g. 4 auftreten,

F i g. 6 eine ins einzelne gehende Darstellung des als Beispiel gewählten Senders,

Fig. 6 a das Zeitdiagramm einer zu übertragenden Datenfolge, die zur Erklärung der Funktionen gemäß F i g. 6 dient,

Fig. 6b eine schematische Darstellung eines Elementarschaltkreises, der sowohl für den Sender gemäß F i g. 6 als auch für den Empfänger gemäß F i g. 7 vorgeschlagen wird, und

F i g. 7 eine ins einzelne gehende Darstellung des als Ausführungsbeispiel gewählten erfindungsgemäßen Empfängers.

Das gewählte Datensignalbeispiel gemäß Fig. 6a besteht aus einer Reihe logische Einsen bedeutender positiver Impulse und aus negativen Impulsen, die

Polung und mindestens einem Nachimpuls kleinerer 45 logische Nullen darstellen. Die übertragung von Amplitude, deren erster entgegengesetzter Polung Daten, so wie sie gezeichnet sind, würde die Uberzum vorangehenden Hauptimpuls ist, bestehen, daß tragung von Gleichstrompegeln erfordern, was mit dabei Induktionsimpulszüge mit positivem Haupt- der Durchlaßcharakteristik von Leitungen und Uberimpuls Datenelementen der einen Binärwertigkeit tragern nicht vereinbar ist. Um die somit gegebenen und Induktionsimpulszüge mit negativem Haupt- 50 Schwierigkeiten zu umgehen, wird nach dem erfinimpuls Datenelementen der entgegengesetzten Binär- dungsgemäßen Verfahren eine mittels Differenzierschaltkreisen durchgeführte Signalumformung gemäß F i g. 2 bewirkt. Wenn ein rechteckförmiges Signal einem Arbeitswiderstand über einen übertrager zu-55 geführt wird, wird der pegelmäßige Endzustand theoretisch erst nach einer unendlich langen Zeit erreicht. Wenn jedoch die verwendeten Bauteile, insbesondere die Induktanz des Übertragers, so bemessen sind, daß sie eine verhältnismäßig kleine Zeitkonstante

latoren, die Amplituden-, Frequenz- oder Phasen- 60 gewährleisten, dann ist die Amplitude der Spannung modulation und entsprechende Demodulation durch- am Arbeitswiderstand bereits nach einer kurzen Zeit führen, arbeiten. Ein weiterer, sehr wichtiger Vorteil abgeklungen. Die Größe dieser Zeit kann der geist die gleichzeitige übertragung von Synchroni-. wählten Datensignalfolgefrequenz angepaßt werden, sationskriterien zum Empfänger, bei der keinerlei In einem Fall, d.h. bei einer großen Zeitkonstante, Einschränkungen bezüglich eventueller Monotonie 65 führt die übertragung einer monotonen Folge von aufeinanderfolgender Binärdaten gegeben sind. gleichbleibenden logischen Signalen, z. B. die Uber-

Eine vorteilhafte, aufwandsparende Möglichkeit, tragung einer Datenfolge 1111100000, wie in F i g. 2a die dabei gegeben ist, ist dadurch gekennzeichnet, daß gezeigt, zunehmend zur Gefahr einer fehlerhaften

Wertigkeit zugeordnet werden und daß auf der Empfangsseite die zu übertragenden Datenelemente unter Erkennung der Polung der einlaufenden Hauptimpulse wiedergewonnen werden.

Die mit der Erfindung erzielbaren Vorteile sind, daß Verfahren und Schaltungsanordnungen für eine digitale Datenübertragung angegeben werden können, welche ohne aufwendige Modulatoren und Demodu-

Auswertung (s. dazu Fig. 2 b). Die Auswertungsschaltkreise haben einen Schwellpegel, und wenn die letzten Impulse kleiner sind als dieser Schwellpegel, besteht die Gefahr, daß sie gegebenenfalls nicht erkannt werden. Die Benutzung einer kleinen Zeitkonstante, die z. B. in der gleichen Größenordnung wie die Periode der Signalfolgefrequenz liegt, ermöglicht eine Umgehung dieser Schwierigkeiten. Alle Impulse werden dann mit dem gleichen Pegel oder mit nahezu dem gleichen Pegel erscheinen, zumindest aber mit einem Pegel, der gemäß Fi g. 2c ordnungsgemäß ausgewertet werden kann.

Das erfindungsgemäße Verfahren bietet sogar eine Hilfe, wenn die Zeitkonstante gegenüber der Signalperiode hoch ist, wie noch beschrieben werden soll. Dabei ergibt sich in bezug auf die Einstellung der Zeitkonstante ein größerer Spielraum. Die Datensignale haben nach dem Durchlaufen des Ubertragungskanals, der hohe Frequenzen besonders stark dämpft, die Form von logischen Einsen oder Nullen gemäß Fig. 1. Sie weisen eine relativ hohe Amplitude bei kurzer Impulsdauer auf, was sich aus der Differenzierung ,der vorderen Signalflanke ergibt. Ein oder unter Umständen einige Differentationssignale geringerer Amplitude aber längerer Dauer werden nachgeschleppt. Dabei ergibt sich ein Signal mit einem Frequenzspektrum, das sich aus der Bandbreite des Ubertragungskanals ergibt. Die Gleichspannungskomponente ist dabei Null. Solche Signale werden durch die Verwendung eines Übertragers kleiner Induktanz als Kanalabschluß erzielt. Etwas ähnliches läßt sich auch erreichen durch die Parallelschaltung einer kleinen Induktanz zur Primärwicklung eines üblichen Leitungsübertragers.

Die vorliegende Erfindung läßt sich an Hand der schematischen Darstellung eines Ausführungsbeispiels gemäß F i g. 3 erklären. Mit der dort abgebildeten Schaltungsanordnung können die erfindungsgemäßen Aufgaben gelöst werden, indem durch die Primärwicklung des Leitungsübertragers Tr ein positiver oder ein negativer Impuls geschickt wird, der eine binäre »Eins« oder eine binäre »Null« darstellt. Diese Schaltungsanordnung enthält einen Leitungsübertrager Tr, dessen Primärwicklung Lp eine kleine Induktanz L parallel geschaltet ist. Der Mittelabgriff der Primärwicklung ist über eine Leitung χ mit einem Taktgenerator G verbunden, welcher durch eine in der Zeichnung nicht weitergehend dargestellte Taktgabe gesteuert wird. Beide Endpunkte der Primärwicklung Lp sind über Leitungen y und ζ mit den Kollektoren zweier Transistoren T2 und Tl verbunden, deren Emitter an einem gemeinsamen Bezugspotential liegen, im gezeigten Beispiel an Erde. Die Basis des Transistors T1 ist mit einem Punkt 41 verbunden, der einerseits über einen Widerstand R 1 mit einer negativen Vorspannungsquelle — FIl und andererseits mit der Kathode einer Diode Dl verbunden ist. Die Anode der Diode D1 führt zu einem Punkt 51 und vor dort über einen Widerstand R 2 zu einer positiven Spannungsquelle + F10 einerseits und andererseits zur Anode einer Diode Dl, deren Kathode den ersten Signaleingangspunkt el bildet. In gleicher Weise ist am entgegengesetzten Endpunkt der Primärwicklung Lp des Leitungsübertragers ein Transistor Tl vorgesehen, der über einen Punkt 61 einerseits über einen Widerstand R 3 mit der negativen Vorspannungsquelle — FIl und auf der anderen Seite mit der Kathode einer Diode D3 verbunden ist. Die Anode der Diode D 3 ist über einen Punkt 71 und einen Widerstand R4 mit der positiven Spannungsquelle + F10 und andererseits mit der Anode einer Diode D4 verbunden, deren Kathode den zweiten Signaleingangspunkt el bildet.

Die Sekundärwicklung Ls des Leitungsübertragers Tr ist mit der Impedanz Zc abgeschlossen, welche dem Wellenwiderstand des Ubertragungskanals entspricht. Der Ubertragungskanal möge entweder ein koaxiales Kabel sein, aus verdrillten und abgeschirmten Leitern bestehen oder aus zwei koaxialen Kabeln gebildet werden, deren Innenleiter jeweils mit einem Endpunkt der Sekundärwicklung Ls und deren Mantel mit Erde verbunden sind. Die Funktion der Schaltungsanordnung soll unter der Annahme beschrieben werden, daß das Potential am zweiten Signalanschlußpunkt el gleich der gewählten Bezugsspannung und das Potential am ersten Signaleingangspunkt e 1 positiv ist. Die Schaltkreiselemente sind so gewählt, daß beim Anliegen der vorbeschriebenen Potentiale die Diode D1 gesperrt ist und der Strom, der über den Widerstand Rl fließt, einen Basisstrom für den Transistor T1 hergibt. Der Transistor T1 ist in Emitterschaltung angeordnet, womit der eine Endpunkt der Primärwicklung Lp über die Leitung ζ auf ein Potential gebracht wird, das dem über den Transistor T1 emitterseitig angelegten Bezugspotential, im betrachteten Falle Erde, angenähert ist. Nullpotential am zweiten Signaleingangspunkt el spannt die Basis des Transistors T1 so vor, daß dieser gesperrt ist und über die Leitung y an den zugehörigen Endpunkt der Primärwicklung Lp des Leitungsübertragers Tr eine hohe Impedanz anlegt.

Wenn in diesem Zustand der Taktgenerator G einen positiven Impuls an den Mittelabgriff der Primärwicklung Lp anlegt, fließt ein Strom ί 1 im Uhrzeigersinne durch die halbe Primärwicklung und weiter über die Leitung ζ und den Transistor T1 nach Erde ab. Das Ende der Primärwicklung Lp, welches mit dem Transistor Tl verbunden ist, ist dabei positiv gegenüber dem anderen Ende, das mit dem Transistor T1 verbunden ist. Ein Induktionsstrom /3 fließt durch die parallelgeschaltete Spule L, währenddem ein sekundärseitig induzierter Strom /2 in den Wellenwiderstand Zc des Ubertragungskanals geschickt wird. Wenn der Impuls vom Taktgenerator G zu Ende geht, fließt der Strom /3 noch kurze Zeit weiter. Die Polung der Endpunkte der Primärwicklung und ebenso der Strom /2 durch die Sekundärwicklung und den Wellenwiderstand Zc kehren sich um. Dabei wird das Potential der Leitung y negativ, und durch den Transistor Tl wird ein Strom gezogen. Der dabei durch den Transistor Tl fließende Strom ist jedoch klein im Verhältnis zu dem vorher geflossenen Strom durch den Transistor T1. Dieser beschriebene Verlauf der Ströme als positiver Hauptimpuls und kleinerer negativer Nachimpuls ist definiert für die übertragung einer binären »Eins«. Die Ubertragung einer binären »Null« wird in ähnlicher Weise, jedoch mit umgekehrten Bedingungen, Spannungen und Strömen durchgeführt. Die Ansteuerung erfolgt in diesem Falle nicht über den ersten Signaleingangspunkt e 1, sondern über den zweiten Signaleingangspunkt el. -Da die Gesamtschaltungsanordnung um den Mittelabgriff der Primärwicklung Lp des .Übertragers Tr symmetrisch aufgebaut ist, sind sämtliche Ströme und Spannungen, die in den beiden Fällen

einer »Eins« oder einer »Null« auftreten, identisch im Verlauf, jedoch vorzeichenumgekehrt.

Die gegebene Beschreibung des Funktionsprinzips läßt erkennen, daß die wesentliche Aufgabe der beiden Stromkreise auf den beiden Seiten der Primärwicklung Lp ist, entweder den einen oder den anderen Endpunkt der Primärwicklung Lp im Sinne der zu übertragenden Daten mit Bezugspotential zu verbinden. Es könnte auch eine beliebige andere Schaltungsanordnung, die dieselben Funktionen durchführt, angewandt werden.

Im folgenden soll das Grundprinzip des Empfangers einerseits an Hand der Grundschaltung gemäß Fi g. 4 und andererseits an Hand eines gesendeten Datensignalbeispiels 1101001 gemäß Fig. 5 beschrieben werden. Dies ist ein Signalbeispiel, das der Einfachheit der Beschreibung wegen gewählt wurde.

Der Empfänger gemäß F i g. 4 enthält einen Leitungsübertrager Tr 2, der dem auf der Sendeseite entspricht. Er kann auf seiner Übertragungskanalseitigen Primärwicklung ebenfalls einen Mittelabgriff aufweisen, der geerdet wird. Diese Mittelabgriffserdung hat im wesentlichen keinen Einfluß auf das Funktionsprinzip bei der Verwendung eines symmetrischen Ubertragungskanals, der aus zwei koaxialen Kabeln besteht, deren beide Innenleiter auch auf der Empfängerseite mit den Anschlüssen des Leitungsübertragers verbunden sind, währenddem die Mäntel der koaxialen Leitungen ebenso wie der Leitungsübertrager - Primärmittelabgriff mit einem Bezugs- potential verbunden sind, im vorliegenden Beispiel mit Erde. Eine solche Anordnung neutralisiert bis zu einem gewissen Ausmaß den Einfluß des Ubersprechens.

Die Sekundärseite des Leitungsübertragers Tr 2 weist ebenfalls einen Mittelabgriff auf, der mit Erde verbunden ist, wohingegen die Endpunkte dieser Wicklung die Basen der beiden Transistoren T3 und TA treiben, deren Emitter miteinander verbunden sind. Beide Emitter sind über einen gemeinsamen Widerstand RIO an eine negative Spannungsquelle — FIl gelegt. Ein Kondensator C liegt parallel zu diesem gemeinsamen Widerstand R10. Der Kollektor des Transistors Γ 3 ist über den Punkt 15 und einen Widerstand R13 mit einer positiven Spannungsquelle + V10 verbunden. Der Kollektor des Transistors T4 ist über den Punkt 16 und einen Widerstand R14 mit der positiven Spannungsquelle + V10 verbunden. Der Punkt 15 ist mit dem Einschalteingang α einer Verriegelungsschaltung 14 verbunden, währenddem der Punkt 16 deren Rückstelleingang b steuert. Parallel dazu treiben die Kollektoren der beiden Transistoren Γ3 und TA die beiden Eingänge einer Oder-Schaltung 11, deren Ausgang über einen Schwingkreis 12 zum Eingang eines Begrenzers 13 führt. Der Schwingkreis 12 ist auf die Frequenz des sendeseitigen Taktgenerators G abgestimmt.

Die Funktionsweise dieses Empfängers wird im folgenden unter Zugrundelegung der erwähnten Datensignalfolge gemäß der Erklärung von Fig. 3 beschrieben. Der Kondensator C wird jeweils über die Transistoren T 3 oder TA, je nachdem, welcher von beiden ein Eingangssignal erhält, auf einen maximalen Wert aufgeladen. Da die Emitter der beiden Transistoren Γ3 und TA parallel liegen, wird die Aufladung des Kondensators C durch beide gleichermaßen mit derselben Potentialrichtung durchgeführt. Wenn der Kondensator C einmal auf seinen Maximalwert aufgeladen ist, spannt er die Emitter beider Transistoren T3 und TA gemäß Fig. 5a vor. Da die Entladezeitkonstante des Kondensators C in bezug auf die Periode der Datensignale groß gewählt ist, werden nur wirkliche Maximalwerte, die eine binäre »Eins« oder »Null« darstellen, an den Kollektoren der beiden Transistoren Γ3 und TA gemäß Fi g. 5b und 5 c gewertet. Die dabei gewonnenen Kollektorsignale werden zu den Eingängen der Oder-Schaltung 11 geführt, deren Ausgang (Fig. 5d) über den Schwingkreis 12 mit dem Begrenzer 13 verbunden ist, der durch Beschneidung der ihm zugeführten Sinuswelle Taktsignale (Fig. Si) erzeugt. Damit wird ein exakt mit den empfangenen Datensignalen ausgerichtetes Taktgebersignal gewonnen. Die Synchronisation wird vermittels des kontinuierlichen Weiterschwingens des Schwingkreises 12 aufrechterhalten, auch wenn Datenimpulse zwischendurch kurzzeitig ausfallen sollten.

Die Ausgangssignale der beiden Transistoren T 3 und TA an den Punkten 15 und 16 werden ebenfalls zur Steuerung der Verriegelungsschaltung 14 benutzt, mit deren Hilfe die Wiedergewinnung der Daten durchgeführt wird. Dabei ist zu beachten, daß der Datenausgangspegel der Verriegelungsschaltung 14 nur wechselt, wenn ein aktiver Wechsel in den EinBedingungen der beiden Transistoren Γ3 und TA auftritt. Die gewählte Art und Weise der Datenwiedergewinnung bietet dabei den zusätzlichen Vorteil der Neutralisierung von Störeffekten, die bei einer möglichen Überlappung von zwei aufeinanderfolgenden Signalen auftreten können. Dies z. B., wenn die Zeitkonstante der Leitungsübertrager größer sein sollte als die gewählte Signalperiode. Dann wäre tatsächlich bei zwei aufeinanderfolgenden Signalen mit gleicher Bitwertigkeit die Impulsspitze des zweiten Signals kleiner als die des vorangehenden und könnte durch einen auf einen Schwellwert ansprechenden Stromkreis nicht mit Sicherheit richtig erkannt werden. Dies stört bei der verwendeten Methode nicht. Wenn andererseits ein nachfolgend übertragenes Bit vom vorangehend übertragenen verschieden ist, führt eine eventuelle Überlappung nur zu einer Erhöhung des Impulsmaximalwertes. Erst eine Überlappung mit dem dritten in der Folge übertragenen Bit könnte sich störend auswirken, aber eine vorzusehende Einstellmöglichkeit der kritischen Zeitkonstartte umgeht gegebenenfalls auftretende Schwierigkeiten.

Ein Ausführungsbeispiel der Erfindung soll nun ins einzelne gehend an Hand der Fig. 6, 6a, 6b und 7 beschrieben werden, die einen als Beispiel gewählten erfindungsgemäßen Sender und Empfänger in Einzelheiten darstellen.

Dem Fachmann sind die Vorteile geläufig, die sich ergeben, wenn zur Durchführung von verschiedenen notwendigen logischen Funktionen gleiche Grundschaltkreise verwendet werden können. Ein entsprechend aufgebauter Grundschaltkreis (Fig. 6 b), der als »Nicht-Und-Schaltung« bezeichnet werden kann, führt gleichzeitig Und- und Inversionsfunktionen aus. Nur das Vorhandensein eines hohen Signalpegels an allen drei Eingängen 2, 3 und 4 erzeugt einen hohen Signalpegel am Ausgang der drei in Und-Schaltung verbundenen Dioden D 2, D3 und DA, welcher seinerseits über die Diode D1 weitergeführt wird. Plusbedingung über Diode D1 öffnet den Transistor T und bewirkt damit einen niederen Signalausgangspegel an den verbundenen Punkten 5-6, wo-

mit auch die Inversionsfunktion dieser Nicht-Und-Schaltung erklärt ist. Wenn nur einer der drei Eingänge 2, 3 und 4 und der Ausgangspunkt 5 benutzt werden, kann eine solche Nicht-Und-Schaltung die Aufgabe einer der beiden Transistorenschaltungen gemäß Fig. 3 übernehmen. Die Sektion 20 a in F i g. 6 erübrigt sich somit, noch einmal beschrieben zu werden.

Die nachfolgende Beschreibung des Senders gemäß F i g. 6 wird daher auf die Funktionsbeschreibung der in den Sektionen 20 b und 20 c enthaltenen Elemente beschränkt, die einerseits die notwendigen Signalpegel für die beiden Eingangspunkte el und el der Sektion 20 a als Funktion der zu übertragenden Daten unter Steuerung einer entsprechenden Taktgabe und andererseits auch die Taktgeneratorimpulse für den Mittelabgriff der Primärwicklung Lp des Leitungsübertragers Tr erzeugen. Das gleichzeitige Auftreten eines logischen »Eins«-Pegels an den Eingängen Daten, Takt und Tor bewirkt eine logische »Null« am Ausgang einer Nicht-Und-Schaltung &3, der mit dem Eingang 2 einer Nicht-Und-Schaltung &2 verbunden ist und somit an deren Ausgang 5-6 eine logische »Eins« erzeugt. Diese »Eins« wird einerseits zum Eingangel der Sektion 20 a und andererseits zum Eingang 3 einer Nicht-Und-Schaltung & 1 geführt, welche mit der gleichzeitig vorhandenen »Eins« des Tor-Pegels eine logische »Null« am Ausgang 5-6 der Nicht-Und-Schaltung & 1 bewirkt. Damit wird eine aus den Nicht-Und-Schaltungen & 1 bis &5 aufgebaute Verriegelungsschaltung eingeschaltet; dieses Einschalten spielt sich zu Beginn einer positiven Halbperiode des Taktsignals ab, dessen Verlauf gemäß Fig. 6 a angegeben ist. Die Vorkehrung des Inverters &5 bewirkt an seinem Ausgang 5 die Abgabe eines »Eins«-Signalpegels. Wenn der binäre Datenpegel am Sendereingang wechselt, kehren sich die. Zustände der Nicht-Und-Schaltung &3 einerseits und der Nicht-Und-Schaltungen &4 und &5 andererseits um; der Zustand der beiden Nicht-Und-Schaltungen & 1 und & 2 wechselt, womit ebenfalls eine Umkehrung der logischen Zustände an den Eingangspunkten ei und el der Sektion 20a bewirkt wird. Dabei ergibt sich ein übertragenes Signal umgekehrter Binärwertigkeit zum vorangehend gesendeten Signal. Die Verwendung eines Taktsignals am Eingang »Takt« der beschriebenen zusammengesetzten Verriegelungsschaltung gestattet einen taktbestimmenden Einfluß auf die logischen Zustände an den beiden Punkten el und el.

Bei der Betrachtung der logischen Funktionen der gemäß F i g. 3 gegebenen Schaltkreise wurde erwähnt, daß die zu sendenden Ausgangsimpulse durch einen Impuls vom Taktgenerator G im Sinne der logischen Zustände an den Eingangspunkten e 1 und el erzeugt werden und daß auf jeden Hauptimpuls ein Nachimpuls kleinerer Amplitude folgt. Die beschriebenen Taktgeneratorimpulse werden synchron mit den Taktsignalen am Sendereingang erzeugt. Diese Aufgabe wird gemäß Sektion 20 c durchgeführt, die über den Eingang 2 einer Nicht-Und-Schaltung &8 die Taktsignale aufnimmt. Während eines »Eins«-Pegels am Eingang der Nicht-Und-Schaltung &8 herrscht ein »Null«-Pegel an ihrem Ausgang 5. Dabei wird ein Kondensator C1 entladen und die Sperrung eines Transistors Γ 20 aufgehoben, womit wiederum ein Transistor T 21 leitend wird und einen »Eins«-Pegel an seinem Emitter abgibt. Ein taktsynchroner, positiver Impuls wird somit dem Mittelabgriff der Primärwicklung Lp des Leitungsübertragers Tr zugeführt.

Der Empfänger auf der anderen Kanalseite, der die s ausgesandten Datensignale, deren Spektrum und Gleichstrompegellosigkeit dem Ubertragungskanal angepaßt ist, wiederherstellt, wird im folgenden gemäß F i g. 7 beschrieben. Ein Teil der F i g. 7 ist bereits an Hand der F i g. 4 erläutert worden. Die Bauteile, die in beiden Figuren die gleichen Funktionen erfüllen, sind mit gleichen Bezugszeichen versehen und werden nicht noch einmal beschrieben. Ein Widerstand R 50 parallel zur Sekundärwicklung des Leitungsübertragers TrI dient zur Anpassung des Eingangspegels und der Eingangsimpedanz an die Erfordernisse des Übertragungskanals. Widerstände R51 und RSV und Dioden/750 bis D55 schützen die Schaltungsanordnung eingangsseitig gegenüber unerwünscht hohen Spannungsspitzen, die über den Ubertragungskanal gelegentlich einlaufen. Einige Schaltungselemente, so z. B. die Nicht-Und-Schaltungen & 11 bis & 15, sind als schematische Blockschaltungen dargestellt, wobei jeder einzelne Block Funktionen erfüllt, wie sie schon beim Sender beschrieben wurden. Die Nicht-Und-Schaltungen & 11 bis &14 bilden die gemäß Fig.4 beschriebene Verriegelungsschaltung 14. Eine geringfügige Ab wandlung dieser Verriegelungsschaltung soll an dieser Stelle bezüglich der gleichzeitigen Verwendung der Taktsignale an den Eingängen 2 der Nicht-Und-Schaltungen & 11 und & 12 genannt werden. Dadurch wird nicht nur die Synchronisation des Empfängers, sondern auch eine Neutralisierung von sporadischen Signalen bewirkt, die während der negativen HaIbperioden des Taktsignals auftreten könnten. Der Betrieb der Verriegelungsschaltung, die die ursprünglichen Daten in der gemäß dem Stande der Technik bekannten »NRZ«-Methode wiedergewinnt und über ihren Ausgang abgibt, soll kurz unter Bezugnahme auf das Beispiel gemäß F i g. 5 beschrieben werden.

Bei der vorangegangenen Beschreibung des Empfängerprinzips wurden Signale an den Punkten 15 und 16 in Verbindung mit den Transistoren Γ 3 und TA genannt, die als empfangene »Eins«- und »Null«- Daten zu betrachten sind. Um eine Betriebsweise nach der sogenannten positiven Logik zu ermöglichen, führen die beiden Transistoren Γ50 und T51 eine Invertierung durch. Zum Zeitpunkt I₀ erscheint eine logische »Eins« am Eingang 3 der Nicht-Und-Schaltung & 12, währenddem ein logischer »Null«-Pegel am Eingang 3 der Nicht-Und-Schaltung & 11 herrscht. Zur Erzeugung der Taktsignale ist ein logischer »Eins«-Pegel an dem einen oder dem anderen der beiden Punkte 15 oder 16 erforderlich und gleichwertig. Die Eingänge 2 der beiden Nicht-Und-Schaltungen & 11 und & 12 werden zum Zeitpunkt r₀ auf den »Eins«-Pegel gebracht. Damit gibt die Nicht-Und-Schaltung & 11 über ihren verbundenen Ausgang 5-6 einen »Eins«-Pegel ab, währenddem die Nicht-Und-Schaltung & 12 einen »Null«-Pegel erzeugt. Unter diesen Umständen empfängt die Nicht-Und-Schaltung & 14 eine »Null« über ihren Eingang 2 und gibt somit eine »Eins« über ihren Ausgang 5-6 ab, unabhängig davon, welcher Pegel an ihrem Eingang 3 herrscht. Der logische Ausgangspegel am Ausgang »Daten« ist somit »Eins«. Innerhalb des Zeitraumes zwischen zwei Datenimpulsen am Empfängereingang liegt einerseits eine ZeJtI₀₁ bis J₀₂ >

909520/59

während der beide Punkte 15 und 16 den logischen Pegel »Null« führen, die positive Halbperiode des Taktsignals jedoch noch nicht vorüber ist. Andererseits ist eine Zeit t₀₂ bis ij gegeben, während der alle vorgenannten Signalpegel auf »Null« sind. In beiden Zeitabschnitten ist aber mindestens einer der Eingänge der Nicht-Und-Schaltungen &11 und &12 auf dem Pegel »Null«, und somit sind die zugehörigen Ausgangspegel »Eins«. Der Eingang 2 der Nicht-Und-Schaltung & 13 ist auf dem Pegel »Eins«, und sein zugehöriger Ausgang ist somit »Null«. Der Ausgang der Nicht-Und-Schaltung & 14 ist damit »Eins«, womit die Verriegelungsbedingung der aus den Nicht-Und-Schaltungen & 13 und & 14 bestehenden Verriegelungsschaltung erfüllt ist. Das Auftreten eines gleichwertigen zweiten Datenimpulses »Eins« zur Zeit ti ändert den Zustand dieser Verriegelungsschaltung nicht. Andererseits kehrt das Auftreten eines Datenimpulses »Null« zur Zeit t₂ die Schaltzustände der beiden Nicht-Und-Schaltungen & 11 und &12 um, womit ein Umschalten der Verriegelungsschaltung bewirkt wird. Damit wird die Verriegelungsschaltung wieder entriegelt. Der Daten-Ausgang, dargestellt durch den Ausgang 5-6 der Nicht-Und-Schaltung &14, gibt somit die ursprünglichen Nachrichten in der Form gemäß Fig. 5g wieder.

Entsprechend der Sendeseite kann auch auf der Empfangsseite ein übergeordnetes Tor-Signal vorgesehen werden, das dem Eingang 4 der Nicht-Und-Schaltung &14 und dem Eingang 3 der Nicht-Und-Schaltung & 15 zugeführt wird.

Claims (15)

Patentansprüche:

1. Verfahren zur digitalen Datenübertragung, dadurch gekennzeichnet, daß binäre Datenelemente (»1«, »0« gemäß Fig. 1) in Form aperiodischer Induktionsimpulszüge übertragen werden, die aus je einem kennzeichnenden Hauptimpuls vorgegebener Polung und mindestens einem Nachimpuls kleinerer Amplitude, deren erster entgegengesetzter Polung zum vorangehenden Hauptimpuls ist, bestehen, daß dabei Induktionsimpulszüge mit positivem Hauptimpuls Datenelementen der einen Binärwertigkeit (»1« oder »0«) und Induktionsimpulszüge mit negativem Hauptimpuls Datenelementen der entgegengesetzten Binärwertigkeit (»0« oder »1«) zugeordnet werden und daß auf der Empfangsseite die zu übertragenden Datenelemente unter Erkennung der Polung der einlaufenden Hauptimpulse wiedergewonnen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Synchronisationssteuerung des Empfängers die zeitliche Lage der Hauptimpulse als Taktkriterium benutzt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß im Empfänger durch jeden Hauptimpuls, unabhängig von der binärwertkennzeichnenden Polung, ein auf die sendeseitige Taktfolgefrequenz abgestimmter Schwingkreis (12) angestoßen wird, der seinerseits einen Taktgeber (Begrenzer 13) fortlaufend mit Taktkriterien speist, auch wenn innerhalb der übertragenen Folge von Daten Induktionsimpulslücken auftreten.

4. Verfahren zur sendeseitigen Erzeugung der Induktionsimpulszüge zur Datenübertragung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die Induktionsimpulszüge durch den Auf- und darauffolgenden Abbau eines magnetischen Feldes innerhalb eines Übertragers (Tr) gewonnen werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Auf- und Abbau des magnetischen Feldes durch das Ein- und Ausschalten eines Primärstromimpulses in der Primärwicklung (Lp) des Übertragers (Tr) erfolgt.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Primärstromimpuls zur Darstellung des einen oder des anderen Binärwertes in vorgegebenem Sinne entweder in der einen oder in der anderen Richtung durch die Primärwicklung (Lp) geschickt wird.

7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Zeitgabe für das Ein- und Ausschalten des Primärstromimpulses durch eine den beiden Binärwerten gemeinsame Taktgabe erfolgt.

8. Schaltungsanordnung zur sendeseitigen Durchführung eines der Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß der zur Erzeugung binärer Induktionsimpulszüge dienende übertrager (Tr), dessen Sekundärwicklung (Ls) in bekannter Weise an eine übertragungsleitung angeschlossen ist, eine Primärwicklung (Lp) mit einem Mittelabgriff aufweist, daß dieser Mittelabgriff mit dem Ausgang eines Taktgenerators (G) und die beiden Endpunkte der Primärwicklung (Lp) über die Emitter-Kollektor-Strecke je eines Transistors (T 1, Γ2) mit einem gemeinsamen Bezugspotential (Erde) verbunden sind und daß der Basis des ersten der beiden Transistoren (Tl, T2) zur Erzeugung eines Induktionsimpulszuges der einen Binärwertigkeit oder der Basis des zweiten der beiden Transistoren (T 2, Tl) zur Erzeugung eines Induktionsimpulszuges der entgegengesetzten Binärwertigkeit ein Öffnungspotential zugeführt wird.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß mindestens einer Wicklung des Übertragers (Tr) zwecks Formung der abgegebenen Induktionsimpulszüge (gemäß F i g. 1) eine Selbstinduktivität (L) geringer, gegebenenfalls einstellbarer Induktanz parallel geschaltet ist.

10. Schaltungsanordnung zur empfangsseitigen Durchführung eines der Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die vom Sender her einlaufenden Induktionsimpulszüge über einen übertrager (Tr 2) empfangen werden, dessen Sekundärwicklung mit einem geerdeten Mittelabgriff versehen ist, daß die beiden Endpunkte der Sekundärwicklung dieses Übertragers (Tr2) zu den Basen je eines Transistors (T3, T4) geführt sind, deren Emitter über ein gemeinsames RC-Glied (RIO und C) und deren Kollektoren über je einen separaten Arbeitswiderstand (R 13, R14) gespeist werden, daß der Kollektor des ersten dieser beiden Transistoren (T 3) mit dem Einschalteingang einer Verriegelungsschaltung(M), der Kollektor des zweiten Transistors (T4) mit dem Rückstelleingang dieser Verriegelungsschaltung (14) und die Kollektoren beider Transistoren (T3, T4) mit den Eingängen einer Oder-Schaltung (11) verbunden sind, daß der Ausgang der Verriegelungsschaltung (14) eine Impulsfolge abgibt, die

mit den sendeseitig übertragenen Datenelementen (»1«, »0« gemäß Fig. 1) identisch sind, daß der Ausgang der Oder-Schaltung (11) zu einem Schwingkreis (12) geführt ist, dessen Frequenz mit der sendeseitigen Taktfolgefrequenz übereinstimmt, und daß der Schwingkreis (12) mit dem Eingang eines Begrenzers (13) verbunden ist, über dessen Ausgang die begrenzten Schwingungen als rechteckwellenförmige Taktimpulsfolge abgegeben wird, die mit der sendeseitigen Taktfolge.synchron ist.

11. Sendeseitige Verriegelungsschaltung zur binärdatengerechten Ansteuerung des ersten oder des zweiten Transistors zwischen den beiden Endpunkten der Primärwicklung des Übertragers und dem gemeinsamen Bezugspotential (Erde) in einer Schaltungsanordnung gemäß Anspruch 8 oder 9, dadurch gekennzeichnet, daß sie aus fünf zu Nicht-Und-Schaltungenjgemäß_F_i g. 6b) erweiterungsfähigen Invertern (&1 bis &5) gleichen Leitfähigkeitstyps aufgebaut ist^aß der Ausgang (5) des ersten dieser Inverter (& 1) mit dem Eingang (2) des zweiten InvertersJ&2) und der Ausgang (5) des zweiten Inverters (&2) wiederum mit dem Eingang (3) des ersten Inverters (& 1) nach Art eines an sich bekannten Verriegelungsprinzips verbunden sind, daß der Ausgang (5) des ersten Inverters (& 1) seinen Arbeitswiderstand (R 3 über 6) gemeinsam mit einem dritten Inverter (& 3) und der zweite Inverter (&2) seinen Arbeitswiderstand gemeinsam mit einem vierten Inverter (&4)_hat, daß der Eingang (2) des vierten Inverters (&4) mit dem Ausgang (5) eines fünften Inverters (&5) verbunden ist, daß den beiden prallelgeschalteten Eingängen^ 2) des dritten (&3) und des fünften Inverters (& 5) eine den zu übertragenden Binärwerten entsprechende Datenimpulsfolge zugeführt wird und daß die vereinigten Ausgänge des zweiten (&2) und vierten Inverters (&4) zur Basis des einen der beiden Transistoren (7*1, Tl) und die vereinigten Ausgänge des ersten (& 1) und dritten Inverters (& 3) zur Basis des anderen der beiden Transistoren (T 2, Tl) zwischen den Endpunkten der Primärwicklung (Lp) des Übertragers (Tr) und dem gemeinsamen Bezugspotential (Erde) geführt sind.

12. Verriegelungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der dritte und vierte Inverter (& 3, &4) durch Vorkehrung je eines zusätzlichen Eingangs zu Nicht-Und-Schaltungen erweitert sind und daß diesen beiden parallelgeschalteten zusätzlichen Eingängen eine Taktimpulsfolge (Fig. 6a) zugeführt wird, welche die Umschaltzeitpunkte der Verriegelungsschaltung bestimmt.

13. Verriegelungsschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der erste und dritte Inverter (& 1, &3) mit je einem weiteren Eingang versehen und somit zu Nicht-Und-Schaltungen mit zwei oder drei Eingängen erweitert sind und daß diesen parallelgeschalteten weiteren Eingängen ein den Daten- und gegebenenfalls den Taktimpulsen übergeordnetes Torsignal zugeführt wird.

14. Empfangsseitige Verriegelungsschaltung gemäß Anspruch 10, dadurch gekennzeichnet, daß sie vor ihren beiden Eingängen je eine Nicht-Und-Schaltung (& 11, & 12) aufweist, deren erste Eingänge (3) mit den Signalen von den Kollektoren der über die beiden Endpunkte des Übertragers (Tr2) geschalteten Transistoren (Γ3, T4) gespeist werden und deren zweite Eingänge (2) mit dem Taktimpulsfolgeausgang des Begrenzers (13) verbunden sind.

15. Schaltungsanordnung zur Verbindung des Ausganges des sendeseitigen Übertragers mit dem Eingang des empfangsseitigen Übertragers zur Durchführung eines der Verfahren nach den Ansprüchen 1 bis 7, gekennzeichnet durch zwei koaxiale Kabel, deren beide Mantel geerdet und gegebenenfalls mit Mittelabgriffen der beiden leitungsseitigen Wicklungen des sende- und des empfangsseitigen Übertragers verbunden sind.

Hierzu 2 Blatt Zeichnungen