JPH0654767B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0654767B2 JPH0654767B2 JP61014398A JP1439886A JPH0654767B2 JP H0654767 B2 JPH0654767 B2 JP H0654767B2 JP 61014398 A JP61014398 A JP 61014398A JP 1439886 A JP1439886 A JP 1439886A JP H0654767 B2 JPH0654767 B2 JP H0654767B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- electrode layer
- deposited
- semiconductor device
- polished surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特に電極層を蒸
着するにあたってウエハとのオーミックコンタクトを良
好にする電極層の蒸着前処理工程を改良したものであ
る。
着するにあたってウエハとのオーミックコンタクトを良
好にする電極層の蒸着前処理工程を改良したものであ
る。
従来の技術 例えばダイオードやトランジスタなどの素子の裏面（デ
バイスを形成しない側の面）に裏電極層を形成する場
合、シリコンウエハの表面側に前記のようなデバイスを
形成した後、シリコンウエハの裏面側を機械的に研摩し
て薄くさせてから、この研摩面に所望の電極層を蒸着さ
せている。しかし、研摩面には非常に薄い膜厚の自然酸
化膜が形成されるため、シリコンウエハに対する前記電
極層のオーミック特性および電極層の密着強度という点
においてあまり良好でないことが知られている。
バイスを形成しない側の面）に裏電極層を形成する場
合、シリコンウエハの表面側に前記のようなデバイスを
形成した後、シリコンウエハの裏面側を機械的に研摩し
て薄くさせてから、この研摩面に所望の電極層を蒸着さ
せている。しかし、研摩面には非常に薄い膜厚の自然酸
化膜が形成されるため、シリコンウエハに対する前記電
極層のオーミック特性および電極層の密着強度という点
においてあまり良好でないことが知られている。
このような場合には、前記研摩面をＨＦ系の薬液で軽く
ケミカルエッチングしてから超音波水洗することで、研
摩面に形成された自然酸化膜を除去させるといった処理
を行うのが適当であると考えられている。
ケミカルエッチングしてから超音波水洗することで、研
摩面に形成された自然酸化膜を除去させるといった処理
を行うのが適当であると考えられている。
発明が解決しようとする問題点 ところが、前述のようなＨＦ系の薬液を用いると、シリ
コンウエハの表面（デバイスを形成している側の面）に
形成されているシリコン酸化膜などがエッチングされる
から、これを防止するために、エッチング前においてシ
リコンウエハの表面側をレジストなどで覆うといった煩
わしい作業を追加しなければならない。しかも、エッチ
ング後において前記レジストなどを除去する工程によっ
てせっかくエッチング処理した面が汚染されるのは避け
られない。
コンウエハの表面（デバイスを形成している側の面）に
形成されているシリコン酸化膜などがエッチングされる
から、これを防止するために、エッチング前においてシ
リコンウエハの表面側をレジストなどで覆うといった煩
わしい作業を追加しなければならない。しかも、エッチ
ング後において前記レジストなどを除去する工程によっ
てせっかくエッチング処理した面が汚染されるのは避け
られない。
このようなことから、現状では前述のようなＨＦ系の薬
液でのエッチングを行なわずに、シリコンウエハに対す
る電極層のオーミック特性および密着強度を多少犠牲に
しなければならなかった。
液でのエッチングを行なわずに、シリコンウエハに対す
る電極層のオーミック特性および密着強度を多少犠牲に
しなければならなかった。
本発明は上記事情に鑑みて創案されたもので、簡単かつ
有効な作業でもってシリコンウエハに対する電極層のオ
ーミック特性を良好にしかも密着強度を向上できる半導
体装置の製造方法を提供することを目的としている。
有効な作業でもってシリコンウエハに対する電極層のオ
ーミック特性を良好にしかも密着強度を向上できる半導
体装置の製造方法を提供することを目的としている。
問題点を解決するための手段 本発明にかかる半導体装置の製造方法は、電極層を蒸着
すべきシリコンウエハをＫＯＨによりケミカルエッチン
グしてから仮水洗し、このシリコンウエハの前記エッチ
ング部分を酸系の薬液でもって中和処理させて超音波水
洗させた後、そこに所望の電極層を蒸着させるようにし
ている。
すべきシリコンウエハをＫＯＨによりケミカルエッチン
グしてから仮水洗し、このシリコンウエハの前記エッチ
ング部分を酸系の薬液でもって中和処理させて超音波水
洗させた後、そこに所望の電極層を蒸着させるようにし
ている。
作用 ＫＯＨを用いるからエッチング時におけるシリコンウエ
ハとの反応が比較的遅くなると共に、シリコンウエハの
露出部分以外が不要にエッチングされない。ＫＯＨがア
ルカリ系であるからＫ＋イオンが原因となって前記シリ
コンウエハのエッチング面が汚染されると考えられる
が、これは酸系の薬液でもって中和処理して超音波水洗
を行うことにより、前記エッチング面が活性化される。
ハとの反応が比較的遅くなると共に、シリコンウエハの
露出部分以外が不要にエッチングされない。ＫＯＨがア
ルカリ系であるからＫ＋イオンが原因となって前記シリ
コンウエハのエッチング面が汚染されると考えられる
が、これは酸系の薬液でもって中和処理して超音波水洗
を行うことにより、前記エッチング面が活性化される。
実施例 以下図面を参照して本発明の一実施例について説明す
る。ここでは、ダイオードの裏電極層を形成する場合と
し、シリコンウエハにおける１素子に着目して説明して
いる。
る。ここでは、ダイオードの裏電極層を形成する場合と
し、シリコンウエハにおける１素子に着目して説明して
いる。
第１図(a)において、Ｎ形のシリコンウエハ１には、Ｎ
−形のエピタキシャル層２が成長されていて、エピタキ
シャル層２の表面側にはＰ形不純物領域３が埋め込まれ
ている。エピタキシャル層２の上面には、シリコン酸化
膜４が被着されている。Ｐ形不純物領域３の表面のシリ
コン酸化膜４は窓開けされていて、ここにＰ形の表電極
層５が被着されている。
−形のエピタキシャル層２が成長されていて、エピタキ
シャル層２の表面側にはＰ形不純物領域３が埋め込まれ
ている。エピタキシャル層２の上面には、シリコン酸化
膜４が被着されている。Ｐ形不純物領域３の表面のシリ
コン酸化膜４は窓開けされていて、ここにＰ形の表電極
層５が被着されている。
このようなデバイスが形成されたシリコンウエハ１の裏
面（デバイスが形成されていない側の面）を例えば125
〜150μｍ程度の厚さに機械的に研摩する。この研摩面
は凹凸になっていて後から蒸着する裏電極層の蒸着面積
が大きくなるので好ましいが、ここには非常に薄い自然
酸化膜６が形成されるのを防ぐことはできない（第１図
(b)参照）。よってこの研摩面について下記する処理を
行う。
面（デバイスが形成されていない側の面）を例えば125
〜150μｍ程度の厚さに機械的に研摩する。この研摩面
は凹凸になっていて後から蒸着する裏電極層の蒸着面積
が大きくなるので好ましいが、ここには非常に薄い自然
酸化膜６が形成されるのを防ぐことはできない（第１図
(b)参照）。よってこの研摩面について下記する処理を
行う。
まず、エッチング槽内に入れたＫＯＨを約40〜60℃に恒
温し、ここに前述のシリコンウエハ１を約１〜３分間浸
漬することにより、シリコンウエハ１の研摩面を軽くケ
ミカルエッチングする。ＫＯＨではシリコン酸化膜４を
エッチングせずに、シリコンウエハ１の露出面つまり研
摩面のみを軽くライトエッチングするだけとなるから、
研摩面の表面の自然酸化膜６は除去される（第１図(c)
参照）。しかし、ＫＯＨはアルカリ系であるからＫ＋イ
オンによる研摩面のパシベーション汚染が考えられるた
めエッチングした研摩面を次のように清浄化させる。そ
れは、まず超純水などで仮水洗（10〜15秒程度）し、続
いて酢酸などの薄い酸系の薬液でシリコンウエハ１を洗
浄してから、超純水中に浸漬して超音波をかける超音波
水洗を20分間程度行う。
温し、ここに前述のシリコンウエハ１を約１〜３分間浸
漬することにより、シリコンウエハ１の研摩面を軽くケ
ミカルエッチングする。ＫＯＨではシリコン酸化膜４を
エッチングせずに、シリコンウエハ１の露出面つまり研
摩面のみを軽くライトエッチングするだけとなるから、
研摩面の表面の自然酸化膜６は除去される（第１図(c)
参照）。しかし、ＫＯＨはアルカリ系であるからＫ＋イ
オンによる研摩面のパシベーション汚染が考えられるた
めエッチングした研摩面を次のように清浄化させる。そ
れは、まず超純水などで仮水洗（10〜15秒程度）し、続
いて酢酸などの薄い酸系の薬液でシリコンウエハ１を洗
浄してから、超純水中に浸漬して超音波をかける超音波
水洗を20分間程度行う。
次に、いわゆるアセトンディップでの遠心乾燥を行って
から、シリコンウエハ１の研摩面に所望の裏電極層７を
適宜な電極蒸着法で形成する（第１図(d)参照）。この
裏電極層７は多層構造が多く用いられる傾向にあるの
で、ここでは例えばＣｒ−Ｎｉ−Ａｇ構造にしている。
から、シリコンウエハ１の研摩面に所望の裏電極層７を
適宜な電極蒸着法で形成する（第１図(d)参照）。この
裏電極層７は多層構造が多く用いられる傾向にあるの
で、ここでは例えばＣｒ−Ｎｉ−Ａｇ構造にしている。
ところで、上記実施例でのダイオードおよび従来のそれ
における各裏電極層のＣｒ膜厚と順方向電圧の関係を第
２図に示している。同図から判るように、本発明の実施
例によるダイオードのほうが従来のそれよりもオーミッ
ク性が改善されていることが確認されている。
における各裏電極層のＣｒ膜厚と順方向電圧の関係を第
２図に示している。同図から判るように、本発明の実施
例によるダイオードのほうが従来のそれよりもオーミッ
ク性が改善されていることが確認されている。
発明の効果 本発明では、ＨＦ系で処理する場合のように電極層を形
成すべき部分以外（シリコンウエハの露出部分以外）を
レジストなどで覆うといった煩わしい作業を追加する必
要のない簡単かつ有効な作業でもって、電極層を蒸着す
べき部分を良好に処理できるから、この部分に蒸着させ
る電極層はシリコンウエハに対してオーミック特性が良
好になると共に密着強度を高くできる。
成すべき部分以外（シリコンウエハの露出部分以外）を
レジストなどで覆うといった煩わしい作業を追加する必
要のない簡単かつ有効な作業でもって、電極層を蒸着す
べき部分を良好に処理できるから、この部分に蒸着させ
る電極層はシリコンウエハに対してオーミック特性が良
好になると共に密着強度を高くできる。
第１図(a)〜(d)は本発明の一実施例を説明するための工
程図、第２図は本発明を適用したダイオードおよび従来
のそれの裏電極層のＣｒ膜厚と順方向電圧の関係を示す
図である。 １……シリコンウエハ ５……表電極層 ７……裏電極層。
程図、第２図は本発明を適用したダイオードおよび従来
のそれの裏電極層のＣｒ膜厚と順方向電圧の関係を示す
図である。 １……シリコンウエハ ５……表電極層 ７……裏電極層。
Claims (1)
- 【請求項１】電極層を蒸着すべきシリコンウエハをＫＯ
Ｈによりケミカルエッチングしてから仮水洗し、このシ
リコンウエハの前記エッチング部分を酸系の薬液でもっ
て中和処理させて超音波水洗させた後、そこに所望の電
極層を蒸着させることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014398A JPH0654767B2 (ja) | 1986-01-24 | 1986-01-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014398A JPH0654767B2 (ja) | 1986-01-24 | 1986-01-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62172720A JPS62172720A (ja) | 1987-07-29 |
| JPH0654767B2 true JPH0654767B2 (ja) | 1994-07-20 |
Family
ID=11859939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014398A Expired - Fee Related JPH0654767B2 (ja) | 1986-01-24 | 1986-01-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654767B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243737A (ja) * | 1999-02-18 | 2000-09-08 | Mitsubishi Materials Silicon Corp | 半導体ウェーハのリンス液 |
| JP2000243736A (ja) * | 1999-02-18 | 2000-09-08 | Mitsubishi Materials Silicon Corp | 半導体ウェーハのリンス方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633836A (en) * | 1979-08-29 | 1981-04-04 | Fujitsu Ltd | Patterning method of gaas thermal oxide film |
| US4508609A (en) * | 1983-09-26 | 1985-04-02 | Exxon Research & Engineering Co. | Method for sputtering a PIN microcrystalline/amorphous silicon semiconductor device with the P and N-layers sputtered from boron and phosphorous heavily doped targets |
| JPS60247928A (ja) * | 1984-05-23 | 1985-12-07 | Seiko Instr & Electronics Ltd | 半導体基板の洗浄方法 |
-
1986
- 1986-01-24 JP JP61014398A patent/JPH0654767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62172720A (ja) | 1987-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933757A (en) | Etch process selective to cobalt silicide for formation of integrated circuit structures | |
| JPH0654767B2 (ja) | 半導体装置の製造方法 | |
| JPS59117115A (ja) | 半導体装置の製造方法 | |
| US4581076A (en) | Selectively implanting GaAs semiconductor substrates through a metallic layer | |
| US3436285A (en) | Coatings on germanium bodies | |
| US4247579A (en) | Method for metallizing a semiconductor element | |
| WO2021038909A1 (ja) | 半導体装置の製造方法 | |
| JP2830414B2 (ja) | Ｍｅｓ構造電極の形成方法 | |
| JPS63133534A (ja) | 半導体ウエハの洗浄方法 | |
| EP0463669B1 (en) | A method of manufacturing a semiconductor device | |
| JPS63197377A (ja) | 非晶質シリコン薄膜トランジスタの製造方法 | |
| JP2807069B2 (ja) | 半導体装置の製造方法 | |
| KR900001065B1 (ko) | 실리콘 반도체 장치의 표면 메탈증착전 처리방법 | |
| KR102109893B1 (ko) | 접합 웨이퍼의 제조방법 | |
| JP3017509B2 (ja) | 化合物半導体ウェーハおよびその製造方法 | |
| JP4355785B2 (ja) | 半導体装置製造用基板の製造方法および半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| US3489658A (en) | Method of forming a window in a passivating layer of a semiconductor | |
| JP2751935B2 (ja) | 半導体装置の製造方法 | |
| JPH07153728A (ja) | 温純水洗浄によるシリコンウエーハの表面処理方法 | |
| JPS5923106B2 (ja) | 半導体装置の製造方法 | |
| JPS5814536A (ja) | 化合物半導体の表面処理方法 | |
| JPH01235337A (ja) | 半導体装置の製造方法 | |
| KR970003668A (ko) | 반도체 소자의 도전층 형성방법 | |
| JPS60257182A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |