JPS5814536A - 化合物半導体の表面処理方法 - Google Patents

化合物半導体の表面処理方法

Info

Publication number
JPS5814536A
JPS5814536A JP11248581A JP11248581A JPS5814536A JP S5814536 A JPS5814536 A JP S5814536A JP 11248581 A JP11248581 A JP 11248581A JP 11248581 A JP11248581 A JP 11248581A JP S5814536 A JPS5814536 A JP S5814536A
Authority
JP
Japan
Prior art keywords
film
treatment
compound semiconductor
alumina powder
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11248581A
Other languages
English (en)
Inventor
Susumu Furuike
進 古池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11248581A priority Critical patent/JPS5814536A/ja
Publication of JPS5814536A publication Critical patent/JPS5814536A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアルミニウム(Ag、)を含むI−V族化合物
半導体の表面処理法に関する。
砒化ガリウムアルミニウム(Ga 1+ 、AIl、m
As )で代表されるA2 を含む1−v族化合物半導
体は、優れた光学的・電気的特性を有するため、現在、
発光ダイオード、半導体レーザ等の基本材料として広く
用いられている。しかし、これらの優れた性質の一面他
方ではAp、を含むI−V族化合物半導体は化学的に活
性なAQ f含むため、(1)  ウェーハ表面が酸化
されやすく、デバイス特性に大きく影響する。
い)弱酸2弱アルカリにも容易に反応し、ウェーハ表面
の荒れや化学的損傷がおこる。
等の性質を有することになる。この化学的性質は含有A
nの比率が増大するとともに強くなり、この事がAQ組
成比の大きいI−V族化合物半導体をデバイスに応用を
する上で大きな障害となる。
例えば、(1)の性質を有するためウェーハ表面に酸化
層が形成され、オーミック接触を得る事が非常に困難と
なる。従って、完全なオーミックを形成するためには表
面酸化層の除去が不可欠となる。
しかしながら、(2)の性質をも併せて有するため通常
の半導体プロセスで使用されているような化学的なエツ
チング処理による酸化層除去はほとんど困難となる。他
の方法として、逆スパツタ等の物理的手段でエツチング
除去する事が考えられるが、これらの方法はウェーハ内
部に損傷、ひずみを発生させ、発光出力、信頼性等に致
命的な悪影響を与える。
本発明はこれらの問題点にかんがみなされたものであり
、Afi を含むI−V族化合物半導体装置の製造にお
いてすぐれた表面処理法を提供するものである。
以下、本発明について実施例を参考にして詳細に述べる
ここでは、Afi i含むI−V族化合物半導体として
Ga、−xAQxAIi (x=om6)  、電極材
料として金−スズ(Au/Sn) 2用いてオーミック
接触を形成する場合について記すが、本発明の表面処理
法は燐化ガリウム、アルミニウム(Ga1−、An!P
、 ) +アンチモン化ガリウムJアルミニウム (Ga 1− !An工sb) 、あるいは燐化インジ
ウムアルミニウム(In1−xAQ!P)等の他ノAf
iを含む厘−V族化合物半導体の場合にも同様に適用出
来る。
図に本発明の表面処理法を用いてオーミック接、 触を
形成する場合の工程フローチャートを示す。
キャリア濃度I X 1011018t ’のn形Ga
0,6Afi。、6As 1を用い、まず、アセトン、
トリクロボイルの有機洗浄を行う。次に、本発明の表面
処理を行う。まず、インプロビールアルコールを用い、
研磨剤として0.06μのアルミナパウダーを添加し、
綿球ポリッシュする。この工程でウェーハ表面の酸化膜
層2は物理的に完全に除去され、ウェーハ表面は撥水性
となる。ここで、荒い研磨材を使用すると表面が荒面と
なるため、鏡面を保つように研磨剤の粒子の大きさを選
ばなければならない。そして、次にアルミナパウダーを
おとすために、再びパウダーを添加しない綿球だけでポ
リッシーする。ウェーハ1を次にインプロビールアルコ
ール中で十分に超音波洗浄した後、赤外乾燥する。ここ
で、インプロールアルコールを使用しているのは、該工
程中で再びウェー・・表面が酸化するのを防ぐためであ
り、他のアルコール類、メチルアルコール、エチルアル
コール等テも同様の効果が得られる。また超音波洗浄に
際して水を用Cても後工程の洗浄をすみかに行い再酸化
を防ぐことにより、同様の結果を得ることが出来る。
次に、この乾燥したウェーハ上に直ちにAu/Ge膜3
を蒸着し、その後480℃、7オ一ミングガス1氾/分
中で10分の熱処理を行う。勿論、乾燥したウェーハを
長時間空気中に放置すると表面の再酸化が進むため、こ
の場合は再度、上記ポリッシュ工程を実施しなければな
らない。
このようにして得られたAu/Go電極はGao、6A
Q0.6A8に対して良好なオルミック性を有している
。一方、上記ポリッシュ工程を実施しないで、有機洗浄
後Au/Geを蒸着し熱処理したものは、オーミック接
触が得られない。
以上、本発明を電極形成の前処理を例に説明したのであ
るが、本発明は、CVD膜などの所謂絶縁膜形成の前処
理あるいは気相エピタキシャル層、液相エピタキシャル
層などの半導体膜形成の前処理などにも広く採用するこ
とができ、いずれの場合にも膜の被着状態をすこぶる良
好なものとする効果を奏する。
以上説明したように本発明は、アルコールまたは・水に
研磨剤を添加しAQ を含むl−■族化合物半導体基板
の表面をポリッシュすることにより、表面に形成される
酸化膜層を物理的に除去し、再化の影響が発生しないう
ちに膜形成を行う裏面処理法であり、しかも、処理その
ものが極めて容易であるにもかかわらず効果は大きく、
工業的な価値が大である。
【図面の簡単な説明】
図は本発明の実施例の工程フローチャートである。 111@11111+11 n形Gao、6A20.6
Asウエーハ、2…・・・表面酸化膜層、3・・・・・
・Au/Ge膜。 代理人の氏名 弁理士 中 尾 敏 男 はか1名四=
=二コ I 甲===コ

Claims (1)

    【特許請求の範囲】
  1. アルミニウムを含む化合物半導体基板表面をアルコール
    類もしくは水に研磨材を添加した液を用いて研磨する工
    程と、前記アルコール類もしくは水を用いて洗滌する工
    程と、同工程に続いて前記化合物半導体基板表面に、金
    属、半導体もしくは絶縁物のいずれかの膜を被着する工
    程とから成ることを特徴とする  ゛    4 化合
    物半導体の表面処理方法。
JP11248581A 1981-07-17 1981-07-17 化合物半導体の表面処理方法 Pending JPS5814536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11248581A JPS5814536A (ja) 1981-07-17 1981-07-17 化合物半導体の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11248581A JPS5814536A (ja) 1981-07-17 1981-07-17 化合物半導体の表面処理方法

Publications (1)

Publication Number Publication Date
JPS5814536A true JPS5814536A (ja) 1983-01-27

Family

ID=14587817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11248581A Pending JPS5814536A (ja) 1981-07-17 1981-07-17 化合物半導体の表面処理方法

Country Status (1)

Country Link
JP (1) JPS5814536A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226889A (ja) * 1986-03-27 1987-10-05 Toshiba Tungaloy Co Ltd 膜状ダイヤモンドの気相合成法
JP2009164634A (ja) * 2001-06-08 2009-07-23 Cree Inc 高表面品質GaNウェーハおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226889A (ja) * 1986-03-27 1987-10-05 Toshiba Tungaloy Co Ltd 膜状ダイヤモンドの気相合成法
JPH0643280B2 (ja) * 1986-03-27 1994-06-08 東芝タンガロイ株式会社 膜状ダイヤモンドの気相合成法
JP2009164634A (ja) * 2001-06-08 2009-07-23 Cree Inc 高表面品質GaNウェーハおよびその製造方法
JP2014042068A (ja) * 2001-06-08 2014-03-06 Cree Inc 高表面品質GaNウェーハおよびその製造方法
JP2014042067A (ja) * 2001-06-08 2014-03-06 Cree Inc 高表面品質GaNウェーハおよびその製造方法

Similar Documents

Publication Publication Date Title
US7160819B2 (en) Method to perform selective atomic layer deposition of zinc oxide
JP2010109384A (ja) スクラバ中の金属を除去する方法
US3969164A (en) Native oxide technique for preparing clean substrate surfaces
WO2012048534A1 (zh) 化合物半导体晶片清洗方法
JP3279532B2 (ja) 半導体装置の製造方法
JPS60121715A (ja) 半導体ウエハの接合方法
US3426422A (en) Method of making stable semiconductor devices
JPS5814536A (ja) 化合物半導体の表面処理方法
US6354309B1 (en) Process for treating a semiconductor substrate
JPS59117115A (ja) 半導体装置の製造方法
US3145126A (en) Method of making diffused junctions
JPH10233382A (ja) 半導体の表面清浄方法
US3770498A (en) Passivating solution and method
JPS5839374B2 (ja) 半導体基板の処理方法
US4581076A (en) Selectively implanting GaAs semiconductor substrates through a metallic layer
US2935781A (en) Manufacture of germanium translators
JPS60236210A (ja) 半導体ウエハの接合方法
JP3611142B2 (ja) 張り合わせウェーハおよびその製造方法
JPS61182216A (ja) 半導体基板の接合方法
JP2000174325A (ja) 異なる結晶格子を持つ結晶性基板を接着するためのプロセス
JPS63127531A (ja) 半導体装置の製造方法
JPH0311633A (ja) 化合物半導体装置の製造方法
JPH07201689A (ja) 保護膜付き半導体ウェハ
JP3158407B2 (ja) 半導体基板の洗浄方法
JP5148313B2 (ja) 気相のフッ化水素酸での洗浄および脱イオン水でのすすぎを用いる分子接合方法